JP2006119693A - 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム - Google Patents

Abstract

【課題】 受信電力に応じたメモリ・アクセス動作を行ない、十分な通信距離の確保と高速処理を両立させ、より高速なトランザクション・スピードを実現する。
【解決手段】 ＩＣカードは、処理速度を制御する機能と、受信エネルギの余裕度を検出する機能を備え、受信エネルギに余裕がある限りは処理速度の高速化制御を行なうことにより、十分な通信距離の確保と高速処理の両立を図る。論理回路部分のクロック周波数や、並列分散処理機能の活性化又は無効化の制御により、処理速度を制御する。また、受信アンテナの直後に実装される整流回路の整流電圧をモニタすることにより余裕度を検出する。
【選択図】 図４

Description

本発明は、メモリへのデータのアクセス、又は、メモリデータを用いた演算処理を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。

さらに詳しくは、本発明は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス、又は、メモリ・データを用いた演算処理動作を行なう情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに係り、特に、受信電力に応じたメモリ・アクセス、又は、メモリ・データを用いた演算処理動作を行ない、十分な通信距離の確保と高速処理を両立させ、より高速なトランザクション・スピードを実現する情報処理装置及び情報処理方法、並びにコンピュータ・プログラムに関する。

ＩＣカードを使用するＲＦＩＤシステムに代表される非接触・近接通信システムは、操作上の手軽さから、広範に普及している。例えば、暗証コードやその他の個人認証情報、電子チケットなどの価値情報などをＩＣカードに格納しておくことにより、キャッシュ・ディスペンサやコンサート会場の出入口、駅の改札口などにおいて、入場者や乗車者の認証処理を行なうことができる。また、定期券等価の非接触式ＩＣカード及びプリペイド方式に対応した非接触式ＩＣカードを利用する乗客に対して、乗車経路に応じた適切な運賃を徴収することができる（例えば、特許文献１を参照のこと）。

この種の無線通信には、一般に、電磁誘導の原理に基づいて実現される。すなわち、メモリ機能を有するＩＣカードと、ＩＣカードのメモリに対して読み書きアクセスをするカード・リーダ／ライタで構成され、１次コイルとしてのＩＣカード側のループ・コイルと２次コイルとしてのカード・リーダ／ライタ側のアンテナが系として１個のトランスを形成している。そして、カード・リーダ／ライタ側からＩＣカードに対して、電力と情報を同じく電磁誘導作用により伝送し、ＩＣカード側では供給された電力によって駆動してカード・リーダ／ライタ側からの質問信号に対して応答することができる。したがって、ＩＣカード自体は、バッテリなどの駆動電源を持つ必要がない。

ＩＣカードの一般的な使用方法は、利用者がＩＣカードをカード・リーダ／ライタをかざすことによって行なわれる。カード・リーダ／ライタ側では常にＩＣカードをポーリングしており外部のＩＣカードを発見することにより、両者間の通信動作が開始する。

最近では、微細化技術の向上とも相俟って、比較的大容量のメモリを持つＩＣカードが出現している。大容量メモリ付きのＩＣカードによれば、メモリ空間上にファイル・システムを展開し、複数のアプリケーションを同時に格納しておくことができるので、１枚のＩＣカードを複数の用途に利用することができる。例えば、１枚のＩＣカード上に、電子決済を行なうための電子マネーや、特定のコンサート会場に入場するための電子チケットなど、複数のアプリケーションを格納しておくことにより、１枚のＩＣカードをさまざまな用途に適用させることができる（例えば、非特許文献１を参照のこと）。また、ＩＣカード内に複数のエリアを設けて、電子マネー情報と共にポイント情報、サービス内容の情報を記憶させて、プレミアムサービスを客に対して実施することができる（例えば、特許文献２を参照のこと）。ここで言う電子マネーや電子チケットは、利用者が提供する資金に応じて発行される電子データを通じて決済（電子決済）される仕組み、又はこのような電子データ自体を指す。

ＩＣカード自体は、基本的にはバッテリなど駆動電源を持たない（前述）。このため、内蔵メモリにはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ＆Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの、無電源状態でもデータを保持し続けることができる不揮発性メモリが使用される。

鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されており、ＩＣカードやカード互換機能を搭載したＰＤＡなどを自動改札に翳しにして、アクセス・コントロールすることが行なわれている。この場合、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。

例えば、リーダ／ライタからのデータの受信処理とＥＥＰＲＯＭの消去処理を少なくとも部分的に並行して実行することにより、関連する書き込みコマンドを処理するのに必要な時間を短縮することができる（例えば、特許文献３を参照のこと）。しかしながら、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭに対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。

ここで、ＩＣカードへのアクセス速度は通信距離とトレードオフの関係にある。比較的離れた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、メモリへのアクセス速度は低下する。

ＩＣカードがカード・リーダ／ライタから離れ、あるいはその他の原因により電磁波の受信状態が不良になった場合には、十分な駆動電力が得られなくなる。例えば、ＩＣカード内のメモリへデータの書き込み動作中に電源遮断が発生すると、書き込み動作が正常に完了しない。

非接触方式のＩＣカードの場合、リーダ／ライタから供給される電力で動作する必要がある。このため、ＩＣカードの全電力は、所要の通信距離においてリーダ／ライタが供給可能な電力以下でなければならない。このため、非接触ＩＣカードに十分なエネルギを供給して処理速度を高速化させつつ、必要な通信距離を確保することは極めて困難である。

図９には、非接触ＩＣカード・サイズの受信アンテナとある整流回路を想定し、リーダ／ライタに翳した状態において、負荷抵抗を変えながら受信電圧と距離の関係を測定した結果を示している。

同図において、例えば１１ｃｍの通信距離が必要な場合、非接触ＩＣカードにおいて電力伝送を行なう最低動作電圧を３．０Ｖとすると、３．０Ｖ／２．７ＫΩ以下の消費電流に抑える必要がある。このように消費電力を抑えるということは、ＩＣカード内の回路における処理速度を抑えることを意味するので、通信距離と高速処理を両立する非接触ＩＣカードの実現は極めて困難ということになる。ある受信電圧を得るためには負荷抵抗を高くする必要がある。要するに、ＬＳＩの最小動作電圧が一定であるとすると、電力伝送においてより長い通信距離を望むならば、消費電流を抑える必要性があるという訳である。

特開平７−３７１３２号公報 特開平９−２０４４８４号公報 特表２００３−５３３８０７号公報 「無線ＩＣタグのすべて ゴマ粒チップでビジネスが変わる」（１０６〜１０７頁、ＲＦＩＤテクノロジ編集部、日経ＢＰ社、２００４年４月２０日発行）

本発明の目的は、メモリへのデータのアクセス、又は、メモリデータを用いた演算処理を好適に行なうことができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス、又は、メモリ・データを用いた演算処理動作を好適に行なうことかできる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、受信電力に応じたメモリ・アクセス動作を行ない、十分な通信距離の確保と高速処理を両立させ、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することにある。

本発明は、上記課題を参酌してなされたものであり、その第１の側面は、メモリを備え、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス、又は、メモリデータを用いた演算処理動作を行なう情報処理装置であって、
受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理部と、
受信エネルギの余裕度を検出、又は推測する余裕度検出手段と、
受信データに従って前記メモリへアクセスするメモリ・アクセス処理部と、
受信エネルギの余裕度に応じて前記メモリへのアクセス、又は、メモリデータを用いた演算処理動作又は前記メモリ上のデータ処理における処理速度を制御する動作制御部と、
を具備することを特徴とする情報処理装置である。

ここで言う情報管理装置は、無線通信部及び、データ送受信機能とデータ処理部を有するＩＣチップを内蔵する非接触ＩＣカード、表面に端子を有する接触ＩＣカード、接触／非接触ＩＣカードと同様の機能を有するＩＣチップを携帯電話機、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報通信端末装置に内蔵した装置であり、ＲＦＩＤシステムを利用して、比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現するものである。以下では、これらを総称して、単に「ＩＣカード」と呼ぶこともある。

例えば、鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されている。このような適用例では、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。ところが、ＩＣカードのトランザクション速度は通信距離とトレードオフの関係にある。比較的はなれた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、トランザクション速度は低下する。

非接触方式のＩＣカードの場合、リーダ／ライタから供給される電力で動作する必要があり、ＩＣカードの全電力は、所要の通信距離においてリーダ／ライタが供給可能な電力以下でなければならない。このため、非接触ＩＣカードに十分なエネルギを供給して処理速度を高速化させつつ、必要な通信距離を確保することは極めて困難である。

そこで、本発明では、ＩＣカード内における処理速度の制御を行なう機能とリーダ／ライタから供給可能な電力の余裕度を監視する機能を組み合わせ、リーダライタからの供給電力に余裕がある限りは処理速度の高速化を行なうようにした。これによって、十分な通信距離の確保と高速処理の両立が可能な非接触ＩＣカードを実現することができる。

ここで、図９に示したＩＣカードとリーダ／ライタとの通信距離とＩＣカードにおける受信電圧の関係を基に、両者の通信距離とＩＣカードにおける受信電力の関係を導出すると、図１０に示す通りとなる。同図に示す例では、通信距離１１ｃｍでは受信エネルギが３．３ｍＷであったものが、通信距離が近づくに連れて飛躍的に大きくなることが分かる。このように距離が近づくに連れて受信電力が急激に増加するという性質を有効に利用し、通信距離の確保と処理速度の両立を行なうことができる。

ＩＣカードにおいて、処理速度をコントロールする方法としては、論理回路部分のクロック周波数の変更や、並列分散処理機能の活性化又は無効化の制御が挙げられる。このために、クロック周波数を変更する機能と並列分散用の処理ロジックと使用を制御する機能を実装する。このとき、クロック周波数の高速化に応じて動作電圧を制御することも併せて考えられる。

また、ＩＣカードがリーダ／ライタからの受信エネルギの余裕度を検出するために、受信アンテナで受信される電圧を監視する方法が挙げられる。但し、受信アンテナの受信電圧を直接モニタすることは困難なので、受信アンテナの直後に実装される整流回路の整流電圧をモニタすることにより余裕度を検出する方法が現実的である。

また、本発明の第２の側面は、受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理ステップと、
受信エネルギの余裕度を検出、又は推測する余裕度検出手ステップと、
受信データに従って前記メモリへアクセスするメモリ・アクセス、又は、メモリデータを用いた演算処理処理ステップと、
受信エネルギの余裕度に応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理における処理速度を制御する動作制御ステップと、
を具備することを特徴とするコンピュータ・プログラムである。

本発明の第２の側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２の側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１の側面に係る情報処理装置と同様の作用効果を得ることができる。

本発明によれば、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作、又は、メモリ・データを用いた演算処理を好適に行なうことかできる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。

また、本発明によれば、受信電力に応じたメモリ・アクセス、又は、メモリ・データを用いた演算処理動作を行ない、十分な通信距離の確保と高速処理を両立させ、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、並びにコンピュータ・プログラムを提供することができる。

本発明に係るＩＣカードは、クロック速度などを可変し処理速度を制御する機能と、受信エネルギの余裕度を検出する機能を備え、受信エネルギに余裕がある限りは処理速度の高速化制御を行なうことにより、十分な通信距離の確保と高速処理の両立が可能な非接触ＩＣカードを実現することができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

本発明は、ＲＦＩＤシステムを利用して比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現することを目的とするものである。ＲＦＩＤシステム自体は、局所でのみ適用可能な無線通信手段の一例として当業界において広く知られている。タグとリーダライタの間の通信方法には、電磁結合方式、電磁誘導方式、電波通信方式などが挙げられる。

Ａ．システム構成：
図１には、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示している。

この非接触カード・システムは、カード・リーダ／ライタ１と、ＩＣカード２と、コントローラ３で構成され、カード・リーダ／ライタ１とＩＣカード２との間では、電磁波を利用して非接触で、データの送受信が行なわれる。すなわち、カード・リーダ／ライタ１がＩＣカード２に所定のコマンドを送信し、ＩＣカード２は受信したコマンドに対応する処理を行なう。そして、ＩＣカード２は、その処理結果に対応する応答データをカード・リーダ／ライタ１に送信する。

カード・リーダ／ライタ１は、所定のインターフェース（例えば、ＲＳ−４８５Ａの規格などに準拠したもの）を介してコントローラ３に接続されている。コントローラ３は、カード・リーダ／ライタ１に対し制御信号を供給することで、所定の処理を行なわせる。

図２には、図１に示したカード・リーダ／ライタ１の構成例を示している。

ＩＣチップ・モジュール２１は、データの処理を行なうＤＰＵ（Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３１と、ＩＣカード２への送信信号及びＩＣカード２からの受信信号の処理を行なうＳＰＵ（Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３２と、コントローラ３との通信を行なうＳＣＣ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）３３と、データの処理に必要な情報をあらかじめ記憶しているＲＯＭ部４１並びに処理中の作業データを一時的に記憶するＲＡＭ部４２を含んだメモリ部３４で構成され、これらの機能モジュールがバスを介して相互接続されている。また、このバスには、所定のデータを記憶するフラッシュ・メモリ２２も接続されている。

ＤＰＵ３１は、ＩＣカード２への送信コマンドをＳＰＵ３２に出力するとともに、ＩＣカード２から受信した応答データをＳＰＵ３２から受け取り、所定のデータ処理を行なう。

ＳＰＵ３２は、ＩＣカード２への送信コマンドに対し、例えばＢＰＳＫ（ＢｉＰｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調処理を行なった後、変調回路２３に出力するとともに、ＩＣカード２からの応答データを復調回路２５から受け取り、そのデータに対し、ＢＰＳＫなどの所定の復調処理を行なう。

変調回路２３は、発振器２６より供給された所定の周波数（例えば１３．５６ＭＨｚ）の搬送波を、ＳＰＵ３２より供給されたデータでＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調し、生成された変調波をアンテナ２７から電磁波としてＩＣカード２に出力する。このとき、変調回路２３は、変調度を１未満にして、ＡＳＫ変調を行なう。すなわち、データがロー・レベルのときにおいても、変調波の最大振幅がゼロにならないようにする。

復調回路２５は、アンテナ２７を介して受信した変調波（ＡＳＫ変調波）を復調し、復調されたデータをＳＰＵ３２に出力するようになされている。

図３には、図１に示したＩＣカード２の構成例を示している。このＩＣカードは、ＩＣチップ・モジュール５１と、ループ上のアンテナ５３とで構成される。

ＩＣチップ・モジュール５１は、カード・リーダ／ライタ１から送信された変調波を、アンテナ５３を介して受信する。なお、コンデンサ５２は、アンテナ５３とともにＬＣ回路を構成し、所定の周波数（キャリア周波数）の電磁波に同調（共振）するようになされている。

図示のように、ＩＣチップ・モジュール５１内は、アナログ部回路６０と、論部回路８０で構成される。アナログ部回路６０では、ＲＦ送受信信号の処理、電源供給、電圧検出、ＲＦ受信信号のクロック検出などが行なわれる。また、論理部回路８０では、ＲＦ信号によるデータ伝送のプロトコル制御、ＲＦ信号の変復調処理、コマンド処理、暗号処理、ＥＥＰＲＯＭなどの内蔵不揮発性メモリの管理などが行なわれる。

図４には、アナログ部回路６０の内部構成を示している。

整流器（Ｒｅｃｔｉｆｉｅｒ（若しくはＡＳＫ検波部））６１は、ＣＰ端子とグランド間にあるコンデンサ７０と相俟って、リーダ／ライタ側で送信データによって振幅変調された変調波から直流電圧を取得するとともに、その振幅成分を検波する。

また、整流器６１により取り出された直流電圧を伝送する搬送路上には、定格以上の電流の発生から回路の破壊を防ぐために、過電流保護回路（Ｐｒｏｔｅｃｔｏｒ）６３が挿設されている。

電源電圧制御部（ＶｏｌｔａｇｅＲｅｇｕｌａｔｏｒ）６４は、電磁誘導によりアンテナ・コイルの端子に生じた誘導電圧が整流器にて直流化された後、参照電圧生成部（Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ）６５で設定される参照電圧を用いて、安定化された一定の電源電圧を生成する。

エネルギ監視部６２は、リーダ／ライタからの受信信号のエネルギをモニタする。但し、受信アンテナの受信電圧を直接モニタすることは困難なので、エネルギ監視部６２は、受信アンテナの直後に実装される整流回路の整流電圧をモニタするように構成されている。

ＩＣカード５１は、受信信号から整流器に６１よって取り出された直流電流を主な駆動電源として動作する。本実施形態では、ＩＣカード５１内の論理部回路８０は、受信電力に応じてＣＰＵのクロックや回路の動作電圧、処理の並列化などを切り替え、受信電力に余裕がある場合には処理の高速化や並列化を励行して、トランザクション・スピードの向上を図っている。

このような動作を実現するために、エネルギ監視部６２は、ＣＰ端子における受信電圧を基に受信エネルギをモニタし、制御ルール部６９は、得られた受信エネルギの余裕度と制御ルールを照合し、所要の処理速度を割り出して、論理部回路８０側へ速度コントロール信号として通知するようになっている。論理部回路８０における受信電力に応じた処理オペレーションの詳細については後述に譲る。

また、論理部回路８０における処理速度の調整をクロック周波数の変更により行なう場合には、クロック周波数の高速化に応じて動作電圧を制御することが好ましい。このため、制御ルール部６９は、電源電圧制御部６４へも、速度コントロール信号を出力している。

クロック検出部（Ｃｌｏｃｋ Ｄｅｔｅｃｔｏｒ）６６は、リーダ／ライタから送信される振幅変調波から、キャリア成分のみを抽出し、カード内部で使用されるクロックを抽出する。

復調部（Ｄｅｍｏｄｕｌａｔｏｒ）６７は、ＡＳＫ検波兼用整流器（Ｒｅｃｔｉｆｉｅｒ）で検波された振幅成分を２値化して、論理部回路８０へ送出する。

変調部（Ｍｏｄｕｌａｔｏｒ）６８は、ＩＣカード５１のアンテナ・コイル５３に対し、負荷変動を与える。論理部回路８０で生成される送信データでこの変調部を駆動することにより、外部のリーダ／ライタへデータを返信することができる。

図５には、論理部回路８０の内部構成を示している。

論理部回路８０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）８１による統括的な制御下で動作する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８２には、ＣＰＵ８１において実行するプログラム・コードが格納されている。ＣＰＵ８１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）８３を作業エリアに用いて、プログラム・コードによって規定される処理を実行する。ＣＰＵ８１は、論理部回路８０内の各部とは内部バス経由で相互接続され、各種の指令を発行する。またＣＰＵ８１は、クロックギア８９経由で供給されるクロック周波数に基づいて動作する。

クロックギア８９は、外部から供給されるクロック周波数ｃｌｋを逓倍（あるいは分周並びに分周信号の周波数合成）により、ＣＰＵ８１駆動用の所要のクロック周波数を得る。本実施形態では、クロックギア８９は、アナログ部回路６０の制御ルール部６９から入力される速度コントロール信号に基づいてＣＰＵ８１への供給クロック周波数を調整する。

ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリであり、データ領域を一旦消去した後に書き込み動作を行なう。このメモリ空間は、複数バイトからなるページ単位で構成され、同じページ内であれば複数バイトの消去書き込み動作も１回で完結する。ＥＥＰＲＯＭ８４は、書き込み動作に必要なチャージポンプや書き込み用のバッファ・メモリなどの周辺回路が備わっているが、複数のバンクに分割されている（図示しない）。それぞれのバンクは、ＣＰＵ８１に内部バスを介して独立にインターフェースされており、ＣＰＵ８１からはすべてのバンクを同時に書き込むことができるようになっている。

ＳＰＵ８６は、アナログ部回路６０とメモリ間でデータの受け渡しを行なう。データ受信時は、サンプリング・クロックの抽出を行ない、そのサンプリング・クロックに基づきデータを８ビットのシフトレジスタに取り込み、ＲＡＭ８３内部の受信バッファへＤＭＡ転送する。また、データ送信時には、ＲＡＭ８３内部の送受信バッファから８ビットずつシフトレジスタに転送し、サンプリング・レートに従ってシリアル・データとして送出する。

暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）８５は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。本実施形態では、暗号処理の高速化のため、受信電力が十分である場合には、アナログ部回路６０の制御ルール部６９からの速度コントロール信号に基づいて、これらの処理を並列化する（後述）。

ＣＲＣ論理部８７は、送受信されるデータを巡回冗長コード（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）を用いてエラー検出、又は訂正処理を行なう。データ送信時には、送信データにＣＲＣを付加し、データ受信時には、受信データに付加されているＣＲＣを用いてエラー検出、又は訂正を行なう。

Ｉ／Ｏ部８８は、アナログ部回路６０とのインターフェースであり、外部の情報を取得したり、外部へ情報の提供を行なう。

図６及び図７には、アナログ部回路６０及び論理部回路８０についての変形例をそれぞれ示している。

図４に示した例では、エネルギ監視部６２は、ＣＰ端子における受信電圧を基に受信エネルギをモニタし、制御ルール部６９は、得られた受信エネルギの余裕度と制御ルールを照合し、所要の処理速度を割り出して、論理部回路８０側へ速度コントロール信号として通知するようになっている。

これに対し、図６に示す回路構成では、エネルギ監視部６２は、ＣＰ端子における受信電力をモニタし、検出した受信エネルギをそのまま論理部回路８０側へ通知するようになっている。

また、図５に示した例では、クロックギア８９は、アナログ部回路６０の制御ルール部６９から入力される速度コントロール信号に基づいてＣＰＵ８１への供給クロック周波数を調整する。また、暗号処理部８６は、アナログ部回路６０の制御ルール部６９からの速度コントロール信号に基づいて、これらの処理を並列化するようになっている。

これに対し、図７に示した例では、ＩＣカード５１内の論理部回路８０は、受信電力に応じてＣＰＵ８１のクロック周波数の変更や回路の動作電圧、処理の並列化などを切り替え、受信電力に余裕がある場合には処理の高速化・並列化を励行して、トランザクション・スピードの向上を図っている。このような動作を実現するために、Ｉ／Ｏ部８８はエネルギ監視部６２からの受信電力レベル通知に応じて、クロックギア８９を調整し、ＣＰＵ８１が受信電力に応じたクロック速度で動作するようにしている。また、Ｉ／Ｏ部８８は、受信エネルギに余裕があると判断した場合には、暗号処理部８６に対し並列処理を行なうよう指示を発行する。また、Ｉ／Ｏ部８８は、電源電圧制御部６４に対し、クロック速度に相応する電源電圧を供給するよう、指示を発行するようにしてもよい。

Ｂ．データ伝送動作：
ＩＣカードがリーダ／ライタからデータを受信し、ＥＥＰＲＯＭから読み出したデータを送信するまでの処理手順は以下の通りとなる。

１）ＩＣカードがリーダ／ライタの出力する磁界領域に翳される。

２）ＬＳＩを動作させる為に十分な電圧が得られる領域では、クロックが生成され、マスクＲＯＭのプログラムが起動する。その後、初期化処理が終わると、リーダライタからの受信データを待機する状態になる。

３）リーダ／ライタからＡＳＫ変調された変調波を検出したら、この振幅変化が復調部で２値化され、ＳＰＵ８６内部でクロック抽出を行ないながらデータの受信を行なう。

４）ＳＰＵ８６内部では、データの受信を行ないながら、あらかじめ設定しておいたシンクコードの検出を行ない、シンクコードが検出されたらＲＡＭ８３内部の受信バッファ領域に受信データをＤＭＡ転送します。

５）ＳＰＵ８６内部では、受信しているデータのＣＲＣを同時に計算し、誤りがあれば再び３の受信データ待ちに戻ります。誤りが無ければＤＭＡを解除し、ＣＰＵ８１に制御を移す。

６）ＣＰＵ８１は、ＲＡＭ８３内部の受信データを解析し、そのコマンドに従った動作を行ない、返信データを送信バッファに用意する。また、受信エネルギも併せて解析し、エネルギの余裕度がある限りは、クロックの高速化や書き込みや暗号化などの並列処理を行なう。

７）送信バッファに用意された送信データは、ＳＰＵ８６へ１バイトずつＤＭＡ転送される。ＳＰＵ８６では、シリアル・データに変換しながら変調部に送出する。

８）変調部６８では、アンテナ・コイル５３の返信データに応じた負荷変動をアンテナ・コイル５３に与え、その結果、返信データを送信する。リーダ／ライタ側では、この負荷変動を検出して、カードからの返信データとして処理する。

９）リーダ／ライタの磁界領域であれば、再び３の受信データ待ちに戻る。

Ｃ．暗号処理部の動作：
暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。

通常、ＣＢＣモードでの暗号化と、チェック・データを作成するために行う暗号演算はシーケンシャルな方法が取られますが、その分だけ演算時間が掛かる。

このような暗号処理の高速化の手法として、両者の暗号化処理を同時に行なうことが考えられる。しかしながら、処理の並列化により消費電力が増大するので、電磁波か電力供給を受けている非接触ＩＣカードの場合、通信距離への影響が生じる。

そこで、本実施形態では、暗号処理の高速化のため、受信電力が十分である場合にのみこれらの処理を並列化する。

図８には、このような暗号処理の並列化を実現するための暗号処理部のハードウェア構成例を示している。

図示のＥｎｃ／Ｄｅｃｒｙｐｔモジュールは、鍵と平文の入力部分がＣＰＵ８１のメモリ空間にマップされているので、暗号演算に使われる鍵とデータを該当するＣＰＵ８１のメモリ空間に用意して、その上でコントロール・レジスタにより起動を掛けると、暗号演算が開始される。

このＥｃｎ／ＤｅｃｒｙｐｔモジュールはＣＰＵ８１が起動を掛けた後は、独立に暗号演算が可能です。したがって、Ｅｎｃ／Ｄｅｃｒｙｐｔモジュールを複数用意することにより同時に並列動作させることができる。

その際、受信信号の電力余裕度をモニタして、十分な電力がある場合にのみ並列に暗号演算を行なうようにすれば、通信距離への影響を受けずに処理時間を短縮することが可能である。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、ＩＣカードに内蔵されたメモリに対するデータのアクセス、又は、メモリ・データを用いた演算処理を例にとって本発明の実施形態について説明したが、本発明の要旨はこれに限定されるものではない。すなわち、このようなメモリ・データのアクセス、又は、メモリ・データを用いた演算処理を行なうＩＣカードのトランザクション・スピードと通信距離（若しくは受信電力）の問題は、ＩＣカードのような非接触通信装置に限るものではない。例えば、ＩＣカードの互換機能を内蔵した携帯電話機やその他の情報機器においても、主電源としてのバッテリが突発的に外れてしまうときや、メモリ・カートリッジを利き本体から抜き去ろうとする場合であっても、本発明が同様に実現可能であることは言うまでもない。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示した図である。 図２は、図１に示したカード・リーダ／ライタ１の構成例を示した図である。 図３は、図１に示したＩＣカード２の構成例を示した図である。 図４は、アナログ部回路６０の内部構成を示した図である。 図５は、論理部回路８０の内部構成を示した図である。 図６は、アナログ部回路６０についての他の内部構成を示した図である。 図７は、論理部回路８０についての他の内部構成を示した図である。 図８は、暗号処理の並列化を実現するための暗号処理部のハードウェア構成例を示した図である。 図９は、非接触ＩＣカード・サイズの受信アンテナとある整流回路を想定し、リーダ／ライタに翳した状態において、負荷抵抗を変えながら受信電圧と距離の関係を測定した結果を示した図である。 図１０は、非接触ＩＣカード・サイズの受信アンテナとある整流回路を想定し、リーダ／ライタに翳した状態において、非接触ＩＣカードとリーダ／ライタとの通信距離と受信電力との関係を示した図である。

符号の説明

１…カード・リーダ／ライタ
２…ＩＣカード
３…コントローラ
２１…ＩＣチップ・モジュール
２２…フラッシュ・メモリ
２３…変調回路
２５…復調回路
２６…発振器
２７…アンテナ
３１…ＤＰＵ
３２…ＳＰＵ
３３…ＳＣＣ
３４…メモリ部
４１…ＲＯＭ部
４２…ＲＡＭ部
５１…ＩＣチップ・モジュール
５２…コンデンサ
５３…ループ・アンテナ
６０…アナログ部回路
６１…整流器
６２…エネルギ監視部
６３…過電流保護回路
６４…電源電圧制御部
６５…参照電圧生成部
６６…クロック検出部
６７…復調部
６８…変調部
６９…制御ルール部
８０…論理部回路
８１…ＣＰＵ
８２…ＲＯＭ
８３…ＲＡＭ
８４…ＥＥＰＲＯＭ
８５…ＳＰＵ
８６…暗号処理部
８７…ＣＲＣ論理部
８８…Ｉ／Ｏ部
８９…クロックギア

Claims (11)

1. メモリを備え、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう情報処理装置であって、
   受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理部と、
   受信信号の電圧レベルを監視する受信電圧監視部と、
   受信電圧レベルに基づいて受信エネルギの余裕度を検出する余裕度検出手段と、
   受信データに従って前記メモリへアクセスするメモリ・アクセス処理部と、
   受信エネルギの余裕度に応じて前記メモリへのアクセス動作又は前記メモリ・データを用いた演算処理における処理速度を制御する動作制御部と、
   を具備することを特徴とする情報処理装置。
2. 前記動作制御部は、受信エネルギに余裕がある限りは処理速度の高速化を行なう、
   ことを特徴とする請求項１に記載の情報処理装置。
3. 前記動作制御部は、論理回路部分のクロック周波数の変更、並列分散処理機能の活性化又は無効化の制御のうち少なくとも１つにより処理速度を制御する、
   ことを特徴とする請求項１に記載の情報処理装置。
4. 前記動作制御部は、クロック周波数の高速化に応じて回路部分の動作電圧を併せて制御する、
   ことを特徴とする請求項３に記載の情報処理装置。
5. 前記受信電圧監視部は、受信アンテナの直後に実装される整流回路の整流電圧を監視する、
   ことを特徴とする請求項１に記載の情報処理装置。
6. 受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なう情報処理方法であって、
   受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理ステップと、
   受信信号の電圧レベルを監視する受信電圧監視ステップと、
   受信電圧レベルに基づいて受信エネルギの余裕度を検出する余裕度検出手ステップと、
   受信データに従って前記メモリへアクセスするメモリ・アクセス処理ステップと、
   受信エネルギの余裕度に応じて前記メモリへのアクセス動作又は前記メモリ・データを用いた演算処理における処理速度を制御する動作制御ステップと、
   を具備することを特徴とする情報処理方法。
7. 前記動作制御ステップでは、受信エネルギに余裕がある限りは処理速度の高速化を行なう、
   ことを特徴とする請求項６に記載の情報処理方法。
8. 前記動作制御ステップでは、論理回路部分のクロック周波数の変更、並列分散処理機能の活性化又は無効化の制御のうち少なくとも１つにより処理速度を制御する、
   ことを特徴とする請求項６に記載の情報処理方法。
9. 前記動作制御ステップでは、クロック周波数の高速化に応じて論理回路部分の動作電圧を併せて制御する、
   ことを特徴とする請求項８に記載の情報処理方法。
10. 前記受信電圧監視ステップでは、受信アンテナの直後に実装される整流回路の整流電圧を監視する、
    ことを特徴とする請求項６に記載の情報処理方法。
11. 受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
    受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理ステップと、
    受信信号の電圧レベルを監視する受信電圧監視ステップと、
    受信電圧レベルに基づいて受信エネルギの余裕度を検出する余裕度検出手ステップと、
    受信データに従って前記メモリへアクセスするメモリ・アクセス処理ステップと、
    受信エネルギの余裕度に応じて前記メモリへのアクセス動作又は前記メモリ・データを用いた演算処理における処理速度を制御する動作制御ステップと、
    を具備することを特徴とするコンピュータ・プログラム。
    

Images