JP2006107380A - 情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラム - Google Patents

Abstract

【課題】 受信電力に応じたメモリ・アクセス動作を行い、より高速なトランザクション・スピードを実現するＩＣカードを提供する。
【解決手段】 ＩＣカード若しくはカード互換機能搭載機器は、不揮発性メモリの構造上の工夫とファイル・システムを不揮発性メモリへマッピングする際の工夫をすることにより、非常に高速書き込み処理が可能となる。さらには、通信距離への影響を抑えるために、同時書き込みの多重化レベルを受信エネルギに応じてコントロールする機能を併せ持ち、受信エネルギの余裕度に応じた同時書き込み処理を行なうことができる。
【選択図】 図５

Description

本発明は、メモリへのデータの書き込み動作や暗号化及び復号化を行なう情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムに係り、特に、消去後に書き込み動作を行なうメモリに対するデータ書き込み動作を行なう情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムに関する。

さらに詳しくは、本発明は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作を行なう情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムに係り、特に、受信電力に応じたメモリ・アクセス動作を行ない、より高速なトランザクション・スピードを実現する情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムに関する。

ＩＣカードを私用するＲＦＩＤシステムに代表される非接触・近接通信システムは、操作上の手軽さから、広範に普及している。例えば、暗証コードやその他の個人認証情報、電子チケットなどの価値情報などをＩＣカードに格納しておくことにより、キャッシュ・ディスペンサやコンサート会場の出入口、駅の改札口などにおいて、入場者や乗車者の認証処理を行なうことができる。例えば、定期券等価の非接触式ＩＣカード及びプリペイド方式に対応した非接触式ＩＣカードを利用する乗客に対して、乗車経路に応じた適切な運賃を徴収することができる（例えば、特許文献１を参照のこと）。

この種の無線通信には、一般に、電磁誘導の原理に基づいて実現される。すなわち、メモリ機能を有するＩＣカードと、ＩＣカードのメモリに対して読み書きアクセスをするカード・リーダ／ライタで構成され、１次コイルとしてのＩＣカード側のループ・コイルと２次コイルとしてのカード・リーダ／ライタ側のアンテナが系として１個のトランスを形成している。そして、カード・リーダ／ライタ側からＩＣカードに対して、電力と情報を同じく電磁誘導作用により伝送し、ＩＣカード側では供給された電力によって駆動してカード・リーダ／ライタ側からの質問信号に対して応答することができる。したがって、ＩＣカード自体は、バッテリなどの駆動電源を持つ必要がない。

ＩＣカードの一般的な使用方法は、利用者がＩＣカードをカード・リーダ／ライタをかざすことによって行なわれる。カード・リーダ／ライタ側では常にＩＣカードをポーリングしており、外部のＩＣカードを発見することにより、両者間の通信動作が開始する。

最近では、微細化技術の向上とも相俟って、比較的大容量のメモリを持つＩＣカードが出現している。大容量メモリ付きのＩＣカードによれば、メモリ空間上にファイル・システムを展開し、複数のアプリケーションを同時に格納しておくことができるので、１枚のＩＣカードを複数の用途に利用することができる。例えば、１枚のＩＣカード上に、電子決済を行なうための電子マネーや、特定のコンサート会場に入場するための電子チケットなど、複数のアプリケーションを格納しておくことにより、１枚のＩＣカードをさまざまな用途に適用させることができる（例えば、非特許文献１を参照のこと）。また、ＩＣカード内に複数のエリアを設けて、電子マネー情報とともにポイント情報、サービス内容の情報を記憶させて、プレミアムサービスを客に対して実施することができる（例えば、特許文献２を参照のこと）。ここで言う電子マネーや電子チケットは、利用者が提供する資金に応じて発行される電子データを通じて決済（電子決済）される仕組み、又はこのような電子データ自体を指す。

ＩＣカード自体は、基本的にはバッテリなど駆動電源を持たない（前述）。このため、内蔵メモリにはＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ＆Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）などの、無電源状態でもデータを保持し続けることができる不揮発性メモリが使用される。

鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されており、ＩＣカードやカード互換機能を搭載したＰＤＡなどを自動改札に翳しにして、アクセス・コントロールすることが行なわれている。この場合、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。

例えば、リーダ／ライタからのデータの受信処理とＥＥＰＲＯＭの消去処理を少なくとも部分的に並行して実行することにより、関連する書き込みコマンドを処理するのに必要な時間を短縮することができる（例えば、特許文献３を参照のこと）。しかしながら、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭに対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。

ここで、ＩＣカードへのアクセス速度は通信距離とトレードオフの関係にある。比較的離れた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、メモリへのアクセス速度は低下する。

ＩＣカードがカード・リーダ／ライタから離れ、あるいはその他の原因により電磁波の受信状態が不良になった場合には、十分な駆動電力が得られなくなる。例えば、ＩＣカード内のメモリへデータの書き込み動作中に電源遮断が発生すると、書き込み動作が正常に完了しない。この結果、書き込み途中のデータ・ブロックは不安定な状態となり、そのページを上書きする際に再度電源の遮断が発生すると、当該データ・ブロックのデータが破壊されてしまう。

非接触方式のＩＣカードの場合、リーダ／ライタから供給される電力で動作する必要がある。このため、ＩＣカードの全電力は、所要の通信距離においてリーダ／ライタが供給可能な電力以下でなければならない。このため、非接触ＩＣカードに十分なエネルギを供給して処理速度を高速化させつつ、必要な通信距離を確保することは極めて困難である。

図１４には、非接触ＩＣカード・サイズの受信アンテナとある整流回路を想定し、リーダ／ライタに翳した状態において、負荷抵抗を変えながら受信電圧と距離の関係を測定した結果を示している。

同図において、例えば１１ｃｍの通信距離が必要な場合、非接触ＩＣカードにおいて電力伝送を行なう最低動作電圧を３．０Ｖとすると、３．０Ｖ／２．７ＫΩ以下の消費電流に抑える必要がある。このように消費電力を抑えるということは、ＩＣカード内の回路における処理速度を抑えることを意味するので、通信距離と高速処理を両立する非接触ＩＣカードの実現は極めて困難ということになる。ある受信電圧を得るためには負荷抵抗を高くする必要がある。要するに、ＬＳＩの最小動作電圧が一定であるとすると、電力伝送においてより長い通信距離を望むならば、消費電流を抑える必要性があるという訳である。

特開平７−３７１３２号公報 特開平９−２０４４８４号公報 特表２００３−５３３８０７号公報 「無線ＩＣタグのすべて ゴマ粒チップでビジネスが変わる」（１０６〜１０７頁、ＲＦＩＤテクノロジ編集部、日経ＢＰ社、２００４年４月２０日発行）

本発明の目的は、消去後に書き込み動作を行なうメモリに対するデータ書き込み動作を好適に行なうことができる、優れた情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作や暗号化及び復号化処理を好適に行なうことができる、優れた情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムを提供することにある。

本発明のさらなる目的は、受信電力に応じたメモリ・アクセス動作や暗号化及び復号化処理を行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムを提供することにある。

本発明は、上記課題を参酌してなされたものであり、その第１の側面は、メモリを備え、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう情報処理装置であって、
受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理部と、
受信信号の電力レベルを監視する受信電力監視部と、
受信データに従って前記メモリへアクセスするメモリ・アクセス処理部と、
受信信号の電力レベルに応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理動作を制御する動作制御部と、
を具備することを特徴とする情報処理装置である。

ここで言う情報管理装置は、無線通信部及び、データ送受信機能とデータ処理部を有するＩＣチップを内蔵する非接触ＩＣカード、表面に端子を有する接触ＩＣカード、接触／非接触ＩＣカードと同様の機能を有するＩＣチップを携帯電話機、ＰＨＳ（Ｐｅｒｓｏｎａｌ Ｈａｎｄｙｐｈｏｎｅ Ｓｙｓｔｅｍ）、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの情報通信端末装置に内蔵した装置であり、ＲＦＩＤシステムを利用して、比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現するものである。以下では、これらを総称して、単に「ＩＣカード」と呼ぶこともある。

例えば、鉄道の自動改札などでは、非接触ＩＣカード・システムが導入されている。このような適用例では、ゲートでの人待ちの問題を回避するためには、１００ミリ秒程度でＩＣカード内のメモリへ読み書き動作を完了するという、非常に高速なトランザクション・スピードが必要とされるが、不揮発性メモリの書き込み速度がネックになることが多い。ところが、ＩＣカードへのアクセス速度は通信距離とトレードオフの関係にある。比較的離れた距離でＩＣカードとリーダ／ライタ間で通信を行なうことができれば、ユーザにとって操作性はよいが、十分な受信電力が得られないため、メモリへのアクセス速度は低下する。

そこで、本発明では、ＩＣカード内のメモリに対する書き込みなどのデータ処理を並列化する機能を備え、受信電力に余裕がある場合には処理の高速化・並列化を励行して、トランザクション・スピードの向上を図ることができる。

例えば、ＩＣカードの内蔵メモリとして使用されるＥＥＰＲＯＭを複数のバンクで構成し、すべてのバンクを同時に書き込むことでリーダ／ライタからのメモリ・アクセス動作を高速化することができる。

ここで、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭに対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。

そこで、本発明に係るＩＣカードでは、電源エネルギの余裕度により実際に同時書き込みを行なうかが制御される仕組みを採用している。データの書き込みを行なう際、受信エネルギの情報を基に、エネルギが十分なときのみ同時に書く込むことを行なうと、通信距離に影響を与えずに高速書き込みを行なうことができる。

また、ＩＣカードに内蔵されるＥＥＰＲＯＭに対する消去動作と書き込み動作をパイプライン上で動作することにより、バンク毎のデータ書き込みを約１／２の時間で行なうことができる。

また、ＥＥＰＲＯＭのページ毎に消去モードであることを記憶するレジスタ（Ｅ−Ｈｏｌｄ）を配設するようにしてもよい。この場合、このＥ−Ｈｏｌｄレジスタに消去モードであることを記憶することによりアドレス・バスやデータ・バスを開放し、外部機器との間で書き込みに必要なやり取りが行なうことができる。

ＩＣカードは、送受信されるデータ系列の暗号処理を行なう暗号処理部をさらに備えている。このような暗号処理の高速化の手法として、両者の暗号化処理を同時に行なうことが考えられる。また、暗号演算と復号演算に使われる鍵とデータからなる暗号処理モジュールを複数用意し、暗号演算と復号演算を並列して動作させることかできる。以下、暗号処理又は暗号演算と言うときには、暗号化とともに復号化の処理演算を含むものとする。

しかしながら、処理の並列化により消費電力が増大するので、電磁波か電力供給を受けている非接触ＩＣカードの場合、通信距離への影響が生じる。そこで、暗号処理の高速化のため、受信電力が十分である場合にのみこれらの処理を並列化するようにすればよい。

また、本発明の第２の側面は、受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
受信信号を受信処理する受信処理ステップと、
受信信号の電力レベルを監視する受信電力監視ステップと、
受信データに従って前記メモリへアクセスするメモリ・アクセス処理ステップと、
受信信号の電力レベルに応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理動作を制御する動作制御ステップと、
を具備することを特徴とするコンピュータ・プログラムである。

本発明の第２の側面に係るコンピュータ・プログラムは、コンピュータ・システム上で所定の処理を実現するようにコンピュータ可読形式で記述されたコンピュータ・プログラムを定義したものである。換言すれば、本発明の第２の側面に係るコンピュータ・プログラムをコンピュータ・システムにインストールすることによって、コンピュータ・システム上では協働的作用が発揮され、本発明の第１の側面に係る情報処理装置と同様の作用効果を得ることができる。

本発明によれば、ＩＣカード若しくはカード互換機能を搭載した機器のように、受信信号の電力によって動作して受信信号に基づいたメモリ・アクセス動作や暗号化及び復号化処理を好適に行なうことができる、優れた情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムを提供することができる。

また、本発明によれば、受信電力に応じたメモリ・アクセス動作や暗号化及び復号化処理を行ない、より高速なトランザクション・スピードを実現することができる、優れた情報処理装置及び情報処理方法、メモリ装置、並びにコンピュータ・プログラムを提供することができる。

本発明に係るＩＣカード若しくはカード互換機能搭載機器によれば、不揮発性メモリの構造上の工夫とファイル・システムを不揮発性メモリへマッピングする際の工夫をすることにより、非常に高速書き込み処理が可能となる。さらには、通信距離への影響を抑えるために、同時書き込みの多重化レベルを受信エネルギに応じてコントロールする機能を併せ持ち、受信エネルギの余裕度に応じた同時書き込み処理を行なうことができる。

本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。

以下、図面を参照しながら本発明の実施形態について詳解する。

本発明は、ＲＦＩＤシステムを利用して比較的近距離に限定される機器間で価値情報などの非接触なデータ伝送を実現することを目的とするものである。ＲＦＩＤシステム自体は、局所でのみ適用可能な無線通信手段の一例として当業界において広く知られている。タグとリーダライタの間の通信方法には、電磁結合方式、電磁誘導方式、電波通信方式などが挙げられる。

Ａ．システム構成：
図１には、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示している。

この非接触カード・システムは、カード・リーダ／ライタ１と、ＩＣカード２と、コントローラ３で構成され、カード・リーダ／ライタ１とＩＣカード２との間では、電磁波を利用して非接触で、データの送受信が行なわれる。すなわち、カード・リーダ／ライタ１がＩＣカード２に所定のコマンドを送信し、ＩＣカード２は受信したコマンドに対応する処理を行なう。そして、ＩＣカード２は、その処理結果に対応する応答データをカード・リーダ／ライタ１に送信する。

カード・リーダ／ライタ１は、所定のインターフェース（例えば、ＲＳ−４８５Ａの規格などに準拠したもの）を介してコントローラ３に接続されている。コントローラ３は、カード・リーダ／ライタ１に対し制御信号を供給することで、所定の処理を行なわせる。

図２には、図１に示したカード・リーダ／ライタ１の構成例を示している。

ＩＣチップ・モジュール２１は、データの処理を行なうＤＰＵ（Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３１と、ＩＣカード２への送信信号及びＩＣカード２からの受信信号の処理を行なうＳＰＵ（Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）３２と、コントローラ３との通信を行なうＳＣＣ（Ｓｅｒｉａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｃｏｎｔｒｏｌｌｅｒ）３３と、データの処理に必要な情報をあらかじめ記憶しているＲＯＭ部４１並びに処理中の作業データを一時的に記憶するＲＡＭ部４２を含んだメモリ部３４で構成され、これらの機能モジュールがバスを介して相互接続されている。また、このバスには、所定のデータを記憶するフラッシュ・メモリ２２も接続されている。

ＤＰＵ３１は、ＩＣカード２への送信コマンドをＳＰＵ３２に出力するとともに、ＩＣカード２から受信した応答データをＳＰＵ３２から受け取り、所定のデータ処理を行なう。

ＳＰＵ３２は、ＩＣカード２への送信コマンドに対し、例えばＢＰＳＫ（ＢｉＰｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調処理を行なった後、変調回路２３に出力するとともに、ＩＣカード２からの応答データを復調回路２５から受け取り、そのデータに対し、ＢＰＳＫなどの所定の復調処理を行なう。

変調回路２３は、発振器２６より供給された所定の周波数（例えば１３．５６ＭＨｚ）の搬送波を、ＳＰＵ３２より供給されたデータでＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調し、生成された変調波をアンテナ２７から電磁波としてＩＣカード２に出力する。このとき、変調回路２３は、変調度を１未満にして、ＡＳＫ変調を行なう。すなわち、データがロー・レベルのときにおいても、十分な変調波の振幅を確保することができる。

復調回路２５は、アンテナ２７を介して受信した変調波（ＡＳＫ変調波）を復調し、復調されたデータをＳＰＵ３２に出力するようになされている。

図３には、図１に示したＩＣカード２の構成例を示している。このＩＣカードは、ＩＣチップ・モジュール５１と、ループ上のアンテナ５３とで構成される。

ＩＣチップ・モジュール５１は、カード・リーダ／ライタ１から送信された変調波を、アンテナ５３を介して受信する。なお、コンデンサ５２は、アンテナ５３とともにＬＣ回路を構成し、所定の周波数（キャリア周波数）の電磁波に同調（共振）するようになされている。

図示のように、ＩＣチップ・モジュール５１内は、アナログ部回路６０と、論部回路８０で構成される。アナログ部回路６０では、ＲＦ送受信信号の処理、電源供給、電圧検出、ＲＦ受信信号のクロック検出などが行なわれる。また、論理部回路８０では、ＲＦ信号によるデータ伝送のプロトコル制御、ＲＦ信号の変復調処理、コマンド処理、暗号処理、ＥＥＰＲＯＭなどの内蔵不揮発性メモリの管理などが行なわれる。但し、本明細書で言う暗号処理や暗号演算は、暗号化とともに復号化の処理演算を含むものとする。

図４には、アナログ部回路６０の内部構成を示している。

整流器（Ｒｅｃｔｉｆｉｅｒ（若しくはＡＳＫ検波部））６１は、ＣＰ端子とグランド間にあるコンデンサと相俟って、リーダ／ライタ側で送信データによって振幅変調された変調波から直流電圧を取得するとともに、その振幅成分を検波する。

ＩＣカード５１は、受信信号から整流器に６１よって取り出された直流電流を主な駆動電源として動作する。本実施形態では、ＩＣカード５１内の論理部回路８０は、受信電力に応じてＣＰＵのクロックや回路の動作電圧、処理の並列化などを切り替え、受信電力に余裕がある場合には処理の高速化・並列化を励行して、トランザクション・スピードの向上を図っている。このような動作を実現するために、エネルギ監視部６２は、ＣＰ端子における受信電力をモニタし、論理部回路８０側へ通知するようになっている。論理部回路８０における受信電力に応じた処理オペレーションの詳細については後述に譲る。

また、整流器６１により取り出された直流電圧を伝送する搬送路上には、定格以上の電流の発生から回路の破壊を防ぐために、過電流保護回路（Ｐｒｏｔｅｃｔｏｒ）６３が挿設されている。

電源電圧制御部（ＶｏｌｔａｇｅＲｅｇｕｌａｔｏｒ）６４は、電磁誘導によりアンテナ・コイルの端子に生じた誘導電圧が整流器にて直流化された後、参照電圧生成部（Ｖｏｌｔａｇｅ Ｒｅｆｅｒｅｎｃｅ）６５で設定される参照電圧を用いて、安定化された一定の電源電圧を生成する。

クロック検出部（Ｃｌｏｃｋ Ｄｅｔｅｃｔｏｒ）６６は、リーダ／ライタから送信される振幅変調波から、キャリア成分のみを抽出し、カード内部で使用されるクロックを抽出する。

復調部（Ｄｅｍｏｄｕｌａｔｏｒ）６７は、ＡＳＫ検波兼用整流器（Ｒｅｃｔｉｆｉｅｒ）で検波された振幅成分を２値化して、論理部回路８０へ送出する。

変調部（Ｍｏｄｕｌａｔｏｒ）６８は、ＩＣカード５１のアンテナ・コイル５３に対し、負荷変動を与える。論理部回路８０で生成される送信データでこの変調部を駆動することにより、外部のリーダ／ライタへデータを返信することができる。

図５には、論理部回路８０の内部構成を示している。

論理部回路８０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）８１による統括的な制御下で動作する。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）８２には、ＣＰＵ８１において実行するプログラム・コードが格納されている。ＣＰＵ８１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）８３を作業エリアに用いて、プログラム・コードによって規定される処理を実行する。ＣＰＵ８１は、論理部回路８０内の各部とは内部バス経由で相互接続され、各種の指令を発行する。またＣＰＵ８１は、クロックギア８９経由で供給されるクロック周波数に基づいて動作する。

クロックギア８９は、外部から供給されるクロック周波数ｃｌｋを逓倍（あるいは分周並びに分周信号の周波数合成）により、ＣＰＵ８１駆動用の所要のクロック周波数を得る。本実施形態では、Ｉ／Ｏ部８８がアナログ部回路６０から入力される受信エネルギ・レベルの通知に基づいてクロック速度可変項を生成し（後述）、クロックギア８９は、このクロック速度可変項に基づいてＣＰＵ８１への供給クロック周波数を調整する。

ＥＥＰＲＯＭ８４は、電子マネーなどの価値情報や、ＩＣカードを利用したサービスを実現するためのデータを格納する不揮発性メモリであり、データ領域を一旦消去した後に書き込み動作を行なう。このメモリ空間は、複数バイトからなるページ単位で構成され、同じページ内であれば複数バイトの消去書き込み動作も１回で完結する。本実施形態では、ＥＥＰＲＯＭ８４は、書き込み動作に必要なチャージポンプや書き込み用のバッファ・メモリなどの周辺回路が備わっているが、複数のバンクに分割されている。それぞれのバンクは、ＣＰＵ８１に独立にインターフェースされており、ＣＰＵ８１からはすべてのバンクを同時に書き込むことができるようになっている。

ＳＰＵ８６は、アナログ部回路６０とメモリ間でデータの受け渡しを行なう。データ受信時は、サンプリング・クロックの抽出を行ない、そのサンプリング・クロックに基づきデータを８ビットのシフトレジスタに取り込み、ＲＡＭ８３内部の受信バッファへＤＭＡ転送する。また、データ送信時には、ＲＡＭ８３内部の送受信バッファから８ビットずつシフトレジスタに転送し、サンプリング・レートに従ってシリアル・データとして送出する。

暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）８６は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。本実施形態では、暗号処理の高速化のため、受信電力が十分である場合には、これらの処理を並列化する（後述）。但し、本明細書で言う暗号処理や暗号演算は、暗号化とともに復号化の処理演算を含むものとする。

ＣＲＣ論理部８７は、送受信されるデータを巡回冗長コード（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｏｄｅ）を用いてエラー訂正処理を行なう。データ送信時には、送信データにＣＲＣを付加し、データ受信時には、受信データに付加されているＣＲＣを用いてエラー検出並びに訂正を行なう。

Ｉ／Ｏ部８８は、Ｉ／Ｏで外部回路のコントロールや受信エネルギなどの外部情報の取り込みを行なう。ＳＰＵ８６は、Ｉ／Ｏ部８８を経由して、アナログ部回路６０とメモリ間でデータの受け渡しを行なう。

本実施形態では、ＩＣカード５１内の論理部回路８０は、受信電力に応じてＣＰＵ８１のクロックや回路の動作電圧、処理の並列化などを切り替え、受信電力に余裕がある場合には処理の高速化・並列化を励行して、トランザクション・スピードの向上を図っている。このような動作を実現するために、Ｉ／Ｏ部８８はエネルギ監視部からの受信電力レベル通知に応じて、クロックギア８９を調整し、ＣＰＵ８１が受信電力に応じたクロック速度で動作するようにしている。また、電源電圧制御部６４に対し、クロック速度に相応する電源電圧を供給するよう、指示を発行する。また、受信電力レベルに応じて、エネルギに余裕があると判断した場合には、暗号処理部８６に対し並列処理を行なうよう指示を発行する。

Ｂ．データ伝送動作：
ＩＣカードがリーダ／ライタからデータを受信し、ＥＥＰＲＯＭから読み出したデータを送信するまでの処理手順は以下の通りとなる。

１）ＩＣカードがリーダ／ライタの出力する磁界領域に翳される。

２）ＬＳＩを動作させる為に十分な電圧が得られる領域では、クロックが生成され、マスクＲＯＭのプログラムが起動する。その後、初期化処理が終わると、リーダライタからの受信データを待機する状態になる。

３）リーダ／ライタからＡＳＫ変調された変調波を検出したら、この振幅変化が復調部で２値化され、ＳＰＵ８６内部でクロック抽出を行ないながらデータの受信を行なう。

４）ＳＰＵ８６内部では、データの受信を行ないながら、あらかじめ設定しておいたシンクコードの検出を行ない、シンクコードが検出されたらＲＡＭ８３内部の受信バッファ領域に受信データをＤＭＡ転送します。

５）ＳＰＵ８６内部では、受信しているデータのＣＲＣを同時に計算し、誤りがあれば再び３の受信データ待ちに戻ります。誤りが無ければＤＭＡを解除し、ＣＰＵ８１に制御を移す。

６）ＣＰＵ８１は、ＲＡＭ８３内部の受信データを解析し、そのコマンドに従った動作を行ない、返信データを送信バッファに用意する。また、受信エネルギも併せて解析し、エネルギの余裕度がある限りは、クロックの高速化や書き込みや暗号化などの並列処理を行なう。

７）送信バッファに用意された送信データは、ＳＰＵ８６へ１バイトずつＤＭＡ転送される。ＳＰＵ８６では、シリアル・データに変換しながら変調部に送出する。

８）変調部６８では、アンテナ・コイル５３の返信データに応じた負荷変動をアンテナ・コイル５３に与え、その結果、返信データを送信する。リーダ／ライタ側では、この負荷変動を検出して、カードからの返信データとして処理する。

９）リーダ／ライタの磁界領域であれば、再び３の受信データ待ちに戻る。

Ｃ．ＥＥＰＲＯＭにおける動作：
ＥＥＰＲＯＭ８４は、書き込み動作に必要なチャージポンプや書き込み用のバッファ・メモリなどの周辺回路が備わっているが、複数のバンクに分割されている。それぞれのバンクは、ＣＰＵ８１に独立にインターフェースされており、ＣＰＵからはすべてのバンクを同時に書き込むことができる（前述）。

図６には、ＥＥＰＲＯＭ８４の内部構成を示している。図示のＥＥＰＲＯＭ８４は、Ｒ／Ｗ信号によりリード時とライト時では、ＣＰＵ８１のデータ・バスへのインターフェースが切り替わる。

バス切り替え部がＲ／Ｗ信号を受けて、インターフェースの切り替えを行なう。リード時には、ＥＥＰＲＯＭ８４を直接ＣＰＵ８１のデータ・バスにインターフェースさせる。

一方、ライト時には、ライト・バッファをＣＰＵ８１のバスにインターフェースすると同時に、チャージポンプの立ち上げを行ない、ＥＥＰＲＯＭ８４のメモリ・セル自体に書き込むための電源系を用意する。この場合、ＣＰＵ８１から直接データを書き込むのはライト・バッファになる。ライト・バッファに書き込みが完了した後、ライト・バッファはＥＥＰＲＯＭ８４のメモリ・セルに接続され、ＥＥＰＲＯＭメモリ・セル自体への書き込みが行なわれる。また、ＲＢ信号がＣＰＵ８１側に渡されており、この信号によりＣＰＵ８１はメモリへの書き込みが完了を知ることができる構成になっています。

ＥＥＰＲＯＭ８４を構成する各バンクは図６と同様な構成を備えており、それぞれ独立して動作できるようになっている。ＣＰＵ８１からはすべてのバンクに対し同時に書き込みを行なうことができる。図７には、ＥＥＰＲＯＭ８４への消去書き込み動作（ＥＦ）を所定のデータ単位で順番に行なう通常の書き込み動作を示している。また、図８には、ＥＥＰＲＯＭ８４への消去書き込み動作（ＥＦ）をすべてのバンクで同時に行なう書き込み動作を示している。図７と図８の比較からも判るように、すべてのバンクを同時に書き込むことで、リーダ／ライタからのメモリ・アクセス動作を高速化することができる。

しかしながら、非接触ＩＣカード・システムは、リーダ／ライタより供される限定されたエネルギにて動作しているため、ＥＥＰＲＯＭ８４に対し無造作に同時書き込みを行なうことは通信性能の犠牲に繋がる。

そこで、本実施形態では、電源エネルギの余裕度により実際に同時書き込みを行なうかが制御される仕組みを採用している。ＥＥＰＲＯＭ８４にデータの書き込みを行なう際、Ｉ／Ｏ部８８は、エネルギ監視部からの受信エネルギの通知を基に、エネルギが十分であると判断されると、ＥＥＰＲＯＭ８４に対し並列処理制御すなわちすべてのバンクへの同時書き込みを指示する。このように、受信エネルギが十分なときのみすべてのバンクへの同時に書く込むことを行なうことにより、通信距離に影響を与えずに高速なメモリ書き込みを行なうことができる。

さらに、本実施形態では、ＥＥＰＲＯＭ８４は、各バンクで消去動作と書き込み動作がパイプライン上に動作できるように構成されている。

図９には、ＥＥＰＲＯＭ８４における消去書き込み動作をすべてのバンクで同時に行なうとともに、各バンクにおいて消去動作（Ｅ）と書き込み動作（Ｆ）をパイプライン上で処理する動作を示している。同図からも判るように、消去動作と書き込み動作をパイプライン上で動作することにより、バンク毎のデータ書き込みを約１／２の時間で行なうことができる。

図１０には、消去動作と書き込み動作をパイプライン上で動作することができるＥＥＰＲＯＭ８４の内部構成を示している。図示のＥＥＲＰＯＭ８４の特徴は、ページ毎に消去モードであることを記憶するレジスタ（Ｅ−Ｈｏｌｄ）を配設しており、このレジスタに消去モードであることを記憶することによりアドレス・バスやデータ・バスを開放し、外部機器との間で書き込みに必要なやり取りが行なうことができるようになっている。

図１１には、Ｅ−Ｈｏｌｄレジスタを利用した書き込み動作シーケンスを従来の書き込み動作シーケンスと比較している。従来の書き込み動作シーケンスでは、ページ毎の消去動作と書き込み動作が逐次的に繰り返されている。これに対し、Ｅ−Ｈｏｌｄレジスタを利用した動作では、Ｅ−Ｈｏｌｄレジスタに消去モードであることを記憶してバスを解放するので、次ページへの書き込み動作を開始することができる。

図１２には、ＥＥＰＲＯＭ８４内のメモリ空間のアドレッシングとファイル・システムのマッピング方法を図解している。このようなファイル構造をとることにより、非接触ＩＣカード・システムが必要とする電源瞬断時に書き込むデータの整合性を保つために必要なブロークン・トランザクションのアルゴリズムを非常に高速に動作させることが可能である。

Ｄ．暗号処理部の動作：
暗号処理部（Ｅｎｃ／Ｄｅｃｒｙｐｔ）は、リーダ／ライタとの間で送受信されるデータ系列の暗号処理を行なう。データ系列の暗号処理ではＣＢＣモードが良く使われるが、その際、暗号文の信憑性を確認するチェック・データを作るために、ＣＢＣモードで使われた鍵を変換した鍵により暗号演算を行なう。

通常、ＣＢＣモードでの暗号化と、チェック・データを作成するために行う暗号演算はシーケンシャルな方法が取られるが、その分だけ演算時間が掛かる。

このような暗号処理の高速化の手法として、両者の暗号化処理を同時に行なうことが考えられる。しかしながら、処理の並列化により消費電力が増大するので、電磁波か電力供給を受けている非接触ＩＣカードの場合、通信距離への影響が生じる。

そこで、本実施形態では、暗号処理の高速化のため、受信電力が十分である場合にのみこれらの処理を並列化する。

図１３には、このような暗号処理の並列化を実現するための暗号処理部のハードウェア構成例を示している。

図示のＥｎｃ／Ｄｅｃｒｙｐｔモジュールは、鍵と平文の入力部分がＣＰＵ８１のメモリ空間にマップされているので、暗号演算に使われる鍵とデータを該当するＣＰＵのメモリ空間に用意して、その上でコントロール・レジスタにより起動を掛けると、暗号演算が開始される。

このＥｃｎ／ＤｅｃｒｙｐｔモジュールはＣＰＵ８１が起動を掛けた後は、独立に暗号演算が可能である。したがって、Ｅｎｃ／Ｄｅｃｒｙｐｔモジュールを複数用意することにより同時に並列動作させることができる。

その際、受信信号の電力余裕度をモニタして、十分な電力がある場合にのみ並列に暗号演算を行なうようにすれば、通信距離への影響を受けずに処理時間を短縮することが可能である。

以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。

本明細書では、ＩＣカードに内蔵された不揮発性メモリに対するデータの消去書き込み動作を例にとって本発明の実施形態について説明したが、本発明の要旨はこれに限定されるものではない。すなわち、このような不揮発メモリに対する消去書き込み動作時におけるトランザクション・スピードと通信距離（若しくは受信電力）の問題は、ＩＣカードのような非接触通信装置に限るものではない。電池の電源が少なくなったときにも同様な制御を行なうことが可能である。

要するに、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、特許請求の範囲を参酌すべきである。

図１は、本発明を適用可能な非接触ＩＣカード通信システムの構成を模式的に示した図である。 図２は、図１に示したカード・リーダ／ライタ１の構成例を示した図である。 図３は、図１に示したＩＣカード２の構成例を示した図である。 図４は、アナログ部回路６０の内部構成を示した図である。 図５は、論理部回路８０の内部構成を示した図である。 図６は、ＥＥＰＲＯＭの内部構成を示した図である。 図７は、ＥＥＰＲＯＭへの消去書き込み動作（ＥＦ）を所定のデータ単位で順番に行なう通常の書き込み動作シーケンスを示した図である。 図８は、ＥＥＰＲＯＭへの消去書き込み動作（ＥＦ）をすべてのバンクで同時に行なう書き込み動作シーケンスを示した図である。 図９は、ＥＥＰＲＯＭにおける消去書き込み動作をすべてのバンクで同時に行なうとともに、各バンクにおいて消去動作（Ｅ）と書き込み動作（Ｆ）をパイプライン上で処理する動作シーケンスを示した図である。 図１０は、消去動作と書き込み動作をパイプライン上で動作することができるＥＥＰＲＯＭの内部構成を示した図である。 図１１は、Ｅ−Ｈｏｌｄレジスタを利用した書き込み動作シーケンスを従来の書き込み動作シーケンスと比較した図である。 図１２は、ＥＥＰＲＯＭ内のメモリ空間のアドレッシングとファイル・システムのマッピング方法を示した図である。 図１３は、暗号処理の並列化を実現するための暗号処理部のハードウェア構成例を示した図である。 図１４は、非接触ＩＣカード・システムにおける、ＩＣカードとリーダ／ライタとの通信距離とＩＣカードにおける受信電圧の関係を示した図である。

符号の説明

１…カード・リーダ／ライタ
２…ＩＣカード
３…コントローラ
２１…ＩＣチップ・モジュール
２２…フラッシュ・メモリ
２３…変調回路
２５…復調回路
２６…発振器
２７…アンテナ
３１…ＤＰＵ
３２…ＳＰＵ
３３…ＳＣＣ
３４…メモリ部
４１…ＲＯＭ部
４２…ＲＡＭ部
５１…ＩＣチップ・モジュール
５２…コンデンサ
５３…ループ・アンテナ
６０…アナログ部回路
６１…整流器
６２…エネルギ監視部
６３…過電流保護回路
６４…電源電圧制御部
６５…参照電圧生成部
６６…クロック検出部
６７…復調部
６８…変調部
８０…論理部回路
８１…ＣＰＵ
８２…ＲＯＭ
８３…ＲＡＭ
８４…ＥＥＰＲＯＭ
８５…ＳＰＵ
８６…暗号処理部
８７…ＣＲＣ論理部
８８…Ｉ／Ｏ部
８９…クロックギア

Claims (17)

1. メモリを備え、受信信号から得られる電力により駆動するとともに受信信号に基づいてメモリへのアクセス動作を行なう情報処理装置であって、
   受信信号を受信処理するとともに受信信号から駆動電力を取り出す受信処理部と、
   受信信号の電力レベルを監視する受信電力監視部と、
   受信データに従って前記メモリへアクセスするメモリ・アクセス処理部と、
   受信信号の電力レベルに応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理動作を制御する動作制御部と、
   を具備することを特徴とする情報処理装置。
2. 前記メモリは、同時に書き込み可能な複数バンクで構成され、
   前記動作制御部は、受信信号により十分な駆動電力が得られた場合のみ、複数バンクへの同時書き込み動作を行なわせる、
   ことを特徴とする請求項１に記載の情報処理装置。
3. 前記メモリは、消去後に書き込みが可能となり、
   前記動作制御部は消去動作と書き込み動作をパイプライン上で動作する、
   ことを特徴とする請求項１に記載の情報処理装置。
4. 前記メモリは、ページ毎に消去モードであることを記憶するレジスタを備え、
   前記動作制御部は、該レジスタに消去モードであることを記憶することによりアドレス・バスやデータ・バスを開放する、
   ことを特徴とする請求項１に記載の情報処理装置。
5. データ系列の暗号処理を行なう暗号処理部をさらに備えており、
   前記暗号処理部は、データ系列の暗号化と、暗号文の信憑性を確認するチェック・データの生成を並列して行なう、
   ことを特徴とする請求項１に記載の情報処理装置。
6. 暗号演算に使われる鍵とデータからなる暗号処理モジュールが複数用意されており、
   前記動作制御手段は暗号演算を並列して動作させる、
   ことを特徴とする請求項５に記載の情報処理装置。
7. 前記動作制御部は、受信信号により十分な駆動電力が得られた場合のみ、前記暗号処理部における並列動作を行なわせる、
   ことを特徴とする請求項５に記載の情報処理装置。
8. 受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なう情報処理方法であって、
   受信信号を受信処理する受信処理ステップと、
   受信信号の電力レベルを監視する受信電力監視ステップと、
   受信データに従って前記メモリへアクセスするメモリ・アクセス処理ステップと、
   受信信号の電力レベルに応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理動作を制御する動作制御ステップと、
   を具備することを特徴とする情報処理方法。
9. 前記メモリは、同時に書き込み可能な複数バンクで構成され、
   前記動作制御ステップでは、受信信号により十分な駆動電力が得られた場合のみ、複数バンクへの同時書き込み動作を行なわせる、
   ことを特徴とする請求項８に記載の情報処理方法。
10. 前記メモリは、消去後に書き込みが可能となり、
    前記動作制御ステップでは消去動作と書き込み動作をパイプライン上で動作する、
    ことを特徴とする請求項８に記載の情報処理方法。
11. 前記メモリは、ページ毎に消去モードであることを記憶するレジスタを備え、
    前記動作制御ステップでは、該レジスタに消去モードであることを記憶することによりアドレス・バスやデータ・バスを開放する、
    ことを特徴とする請求項８に記載の情報処理方法。
12. データ系列の暗号処理を行なう暗号処理ステップをさらに備えており、
    前記暗号処理ステップでは、データ系列の暗号化と、暗号文の信憑性を確認するチェック・データの生成を並列して行なう、
    ことを特徴とする請求項８に記載の情報処理方法。
13. 暗号演算に使われる鍵とデータからなる暗号処理モジュールが複数用意されており、
    前記動作制御ステップでは暗号演算を並列して動作させる、
    ことを特徴とする請求項１２に記載の情報処理方法。
14. 前記動作制御ステップでは、受信信号により十分な駆動電力が得られた場合のみ、前記暗号処理の並列動作を行なわせる、
    ことを特徴とする請求項１２に記載の情報処理方法。
15. 消去後にデータ書き込みが可能となる複数のバンクで構成されるメモリ装置であって、
    各バンクの消去及び書き込み動作を独立して動作させる第１の手段と、
    バンク内での消去動作と書き込み動作をパイプライン上に動作させる第２の手段と、
    を具備することを特徴とするメモリ装置。
16. バンク内のページ毎に消去モードであるかどうかを記憶する消去動作保留記憶手段を備え、
    前記第２の手段は、ページ毎の消去及び書き込み動作時において、該当するページの消去動作保留記憶手段に消去モードであることを記憶して、メモリへのアクセス用のバスを解放する、
    ことを特徴とする請求項１５に記載のメモリ装置。
17. 受信信号から得られる電力により駆動して受信信号に基づいてメモリへのアクセス動作を行なうための処理をコンピュータ・システム上で実行するようにコンピュータ可読形式で記述されたコンピュータ・プログラムであって、
    受信信号を受信処理する受信処理ステップと、
    受信信号の電力レベルを監視する受信電力監視ステップと、
    受信データに従って前記メモリへアクセスするメモリ・アクセス処理ステップと、
    受信信号の電力レベルに応じて前記メモリへのアクセス動作又は前記メモリ上のデータ処理動作を制御する動作制御ステップと、
    を具備することを特徴とするコンピュータ・プログラム。

Images