KR100474988B1 - 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 - Google Patents

노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 Download PDF

Info

Publication number
KR100474988B1
KR100474988B1 KR1019970032893A KR19970032893A KR100474988B1 KR 100474988 B1 KR100474988 B1 KR 100474988B1 KR 1019970032893 A KR1019970032893 A KR 1019970032893A KR 19970032893 A KR19970032893 A KR 19970032893A KR 100474988 B1 KR100474988 B1 KR 100474988B1
Authority
KR
South Korea
Prior art keywords
signal
response
oscillation frequency
current
phase
Prior art date
Application number
KR1019970032893A
Other languages
English (en)
Other versions
KR19990010195A (ko
Inventor
심태현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970032893A priority Critical patent/KR100474988B1/ko
Publication of KR19990010195A publication Critical patent/KR19990010195A/ko
Application granted granted Critical
Publication of KR100474988B1 publication Critical patent/KR100474988B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G11B20/1025—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used the PLL being discrete time or digital PLL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈 제거 방법이 개시된다. 본 발명에 따른 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프는, 이.에프.엠 신호와 분주된 발진 주파수 신호의 위상차를 비교하고, 위상차에 상응하는 업 신호 또는 다운 신호를 출력하는 위상 비교 수단, 업 신호 및 다운 신호에 응답하여 전류를 공급 또는 싱킹하거나, 제어 신호에 응답하여 업 신호 및 다운 신호를 반전하고, 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹 또는 공급하는 전하 펌프, 전하 펌프의 출력을 필터링하여 직류 신호로서 출력하는 저역 통과 필터,직류 신호에 응답하여 발진하는 주파수를 갖는 발진 주파수 신호를 생성하는 전압 제어 발진 수단, 발진 주파수 신호를 소정률로 분주하고, 분주된 발진 주파수 신호를 위상 비교 수단으로 출력하는 분주 수단, 및 이.에프.엠 신호에 저주파 노이즈 성분이 존재하는지를 검출하고, 검출된 결과에 응답하여 전하 펌프를 제어하기 위한 제어 신호를 출력하는 저주파 검출 수단을 포함하는 것을 특징으로 한다.

Description

노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈 제거 방법
본 발명은 이.에프.엠 신호(EFM)를 이용하는 콤팩트 디스크 플레이어 (Compact Disc Player:CDP) 및 디지탈 비디오 디스크 시스템의 디지탈 위상 동기 루프에 관한 것이며, 특히 저주파 검출 회로를 추가하여 저주파 성분의 노이즈를 제거할 수 있는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈 제거 방법에 관한 것이다.
도 1은 종래의 CDP시스템의 비트 클럭(bit clock) 복구용 디지탈 위상 동기 루프(Phase Locked Loop:PLL)를 설명하기 위한 개략적인 블럭도로서, 위상 비교기(10), 전하 펌프(12), 저역 통과 필터(14), 전압 제어 발진기(18), 분주기(16)로 구성된다.
도 1에 도시된 위상 비교기(10)는 디스크(DISC)에 저장된 데이타가 광 검출부 및 고주파 증폭기를 거친 후에 애시메트리(assymetry) 회로에 의해서 CMOS 레벨로 변환된 EFM(Eight to Fourteen Modulation)신호를 기준 입력 신호로 이용한다. 또한, 전압 제어 발진기(Voltage Controlled Oscillator:VCO)(18)의 출력 신호를 분주기(16)에서 1/N로 분주한 신호를 비교 신호로 이용하며, 두 신호의 위상차가 루프 필터인 저역 통과 필터(14)로 입력된다. 저역 통과 필터(14)는 전하 펌프(12)로부터 출력된 신호의 고주파 성분을 차단하고, 필터링된 직류 신호를 출력한다. VCO(18)는 저역 통과 필터(14)의 출력인 직류 신호에 상응하는 발진 주파수 신호를 출력하고, 발진 주파수 신호는 분주기(16)에서 소정율로 분주된다.
일반적으로, 위상 비교기(10)로 입력되는 분주된 발진 주파수 신호(PLCK)의 주기를 T라고 하면, 정상적인 EFM신호는 3T~11T의 주기로 입력된다. CDP 시스템의 1배속 재생시에 PLL이 로크 상태에 있으면, 분주된 발진 주파수 신호(PLCK)는 4.3218MHz의 주파수를 갖게 되고, EFM 신호는 393KHz~1.44MHz의 주파수로 입력된다. 즉, EFM신호가 정상적이라면, 상술한 바와 같이 393KHz~1.44MHz의 주파수로 입력되지만, 만일 디스크에 흠집, 지문등에 의해서 저주파 성분의 노이즈가 입력되거나 이상 신호가 발생하여 위상 비교기(10)의 기준 입력 신호로 이용된다면 PLL시스템이 불안해지거나 EFM복조가 원하는대로 이루어지지 않을 수 있다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, EFM신호에 섞여서 입력되는 저주파 노이즈 성분을 검출하고, 검출된 노이즈 성분으로 인한 에러 양을 보상할 수 있는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 디지탈 위상 동기 루프에서 수행되는 노이즈 제거 방법을 제공하는데 있다.
상기 과제를 이루기 위해, 본 발명에 따른 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프는, 이.에프.엠 신호와 분주된 발진 주파수 신호의 위상차를 비교하고, 위상차에 상응하는 업 신호 또는 다운 신호를 출력하는 위상 비교 수단, 업 신호 및 다운 신호에 응답하여 전류를 공급 또는 싱킹하거나, 제어 신호에 응답하여 업 신호 및 다운 신호를 반전하고, 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹 또는 공급하는 전하 펌프, 전하 펌프의 출력을 필터링하여 직류 신호로서 출력하는 저역 통과 필터,직류 신호에 응답하여 발진하는 주파수를 갖는 발진 주파수 신호를 생성하는 전압 제어 발진 수단, 발진 주파수 신호를 소정률로 분주하고, 분주된 발진 주파수 신호를 위상 비교 수단으로 출력하는 분주 수단, 및 이.에프.엠 신호에 저주파 노이즈 성분이 존재하는지를 검출하고, 검출된 결과에 응답하여 전하 펌프를 제어하기 위한 제어 신호를 출력하는 저주파 검출 수단으로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 본 발명에 따른 노이즈 제거 방법은, 이.에프.엠 신호와 분주된 발진 주파수 신호의 위상차를 비교하는 위상 비교기, 상기 위상차에 상응하는 직류 전압을 생성하는 저역 통과 필터, 상기 직류 전압에 상응하는 발진 주파수 신호를 생성하는 전압 제어 발진기, 상기 발진 주파수 신호를 분주하고, 분주된 발진 주파수 신호를 상기 위상 비교기로 출력하는 분주기를 구비하는 디지탈 위상 동기 루프의 노이즈 제거 방법에 있어서, 이.에프.엠 신호 및 분주된 발진 주파수 신호의 위상차에 상응하는 업 신호 및 다운 신호를 생성하는 단계, 이.에프.엠 신호에 저주파 노이즈가 존재하는가를 판단하는 단계, 이.에프.엠 신호에 저주파 노이즈가 존재하지 않으면, 업 신호 및 다운 신호에 응답하여 로킹되거나, 전류를 공급 또는 싱킹하는 단계, 이.에프.엠 신호에 저주파 노이즈가 존재하면, 업 신호 및 다운 신호의 위상을 반전하는 단계, 및 위상 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹하거나 공급하는 단계로 구성되는 것이 바람직하다.
이하, 본 발명에 따른 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프에 관하여 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 2는 본 발명에 따른 노이즈 제거 기능을 갖는 디지탈 PLL을 설명하기 위한 개략적인 블럭도로서, 위상 비교기(20), 전하 펌프(22), 저역 통과 필터(24), 저주파 검출부(29), VCO(26), 분주기(28)로 이루어진다.
위상 비교기(20)는 EFM신호를 기준 입력 신호로 이용하고, 분주된 VCO발진 주파수 신호(PLCK)를 비교 신호로 이용하여 두 신호의 위상 차에 상응하는 출력 즉, 업 신호(UP) 또는 다운 신호(DOWN)를 출력한다. 전하 펌프(22)는 위상 비교기(20)의 업 신호(UP) 또는 다운 신호(DOWN)에 응답하여 저역 통과 필터(14)로 위상차에 상응하는 전류를 공급하거나 저역 통과 필터(14)로부터 위상차에 상응하는 전류를 싱킹한다. 저역 통과 필터(14)는 전하 펌프(22)의 출력을 입력하여 고주파 성분을 제거하고, 저역 성분만을 필터링하여 위상 비교기(20)에서 검출된 위상차에 상응하는 일정한 직류 전압을 생성한다. VC0(26)는 이 직류 전압에 상응하는 발진 주파수 신호를 생성하고, 생성된 발진 주파수 신호는 분주기(28)에서 소정율로 분주되어 위상 비교기(20)에 입력된다. 저주파 검출부(29)는 EFM 신호와 분주된 발진 주파수 신호(PLCK)를 입력하여 EFM신호에 저주파 노이즈 성분이 존재하는가를 검출하고, 만약 저주파 성분이 존재하면 전하 펌프(22)를 제어하는 제어 신호를 생성하여 PLL이 안정되게 동작할 수 있도록 한다.
도 3은 도 2에 도시된 저주파 검출부(29)를 설명하기 위한 회로도로서, D플립플롭(32)과 배타적 노아 게이트(34)로 이루어진 리셋 신호 생성부(38) 및 업/다운 카운터(36)로 이루어진다.
리셋 신호 생성부(38)의 D플립플롭(32)은 분주된 발진 주파수 신호(PLCK)를 클럭 입력하고, EFM신호를 데이타 입력 단자(D)로 입력하여 정출력(Q)을 생성한다. 배타적 노아 게이트(34)는 EFM신호와 정출력(Q)을 배타적 반전 논리합하여 업/다운 카운터(36)의 리셋 신호(RB)로서 출력한다. 업/다운 카운터(36)는 리셋 신호(RB)에 응답하여 분주된 발진 주파수 신호(PLCK)를 카운팅하며, 카운팅된 결과로서 도 2에 도시된 전하 펌프(22)를 제어하기 위한 제어 신호 즉, 업 또는 다운 신호의 위상을 반전시키는 시작 신호(START) 및 전하 펌프(22)의 전류 공급 및 싱킹을 중지시키는 중지 신호(END)를 출력한다. 또한, 업/다운 카운터(36)는 최대값 M까지 카운팅 하도록 설계되며, 분주된 발진 주파수 신호(PLCK)의 주기를 T라 할 때, 정상적인 EFM신호는 3T~11T의 주기를 가지므로 최대값 M은 11T 이상의 값으로 설정된다. 도 4는 도 2에 도시된 전하 펌프(22)를 설명하기 위한 회로도로서, 제1인버터(430), 제1멀티플렉서(410), 제2인버터(460), 제2멀티플렉서(420), 선택 신호 생성부(440), 오아 게이트(470), 제3인버터(480), 제1앤드 게이트(485),전류 공급부(475), 전류 싱크부(487)로 이루어지며, 여기에서 제어 신호 생성부(440)는 제4인버터(442), 낸드 게이트(444), 제2앤드 게이트(446)로 구성되고, 전류 공급부(475)는 PMOS 트랜지스터로 구현되고, 전류 싱크부(487)는 NMOS트랜지스터로 구현된다.
도 4에 도시된 제1멀티플렉서(410)는 선택 신호(S)에 응답하여 원래의 업 신호(UP) 또는 제1인버터(430)에서 반전된 업 신호()를 선택적으로 출력한다. 선택 신호 생성부(440)는 위상 비교기(20)의 업 신호(UP), 다운 신호(DOWN) 및 업/다운 카운터(36)의 시작 신호(START)를 논리 조합하여 선택 신호(S)를 생성한다. 즉, 제4인버터(442)에서 반전된 다운 신호()와 업 신호(UP)를 낸드 게이트(444)에서 반전 논리곱하고, 그 결과를 다시 제2앤드 게이트(446)에서 논리곱하여 멀티플렉서들(410 및 420)의 입력을 선택하는 선택 신호(S)로 이용한다. 또한, 제2멀티플렉서(410)는 선택 신호(S)에 응답하여 다운 신호(DOWN) 또는 제4인버터(460)에서 반전된 다운 신호()를 선택적으로 출력한다.
제1멀티플렉서(410)의 출력은 업/다운 카운터(36)로부터 출력된 중지 신호(END)와 오아 게이트(470)에서 논리합된다. 제2멀티플렉서(420)의 출력은, 제3인버터(480)를 통하여 반전된 중지 신호(END)와 제1앤드 게이트(485)에서 논리곱된다. 전류 공급부(475)의 PMOS트랜지스터는 오아 게이트(470)의 출력과 연결된 게이트와, 기준 전원(GND)과 출력 단자 사이에 연결된 소스 및 드레인을 가지며, 오아 게이트(470)의 출력이 로우 레벨일 때 턴온된다. 전류 싱크부(487)의 NMOS트랜지스터는 제1앤드 게이트(485)의 출력과 연결된 게이트와, 출력 단자와 기준 전원(GND)사이에 연결된 드레인 및 소스를 가지며, 제1앤드 게이트(485)의 출력이 하이 레벨일 때 턴온된다.
도 5(a)~5(c)는 EFM신호가 정상적으로 입력되는 경우의 전하 펌프(22)의 각 부분의 신호를 도시한 파형도로서, 5(a)는 업 신호(UP)를 나타낸 것이고, 5(b)는 다운 신호(DOWN)를 나타낸 것이고, 5(c)는 전하 펌프(22)의 출력을 나타낸 것이다.
도 6(a)~6(g)는 EFM신호가 비정상적으로 입력되는 제1경우의 전하 펌프(22) 의 각 부분의 신호를 나타내는 데이타 파형도로서, 도 6(a)는 업 신호(UP)를 나타낸 것이고, 6(b)는 다운 신호(DOWN)신호를 나타낸 것이고, 6(c)는 시작 신호(START)를 나타낸 것으로서, 로우 레벨인 경우와 하이 레벨인 경우에는 같은 펄스폭M 즉, 최대 카운팅 값을 갖는다. 또한, 도 6(d)는 중지 신호(END)를 나타낸 것이고, 6(e)는 제1멀티플렉서(410)의 출력을 나타낸 것이고, 6(f)는 제2멀티플렉서(420)의 출력을 나타낸 것이고, 6(g)는 전하 펌프(22)의 출력을 나타낸 것으로서 하이 레벨인 경우와 로우 레벨인 경우에 같은 펄스 폭M을 갖는다. 도 7(a)~7(g)는 EFM신호가 비정상적으로 입력되는 제2경우의 전하 펌프(22)의 각 부분의 신호를 나타내는 파형도로서, 7(a)~7(g)에 도시된 각 신호들은 도 6(a)~6(g)에 도시된 신호와 같다. 또한, 도 7(c)및 7(g)에 각각 도시된 시작 신호(START)및 전하 펌프(22)의 출력에서 하이 레벨인 경우와 로우 레벨인 경우에는 같은 펄스폭 M을 갖는다.
도 8은 본 발명에 따른 노이즈 제거 기능을 갖는 디지탈 PLL의 위상 동기 방법을 설명하기 위한 플로우차트로서, EFM신호와 분주된 발진 주파수 신호(PLCK)의 위상을 비교하고, 위상차에 상응하는 업 신호 및 다운 신호를 생성하는 단계(제810단계), EFM신호에 저주파 노이즈 성분이 존재하는가를 판단하여 저주파 노이즈 성분이 존재하면 업 신호 및 다운 신호의 위상을 반전하고, 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹 또는 공급하는 단계(제812~816단계), EFM신호에 저주파 노이즈 성분이 존재하지 않으면 업 신호 및 다운 신호에 응답하여 로킹되거나 전류를 공급 또는 싱킹하는 단계(제818단계) 로 이루어진다.
도 9는 도 8에 도시된 노이즈 제거 방법의 노이즈 판별 단계를 설명하기 위한 플로투차트로서, EFM신호가 전이되었는지 판별하고, 전이되었으면 분주된 발진 주파수 신호를 카운팅하는 단계(제910~912단계), 카운팅 값이 최대값 M을 초과하였는지 판단하고, 초과하였으면 노이즈가 존재하는 것으로 판단하는 단계 (제914~916단계) 및 카운팅 값이 M을 초과하지 않았으면, 노이즈가 존재하지 않는 것으로 판단하는 단계(제918단계)로 이루어진다.
본 발명에 따른 노이즈 제거 기능을 갖는 PLL의 동작 및 위상 동기 방법에 관하여 노이즈가 존재하는 경우와 노이즈가 존재하지 않는 경우로 나누어 상세히 설명한다.
PLL의 분주된 발진 주파수 신호(PLCK)의 주기를 T라고 할 때, PLL의 기준 입력 신호로 이용하는 EFM신호는 상술한 바와 같이 3T~11T의 주기로 입력된다. EFM신호와 분주된 발진 주파수 신호(PLCK)는 위상 비교기(20)로 입력되어 위상 비교되고, 비교된 결과에 상응하는 업 신호(UP)와 다운 신호(DOWN)를 생성한다(제810단계). 또한, 저주파 검출부(29)는 EFM신호와 분주된 발진 주파수 신호(PLCK)를 입력하고, EFM신호를 카운팅함으로써 저주파 노이즈가 존재하는지를 판별한다(제812단계). 즉, 저주파 검출부(29)의 리셋 신호 생성부(38)에서는 EFM 신호가 전이되었는지를 판단하고(제910단계), EFM신호가 전이되는 부분에서 분주된 발진 주파수 신호(PLCK)의 한 주기 만큼 로우 레벨의 리셋 신호(RB)를 생성한다. 이 로우 레벨의 리셋 신호(RB)는 업/다운 카운터(36)를 리셋시키고, 업/다운 카운터(36)는 리셋 신호(RB)가 하이 레벨이 되면, 카운팅을 시작한다(제912단계). 우선, EFM신호가 분주된 발진 주파수 신호(PLCK)의 3T~11T의 주기를 가지고 정상적인 경우로 입력된다면, 저주파 검출부(29)의 업/다운 카운터(36)는 EFM신호가 전이되는 시점에서 카운팅을 시작한다(제912단계). 이 때 카운팅된 횟수가 최대값 M을 초과하였는지 판단하고(제914단계), 정상적인 경우에는 M을 초과하지 않으므로 노이즈가 섞이지 않은 것으로 판단한다(제916단계). 또한, 시작 신호(START)와 중지 신호(END)는 항상 로우 레벨을 유지한다. 따라서, 위상 비교기(20)의 출력인 도 5(a)에 도시된 업 신호(UP)와 도 5(b)에 도시된 다운 신호(DOWN)가 전하 펌프(22)에 입력되면, 전하 펌프(22)의 선택 신호 생성부(440)는 로우 레벨의 선택 신호(S)를 생성하게 되고, 선택 신호(S)에 응답하여 제1멀티플렉서(410) 및 제2멀티플렉서(420)는 입력된 업 신호(UP) 또는 다운 신호(DOWN)의 위상과 같은 신호들을 출력한다. 즉, 위상 비교기(20)의 업 신호(UP)가 하이 레벨이고, 다운 신호(DOWN)가 로우 레벨인 경우, 시작 신호(START)와 중지 신호(END)는 로우 레벨을 유지하므로 전하 펌프(22)의 멀티플렉서들(410 또는 420)은 로우 레벨의 선택 신호(S)에 응답하여 각각 원래의 업 신호(UP) 및 다운 신호(DOWN)와 같은 신호를 출력한다. 하이 레벨의 제1멀티플렉서(410)의 출력은 전하 펌프(22)의 오아 게이트(470)에서 로우 레벨의 중지 신호(END)와 논리합되어 하이 레벨의 신호를 출력하고, 이 신호는 전류 공급부(475)의 PMOS 트랜지스터의 게이트로 인가된다. 또한, 로우 레벨의 제2멀티플렉서(420)의 출력은 제3인버터(480)에서 반전된 중지 신호()와 함께 제1앤드 게이트(485)에서 논리곱되고, 논리곱된 로우 레벨의 출력은 전류 싱크부(487)의 nMOS트랜지스터의 게이트로 입력된다. 이 때 전류 공급부(475)와 전류 싱크부(487)는 구동되지 않으므로 도 5(c)에 도시된 전하 펌프(22)의 출력은 하이 임피던스 상태(52)가 되어 로킹된다 (제818단계). 또한, 도 5(a) 및 5(b)에 도시된 바와 같이, 위상 비교기(20)의 업 신호(UP)와 다운 신호(DOWN)가 모두 로우 레벨인 경우에, 전하 펌프(22)에서는 하이 레벨의 출력 신호(54)가 생성되어 저역 통과 필터(24)에 위상차 만큼의 전류를 공급한다. 또한, 위상 비교기(20)의 업 신호(UP)와 다운 신호(DOWN)가 모두 하이 레벨인 경우에, 전하 펌프(22)에서는 로우 레벨의 출력 신호(56)가 생성되어 저역 통과 필터(24)로부터 전류를 싱킹한다(제818단계).
한편, 콤팩트 디스크의 외부 노이즈 또는 스크래치에 의한 저주파 노이즈가 섞여서 입력되는 경우에, EFM 신호는 3T~11T 이상의 주기를 가지고 입력되며, 도 6 및 도 7에 도시된 제1경우와 제2경우로 나누어 설명한다.
우선, 위상 비교기(20)의 출력 즉, 도 6(a)에 도시된 업 신호(UP)와 도 6(b)에 도시된 다운 신호(DOWN)가 모두 로우 레벨인 제1경우에 관하여 설명한다.
저주파 검출부(29)의 업/다운 카운터(36)는 마찬가지로 EFM신호가 전이되어 로우 레벨의 리셋 신호(RB)가 하이 레벨이 되면, 카운팅을 시작한다(제912단계). 이 때 저주파 노이즈가 섞여 EFM신호가 3T~11T이상의 주기로 입력되면, 카운팅 값은 최대값 M을 넘게 된다. 즉, 업/다운 카운터(36)의 시작 신호(START)는 카운팅 값이 M을 초과하면(제914단계), 도 6(c)에 도시된 바와 같이 하이 레벨이 되고, 이 때 업/다운 카운터(36)는 다운 카운팅을 시작한다. 즉, 위상 비교기(20)의 출력인 로우 레벨의 업 신호(UP)와 하이 레벨의 다운 신호(DOWN)는 전하 펌프(22)로 입력되고, 전하 펌프(22)의 선택 신호 생성부(440)는 반전된 다운 신호()와 업 신호(UP) 및 하이 레벨의 시작 신호(START)를 논리 조합하여 하이 레벨의 선택 신호(S)를 생성한다. 따라서, 제1멀티플렉서(410)와 제2멀티플렉서(420)는 하이 레벨의 선택 신호(S)에 응답하여 반전된 업 신호()와 다운 신호()를 출력한다(제814단계). 즉, 도 6(e)에 도시된 제1멀티플렉서(410)의 출력 및 도 6(f)에 도시된 제2멀티플렉서(420)의 출력은 하이 레벨을 가지므로 로우 레벨의 중지 신호(END)와 논리 조합되고, 전하 펌프(22)는 도 6(g)에 도시된 로우 레벨의 출력 신호를 생성하고, 저역 통과 필터(24)로부터 전류를 싱킹한다(제816단계).
이 때 다운 카운팅이 완료되어 카운터 값이 0이 되면, 시작 신호(START)는 다운 카운팅한 M만큼 하이 레벨을 유지하다가 다시 로우가 되고 중지 신호(END)는 하이 레벨이 된다. 따라서, 제1멀티플렉서(410)의 출력은 로우 레벨이 되고, 제1앤드 게이트(485)에서 중지 신호(END)와 논리곱된다. 논리곱된 로우 레벨의 출력은 전류 싱크부(487)의 NMOS트랜지스터를 턴오프시킨다. 따라서, 전하 펌프(22)는 하이 임피던스 상태가 되고, 위상 동기 루프는 로킹된다. 결국, 초기에 업/다운 카운터(36)가 업 카운팅하는 동안에는 로우 레벨의 업 신호(UP)와 다운 신호(DOWN)에 의해 전하 펌프(22)에서 전류 공급이 발생되지만, 이것은 노이즈에 의한 에러 양이기 때문에 같은 M만큼 다운 카운팅되는 동안, 반전된 업 신호()와 반전된 다운 신호()에 의해 전류를 싱킹함으로써 보상할 수 있다. 여기에서, 업/다운 카운터(36)가 업 카운팅하는 시간과 다운 카운팅하는 시간은 동일하며, 따라서 에러가 발생한 만큼을 정확하게 보상할 수 있다.
한편, 도 7(a)에 도시된 업 신호(UP)와 7(b)에 도시된 다운 신호(DOWN) 신호가 모두 하이 레벨인 제2경우에 관하여 설명하면, 다음과 같다. 업/다운 카운터(36)가 카운팅을 시작하면, EFM 신호에 섞인 저주파 노이즈 성분에 의해 카운팅 값은 최대값 M을 초과하게 된다(제912단계). 따라서, 업/다운 카운터(36) 는 도 7(c)에 도시된 시작 신호(START)가 하이 레벨이 되면 다운 카운팅을 시작한다. 한편, 도 7(a)에 도시된 하이 레벨의 업 신호(UP)와 도 7(b)에 도시된 다운 신호(DOWN)는 전하 펌프(22)로 입력되고, 하이 레벨의 선택 신호(S)에 응답하여 반전된 업 신호()와 다운 신호()로서 출력된다(제814단계). 반전된 업 신호()와 다운 신호()는 도 7(e)와 7(f)에 도시된 바와 같이, 로우 레벨을 가지게 되고, 로우 레벨의 중지 신호(END)와 논리 조합되어 전류 공급부(475)의 PMOS트랜지스터를 턴온시킨다. 따라서, 전하 펌프(22)는 하이 레벨의 출력 신호를 생성하고, 저역 통과 필터(24)에 전류를 공급한다(제816단계). 이 때 업 카운팅한 M만큼의 다운 카운팅이 완료되어 카운터 값이 0이 되면 시작 신호(START)가 로우가 됨에 따라서 제1멀티플렉서(410)의 출력이 하이 레벨이 된다. 또한, 도 7(d)에 도시된 중지 신호(END)는 하이 레벨이 되고, 하이 레벨의 중지 신호(END)는 오아 게이트(470)에서 하이 레벨의 제1멀티플렉서(410)의 출력과 논리합된다. 따라서 전류 공급부(475)의 PMOS트랜지스터는 턴오프되므로 전하 펌프(22)는 하이 임피던스 상태가 되고, 위상 동기 루프는 로킹된다. 즉, 제1경우와 마찬가지로 초기에 M만큼 업 카운팅되는 동안 하이 레벨의 업 신호(UP)와 다운 신호(DOWN)에 의해 전하 펌프(22)에서는 전류 싱킹이 일어나지만, 다시 M만큼 다운 카운팅되는 동안 반전된 업 신호()와 다운 신호()에 의해 전류를 공급해줌으로써 노이즈에 의해 발생된 에러 양이 보상된다.
결국, 저주파 노이즈로 인한 오동작에서 발생된 에러 양에 대해서는 에러가 발생한 만큼의 전류를 공급하거나 싱킹해줌으로써 보상할 수 있다.
본 발명에 따르면, 디스크의 흠집 또는 지문 등에 의해 생성된 저주파 노이즈를 검출하는 것이 가능할 뿐만 아니라, 저주파 노이즈에 의해 발생하는 에러 양을 정확히 보상함으로써 PLL이 안정되게 동작할 수 있다는 효과가 있다.
도 1은 종래의 콤팩트 디스크 플레이어 시스템의 디지탈 위상 동기 루프를 설명하기 위한 개략적인 블럭도이다.
도 2는 본 발명에 따른 디지탈 위상 동기 루프를 설명하기 위한 개략적인 블럭도이다.
도 3은 도 2에 도시된 디지탈 위상 동기 루프의 저주파 검출부를 설명하기 위한 회로도이다.
도 4는 도 2에 도시된 디지탈 위상 동기 루프의 전하 펌프를 설명하기 위한 회로도이다.
도 5(a)~5(c)는 정상적인 신호가 입력되는 경우의 도 4에 도시된 전하 펌프의 동작을 설명하기 위한 파형도이다.
도 6(a)~6(g)는 비정상적인 신호가 입력되는 제1경우의 도 4에 도시된 전하 펌프의 동작을 설명하기 위한 파형도이다.
도 7(a)~7(g)는 비정상적인 신호가 입력되는 제2경우의 도 4에 도시된 전하 펌프의 동작을 설명하기 위한 파형도이다.
도 8은 도 2에 도시된 디지탈 위상 동기 루프에서 수행되는 노이즈 제거 방법을 설명하기 위한 플로우차트이다.
도 9는 도 8에 도시된 노이즈 제거 방법의 노이즈 판단 단계를 설명하기 위한 플로우차트이다.

Claims (8)

  1. 이.에프.엠 신호와 분주된 발진 주파수 신호의 위상차를 비교하고, 상기 위상차에 상응하는 업 신호 또는 다운 신호를 출력하는 위상 비교 수단;
    상기 업 신호 및 다운 신호에 응답하여 전류를 공급 또는 싱킹하거나, 제어 신호에 응답하여 상기 업 신호 및 다운 신호를 반전하고, 상기 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹 또는 공급하는 전하 펌프;
    상기 전하 펌프의 출력을 필터링하여 직류 신호로서 출력하는 저역 통과 필터;
    상기 직류 신호에 응답하여 발진하는 주파수를 갖는 발진 주파수 신호를 생성하는 전압 제어 발진 수단;
    상기 발진 주파수 신호를 소정률로 분주하고, 상기 분주된 발진 주파수 신호를 상기 위상 비교 수단으로 출력하는 분주 수단; 및
    상기 이.에프.엠 신호에 저주파 노이즈 성분이 존재하는지를 검출하고, 검출된 결과에 응답하여 상기 전하 펌프를 제어하기 위한 상기 제어 신호를 출력하는 저주파 검출 수단을 포함하는 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  2. 제1항에 있어서, 상기 저주파 검출 수단은,
    상기 이.에프.엠 신호의 레벨이 전이되는가를 검출하고, 상기 이.에프.엠 신호가 전이될 때마다 리셋 신호를 생성하는 리셋 신호 생성 수단; 및
    상기 리셋 신호에 응답하여 리셋되고, 상기 분주된 발진 주파수 신호를 업 카운팅 또는 다운 카운팅하고, 카운팅된 결과를 제어 신호로서 출력하는 업/다운 카운터를 포함하는 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  3. 제2항에 있어서, 상기 업/다운 카운터는 업 카운팅하는 시간과 다운 카운팅하는 시간이 동일한 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  4. 제1항에 있어서, 상기 제어 신호는 상기 전하 펌프의 전류 공급 및 싱킹을 중지시키는 중지 신호와 상기 업 또는 다운 신호의 위상을 반전시키는 시작 신호인 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  5. 제4항에 있어서, 상기 전하 펌프는,
    상기 업 신호, 다운 신호 및 상기 시작 신호를 논리 조합하고, 논리 조합된 결과를 선택 신호로서 출력하는 선택 신호 생성 수단;
    상기 선택 신호에 응답하여 상기 업 신호 또는 반전된 상기 업 신호를 선택적으로 출력하는 제1멀티플렉서;
    상기 선택 신호에 응답하여 상기 다운 신호 또는 반전된 상기 다운 신호를 선택적으로 출력하는 제2멀티플렉서;
    상기 제1멀티플렉서의 출력과 상기 중지 신호를 논리합하는 논리합 수단;
    반전된 상기 중지 신호와 상기 제2멀티플렉서의 출력을 논리곱하는 제1논리곱 수단;
    상기 논리합 수단의 출력에 응답하여 상기 위상차에 상응하는 전류를 공급하는 전류 공급 수단; 및
    상기 제1논리곱 수단의 출력에 응답하여 상기 위상차에 상응하는 전류를 싱킹하는 전류 싱크 수단을 포함하는 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  6. 제5항에 있어서, 상기 선택 신호 생성 수단은,
    상기 업 신호와 반전된 상기 다운 신호를 반전 논리곱하는 반전 논리곱 수단; 및
    상기 반전 논리곱 수단의 출력과 상기 시작 신호를 논리곱하여 상기 선택 신호로서 출력하는 제2논리곱 수단을 포함하는 것을 특징으로 하는 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프.
  7. 이.에프.엠 신호와 분주된 발진 주파수 신호의 위상차를 비교하는 위상 비교기, 상기 위상차에 상응하는 직류 전압을 생성하는 저역 통과 필터, 상기 직류 전압에 상응하는 발진 주파수 신호를 생성하는 전압 제어 발진기, 상기 발진 주파수 신호를 분주하고, 분주된 발진 주파수 신호를 상기 위상 비교기로 출력하는 분주기를 구비하는 디지탈 위상 동기 루프의 노이즈 제거 방법에 있어서,
    상기 이.에프.엠 신호 및 상기 분주된 발진 주파수 신호의 위상차에 상응하는 업 신호 및 다운 신호를 생성하는 단계;
    (a)상기 이.에프.엠 신호에 저주파 노이즈가 존재하는가를 판단하는 단계;
    (b)상기 이.에프.엠 신호에 저주파 노이즈가 존재하지 않으면, 상기 업 신호 및 다운 신호에 응답하여 로킹되거나, 전류를 공급 또는 싱킹하는 단계;
    (c)상기 이.에프.엠 신호에 저주파 노이즈가 존재하면, 상기 업 신호 및 다운 신호의 위상을 반전하는 단계; 및
    상기 위상 반전된 업 신호 및 다운 신호에 응답하여 전류를 싱킹하거나 공급하는 단계를 포함하는 것을 특징으로 하는 노이즈 제거 방법.
  8. 제7항에 있어서, 상기 (a)단계는,
    상기 이.에프.엠 신호의 레벨이 전이되었는가를 판단하는 단계;
    상기 이.에프.엠 신호의 레벨이 전이되었으면, 상기 분주된 발진 주파수 신호를 카운팅하는 단계;
    상기 카운팅 값이 최대값 M(>11T:T는 발진 주파수 신호의 주기임)을 초과 하였는지 판단하고, 최대값 M을 초과하지 않았으면 상기 저주파 노이즈가 존재하지 않는 상태로 판단하고, 상기 (b)단계를 진행하는 단계; 및
    상기 카운팅 값이 최대값 M을 초과하였으면, 상기 저주파 노이즈가 존재한다고 판단하고, 상기 (c)단계를 진행하는 단계를 포함하는 것을 특징으로 하는 노이즈 제거 방법.
KR1019970032893A 1997-07-15 1997-07-15 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 KR100474988B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970032893A KR100474988B1 (ko) 1997-07-15 1997-07-15 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970032893A KR100474988B1 (ko) 1997-07-15 1997-07-15 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법

Publications (2)

Publication Number Publication Date
KR19990010195A KR19990010195A (ko) 1999-02-05
KR100474988B1 true KR100474988B1 (ko) 2005-06-07

Family

ID=37302797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970032893A KR100474988B1 (ko) 1997-07-15 1997-07-15 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법

Country Status (1)

Country Link
KR (1) KR100474988B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574800B1 (ko) * 2004-11-30 2006-04-27 한국항공우주연구원 복수개의 가진기를 이용한 단일 가진 시스템

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用ｐｌｌ回路の保護装置
JPS61117764A (ja) * 1984-11-12 1986-06-05 Pioneer Electronic Corp 記録情報再生装置
JPH07326969A (ja) * 1994-06-02 1995-12-12 Oki Electric Ind Co Ltd Ｐｌｌ回路
JPH08237120A (ja) * 1994-12-05 1996-09-13 Motorola Inc 位相同期ループにおいて使用する周波数検出回路のための方法および装置
KR19980015467A (ko) * 1996-08-21 1998-05-25 김광호 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
KR19980043390A (ko) * 1996-12-03 1998-09-05 구자홍 디스크 재생기의 위상 동기 보상 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111423A (ja) * 1982-12-17 1984-06-27 Toshiba Corp 同期信号再生用ｐｌｌ回路の保護装置
JPS61117764A (ja) * 1984-11-12 1986-06-05 Pioneer Electronic Corp 記録情報再生装置
JPH07326969A (ja) * 1994-06-02 1995-12-12 Oki Electric Ind Co Ltd Ｐｌｌ回路
JPH08237120A (ja) * 1994-12-05 1996-09-13 Motorola Inc 位相同期ループにおいて使用する周波数検出回路のための方法および装置
KR19980015467A (ko) * 1996-08-21 1998-05-25 김광호 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
KR19980043390A (ko) * 1996-12-03 1998-09-05 구자홍 디스크 재생기의 위상 동기 보상 회로

Also Published As

Publication number Publication date
KR19990010195A (ko) 1999-02-05

Similar Documents

Publication Publication Date Title
KR100190032B1 (ko) Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프
JP3910986B2 (ja) 光ディスク装置
US6150889A (en) Circuit and method for minimizing recovery time
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
EP0952669B1 (en) Phase comparison circuit
US5828253A (en) Phase synchronization system which reduces power consumption and high frequency noise
US7250803B2 (en) PLL output clock stabilization circuit
US6757349B1 (en) PLL frequency synthesizer with lock detection circuit
KR100474988B1 (ko) 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법
US5293275A (en) Data recovery system for information recording media
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
JP2002230752A (ja) ウォブル欠陥検出装置及び方法
JP2616357B2 (ja) 位相ロックループ回路
US5589801A (en) Phase comparator circuit and phase synchronization circuit
JP2003324350A (ja) 画像形成装置
JPH1070457A (ja) Ｐｌｌ回路
JP2000349625A (ja) 位相比較器及び位相同期回路
JPH09200048A (ja) Ｐｌｌ周波数シンセサイザ
JPH11191270A (ja) Ｐｌｌ回路
WO2017206075A1 (zh) 一种时钟产生电路及产生时钟信号的方法
US5889418A (en) Frequency detector of phase locked loop
JP3165986B2 (ja) Ｐｌｌ回路
JP3367381B2 (ja) 位相ロックループ回路
KR0162463B1 (ko) 디지탈 위상 조정 장치
KR0176208B1 (ko) 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee