KR0176208B1 - 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치 - Google Patents

전압 제어 발진기의 프리 러닝 주파수 자동 조정장치 Download PDF

Info

Publication number
KR0176208B1
KR0176208B1 KR1019960044928A KR19960044928A KR0176208B1 KR 0176208 B1 KR0176208 B1 KR 0176208B1 KR 1019960044928 A KR1019960044928 A KR 1019960044928A KR 19960044928 A KR19960044928 A KR 19960044928A KR 0176208 B1 KR0176208 B1 KR 0176208B1
Authority
KR
South Korea
Prior art keywords
signal
output
controlled oscillator
oscillation frequency
clock
Prior art date
Application number
KR1019960044928A
Other languages
English (en)
Other versions
KR19980026490A (ko
Inventor
이재신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960044928A priority Critical patent/KR0176208B1/ko
Publication of KR19980026490A publication Critical patent/KR19980026490A/ko
Application granted granted Critical
Publication of KR0176208B1 publication Critical patent/KR0176208B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 따른 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치가 개시된다. 포커스 OK 신호에 따라 기준 전압과 저역통과필터의 출력을 선택하는 스위칭부;, 상기 스위칭부에서 선택된 기준 전압에 상응하는 주파수를 발진하는 전압 제어 발진기;, 리셋신호와, 래치신호 및 카운트 클럭을 발생시키는 타이밍 발생부;, 상기 리셋신호에 의해 상기 전압 제어 발진기로부터 출력되는 발진 주파수를 카운트하는 카운터;, 상기 래치신호에 의해 상기 카운트된 발진 주파수를 저장하는 저장부;, 상기 저장부에 저장된 발진 주파수와 소정의 기준 로우 및 하이 레벨을 각각 비교하여 이에 상응하는 업/다운 신호 및 윈도우 신호를 출력하는 비교부;, 상기 카운트 클럭과, 상기 비교부로부터 윈도우 신호와 상기 포커스 OK 신호를 수신하여 상기 윈도우 신호가 활성화되면 상기 카운트 클럭의 출력을 정지시키는 클럭스탑부;, 상기 비교부로부터 출력된 업/다운 신호에 의해 상기 카운트 클럭의 카운트 방향을 결정하여 카운트하는 업/다운 카운터; 및 상기 업/다운 카운터로부터 출력된 카운트 클럭에 상응하는 저항값으로 조정하여 상기 전압 제어 발진기의 발진 주파수를 조정하는 저항 조정부를 포함한다. 따라서, 본 발명은 발진 주파수를 카운트하고 카운트된 발진 주파수가 소정의 기준 레벨 안에 들어오도록 조정함으로써, 전압 제어 발진기의 발진 주파수를 자동 조정해 주는 효과를 갖는다.

Description

전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치.
본 발명은 주파수 조정장치에 관한 것으로서, 더욱 상세하게는 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치에 관한 것이다.
첨부한 도 1은 일반적인 위상 동기 루프회로(phase locked loop)를 나타낸 도면으로서, 위상 비교기(10), 루프필터(12) 및 전압 제어 발진기(VCO)(14)로 이루어진다. 여기서, 위상 비교기(10)는 두 입력 신호의 위상에 대응할 수 있는 전압을 발생시키며, 전압 제어 발진기(14)는 제어 전압에 의해서 발진 주파수가 변화하는 발진기로서, 그 출력이 위상 비교기(10)로 전달된다. 또한 루프필터(12)는 저역통과필터로서 위상 비교기(10)에서 발생되는 고주파 성분을 제거하는 작용뿐 만 아니라 위상 동기 루프회로의 동기 특성이나 응답 특성을 결정하는 중요한 요소이다.
이어서, 도 1에 도시된 장치의 개략적인 동작을 살펴보면 다음과 같다.
도1 에 도시된 바와 같이,와는 입력 신호 전압과 그 위상을,와는 전압 제어 발진기(14)의 출력 전압과 그 위상을,는 위상 비교기(10)의 출력 전압을,는 전압 제어 발진기의 제어 전압을, F(S)는 루프필터(12)의 전달 함수를 각각 나타낸다.
가 입력되면 위상 비교기(10)에서는의 위상 차에 대응하는를 발생한다.는 루프필터(12)에 의해 고주파 성분이 제거되고 저주파 성분만이 전압 제어 발진기(14)의 제어 전압()이 된다.는의 주파수 차가 작아지도록 전압 제어 발진기(14)를 제어한다.
이와 같이 구성된 종래의 위상 동기 루프회로는 전압 제어 발진기(14)의 프리 러닝 주파수가 공정산포로 인하여 항상 일정하지 않고 지정된 발진 주파수의 범위에서 벗어난다. 만약 프리 러닝 주파수가 지정된 범위에서 벗어나게 되면, 캡쳐 레인지가 좁은 경우, 위상 동기 루프회로는 캡쳐되지 않아 정상적인 동작을 수행할 수 없게 된다.
따라서, 이를 해결하기 위해 칩의 외부에 가변저항을 달아서 전압 제어 발진기의 프리 러닝 주파수를 조절한 후, 위상 동기 루프회로가 동기되도록 동작시키거나, 또는 프리 러닝 주파수를 저역통과필터를 거쳐 전압 제어 발진기의 발진 주파수를 조절하는 방법들이 제시되고 있어 프리 러닝 주파수를 자동으로 조정하는 방법이 요구된다.
본 발명은 상기의 요구에 부응하기 위해 창출된 것으로서, 카운터를 이용하여 프리 러닝 주파수를 카운트하고, 소정의 기준 레벨 사이에 위치하도록 제어함으로써, 원하는 프리 러닝 주파수를 항상 일정하게 유지시키는 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치를 제공하는 것을 그 목적으로 한다.
도 1은 일반적인 위상 동기 루프회로(phase locked loop)를 나타낸 도면이다.
도 2는 본 발명에 따른 프리 러닝 주파수의 자동 조정장치를 나타낸 도면이다.
도 3은 도 2에 도시된 타이밍 발생기(220)의 타이밍을 나타낸 도면이다.
도 4는 도 2에 도시된 클럭스탑부(250)의 상세한 구성을 나타낸 도면이다.
도 5는 도 2에 도시된 래치 비교부(240)의 상세한 구성을 나타낸 도면이다.
도 6은 도 5에 도시된 비교부의 상세한 회로도이다.
상기의 목적을 달성하는 본 발명에 따른 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치는 입력되는 포커스 OK 신호에 따라 기준 전압과 저역통과필터의 출력을 선택하는 스위칭부; 상기 스위칭부의 선택에 의해 인가되는 기준 전압에 상응하는 주파수를 발진하는 전압 제어 발진기; 소정의 분주 신호의 엣지를 검출하여 리셋신호와, 래치신호 및 카운트 클럭을 발생시키는 타이밍 발생부; 상기 타이밍 발생부로부터 출력되는 리셋신호에 의해 상기 전압 제어 발진기로부터 출력되는 발진 주파수를 카운트하는 카운터; 상기 타이밍 발생부로부터 출력되는 래치신호에 의해 상기 카운터로부터 카운트된 발진 주파수를 저장하는 저장부; 상기 저장부에 저장된 발진 주파수와 소정의 기준 로우 및 하이 레벨을 각각 비교하여 이에 상응하는 업/다운 신호 및 윈도우 신호를 출력하는 비교부; 상기 타이밍 발생부로부터 카운트 클럭과, 상기 비교부로부터 윈도우 신호와 상기 포커스 OK신호를 수신하여 상기 윈도우 신호가 활성화되면 상기 카운트 클럭의 출력을 정지시키는 클럭스탑부; 상기 비교부로부터 출력된 업/다운 신호에 의해 상기 카운트 클럭의 카운트 방향을 결정하여 카운트하는 업/다운 카운터; 및 상기 업/다운 카운터로부터 출력된 카운트 클럭에 상응하는 저항값으로 조정하여 상기 전압 제어 발진기의 발진 주파수를 조정하는 저항 조정부를 포함한다.
본 발명에 있어서, 상기 타이밍 발생부는 수정발진기를 이용함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 2는 본 발명에 따른 프리 러닝 주파수의 자동 조정장치를 나타낸 도면으로서, 참조부호 200은 스위칭부를, 참조부호 210은 전압 제어 발진기를, 참조부호 220은 타이밍 발생부를, 참조부호 230은 카운터를, 참조부호 240은 래치 비교부를, 참조부호 250은 클럭스탑부를, 참조부호 260은 업/다운 카운터를, 참조부호 270은 저항조절부를 각각 나타낸다.
여기서, 스위칭부(200)는 소정의 신호처리기로부터 출력된 FOK(Focus Ok)신호를 수신하여 조절되는데, FOK 신호가 비활성화 상태(예를 들면 로우상태)에서는 전압제어발진기(210)의 프리 러닝 주파수를 조정하도록 기준 전압 단자에 연결시키고, FOK 신호가 활성화 상태 (예를 들면 하이상태)에서는 위상동기루프회로를 형성하여 동작을 하도록 저역통과필터에 연결된다. 전원이 인가된 후 FOK 신호가 하이 상태가 될 때까지는 소정의 시간이 있으므로 이 시간 동안에 프리 러닝 주파수를 조정하기에 충분하다.
전압 제어 발진기(210)는 스위칭부(200)를 통해 인가되는 기준 전압에 상응하는 주파수를 발진시킨다.
타이밍 발생부(220)는 수정발진기에 의해 만들어진 클럭을 분주시키고, 이 분주된 신호를 카운터(230)의 입력단(D)에 인가해 주고, 분주된 신호의 양 엣지를 검출하여 카운터(230)의 리셋신호(Reset) 및 래치신호(latch)를 만들어 주고, 업/다운 카운터(250)의 카운트 클럭을 생성한다.
카운터(220)는 타이밍 발생부(220)로부터 출력된 분주된 신호와 리셋신호를 수신하여 전압 제어 발진기(210)로부터 출력되는 발진 주파수를 카운트한다.
래치 비교부(240)의 래치는 타이밍 발생부(220)로부터 출력된 수정 발진 주파수의 매 엣지를 검출하여 생성한 래치신호(latch)에 의해 카운트(230)에서 카운트된 값을 래치에 저장하고, 비교부는 기준 범위에 의해 정해진 윈도우 범위보다 큰지, 작은지 또는 같은지를 비교하여 이에 상응하는 업/다운 신호 및 윈도우 신호를 출력한다.
클럭스탑부(250)는 래치 비교부(240)로부터 출력된 윈도우 신호와 FOK 신호에 따라, 타이밍 발생부(220)로부터 출력되는 카운트 클럭의 출력을 정지시킨다. 즉, 래치 비교부(240)에서 비교된 캡쳐 레인지의 범위가 기준레벨 사이에 있으면, 클럭을 카운트하기 위한 카운트 클럭의 출력을 정지시킨다. 여기서, 카운트 클럭은 타이밍 발생기(220)에서 출력되는 래치신호(latch)와 동일한 주파수로 만들어진다.
업/다운 카운터(260)는 래치 비교부(240)에서 출력되는 업/다운 신호에 의해 업/다운 방향을 결정하고, 클럭스탑부(250)로부터 카운트 클럭이 제공되지 않을 때까지 업 또는 다운 카운트를 실행한다.
저항조절부(270)에서는 업/다운 카운터(260)에서 카운트된 값에 의해 전압 제어 발진기(210)의 발진 주파수를 조정한다.
도 3은 도 2에 도시된 타이밍 발생기(220)의 타이밍을 나타낸 도면으로서, (가)는 수정 발진기의 클럭을 나타내고, (나)는 (가)의 수정 발진기의 클럭의 주파수를 낮춘 분주된 신호를 나타내고, (다)는 래치신호를 나타내고, (라)는 리셋신호를 나타내고, (마)는 카운트 클럭을 나타낸다. 여기서, 분주된 신호(나)는 카운터(230)에 출력되고, 래치신호(다)는 래치비교기(240)에 출력되고, 리셋신호(라)는 카운터(230)에서 카운트된 클럭을 래치시킨 후 다시 카운트하기 위한 리셋신호이다.
도 4는 도 2에 도시된 클럭스탑부(250)의 상세한 구성을 나타낸 도면으로서,
윈도우 신호를 반전하는 제1반전기(40), FOK신호를 반전하는 제2반전기(42) 및 반전된 윈도우 신호와 반전된 FOK 신호 및 카운터 클럭을 입력으로 하여 논리곱하는 앤드게이트(44)로 이루어진다. 간단한 동작을 살펴보면 다음과 같다. 타이밍 발생부(220)로부터 출력된 카운트 클럭과 래치 비교부(240)로부터 출력된 윈도우 신호와 FOK 신호를 입력하여 논리곱 하여 클럭 신호를 출력시킨다. 즉, 비교부(240)에서 기준 레벨과 비교 결과 캡쳐 레인지가 그 범위 내에 들면, 카운트 클럭을 정지하게 된다. 예를 들어, FOK 신호가 로우이고 윈도우 신호가 하이이면, 앤드 게이트(44)의 입력은 제1반전기(40)에 의해 반전된 로우 레벨인 윈도우 신호와 제2반전기(42)에 의해 반전된 하이 신호가 입력되어 카운트 클럭에 상관없이 로우 레벨을 출력하게 된다. 즉, 비교기의 비교 결과 캡쳐 레인지의 범위가 기준 레벨 내에 위치하면 하이 레벨의 윈도우 신호가 출력되고, 이 윈도우 신호는 반전되어 로우 신호가 입력되므로 카운트 클럭에 상관없이 앤드 게이트의 출력은 로우레벨이 됨으로써 카운트 클럭의 카운팅을 정지하게 된다.
도 5는 도 2에 도시된 래치 비교부(240)의 상세한 구성을 나타낸 도면으로서, 참조부호 2401은 래치를 나타내고, 참조부호 2403은 로우 레벨 비교기를 나타내고, 참조부호 2405는 하이레벨 비교기를 나타내고, 참조부호 2407은 윈도우 신호를 출력하기 위한 노아 게이트(NOR)를 나타낸다.
이어서, 간단한 동작을 살펴보면 다음과 같다.
먼저 카운터(230)에서 카운트된 전압 제어 발진기(210)의 발진 주파수는 타이밍 발생부(220)로부터 출력되는 래치신호에 의해 래치(2401)에 저장된다. 저장된 발진 주파수는 소정의 기준 레벨이 저장된 로우 레벨 비교기(2403)와 하이 레벨 비교기(2405)에서 각각 비교된다. 상기 비교기들(2403)(2405)의 비교 결과, 발진 주파수가 기준 로우 레벨보다 작으면 업 카운트 신호를 출력하고, 발진 주파수가 기준 하이 레벨보다 크면 다운 카운트 신호를 출력하면, 발진 주파수가 기준 로우 레벨과 기준 하이 레벨 사이에 존재하면 윈도우 신호를 출력한다.
도 6은 도 5에 도시된 비교부의 상세한 회로도로서, 래치에 저장된 데이터()와 기준 로우 레벨 또는 기준 하이 레벨의 데이터()를 비교하는 비교부이다. 따라서, 비교 결과에 따라 이에 상응하는 신호를 출력하게 된다.
그 구성을 살펴보면 다음과 같다.
제1 내지 제4 논리회로(600)(602)(604)(606)는와를 각각 비교한다. 제1논리회로(600)는를 입력하여 배타적 논리합하는 배타적 논리합게이트(6001)와,가 반전기(6002)에 의해 반전된 신호와를 입력하여 논리합 하는 노아 게이트(6003)로 이루어진다. 여기서 제2논리회로(602)와 제3논리회로(604) 및 제4논리회로(606)의 구성과 동작이 동일하므로 설명을 생략한다.
낸드 게이트(608)는 제1 내지 제4 논리회로(600)(602)(604)(606)의 배타적 논리합 게이트(6001)(6021)(041)(6061)의 각 출력을 입력으로 하여 논리곱 하여 출력한다. 또한, 낸드 게이트(610)는 제1논리회로(600)의 노아 게이트(6003의 출력과 제2 내지 제4 논리회로(602)(604)(606)의 배타적 논리합 게이트(6021)(6041)(061)의 각 출력을 입력으로 하여 논리곱하고, 낸드게이트(612)는 제2논리회로(602)의 노아 게이트(6023의 출력과 제3 내지 제4 논리회로(604)(606)의 배타적 논리합 게이트(6041)(6061)의 각 출력을 입력으로 하여 논리곱하고, 낸드게이트(614)는 제3논리회로(604)의 노아 게이트(6043의 출력과 제4 논리회로(606)의 배타적 논리합 게이트(6061)의 각 출력을 입력으로 하여 논리곱한다.
낸드 게이트(618)는 낸드게이트(610)(612)614)의 출력과 반전기(610)의 출력을 입력으로 하여 논리곱한다.
이어서, 도 2 내지 도 6을 참조하여 본 발명에 따른 장치의 동작을 설명하면 다음과 같다.
전원이 인가되면 FOK 신호가 하이 상태가 되기 전까지 전압 제어 발진기(210)의 프리 러닝 주파수를 자동 조정하게 된다. 즉, FOK 신호가 로우 상태 동안 전압 제어 발진기(210)에 소정의 기준 전압에 인가되고, 이 전압으로 전압 제어 발진기(210)는 발진한다. 전압 제어 발진기(210)의 발진 주파수를 클럭으로 사용하는 카운터(230)는 타이밍 발생부(220)의 수정발진 클럭 신호를 분주한 신호의 하이 상태를 측정하여, 분주된 신호의 상승엣지에서 카운터(230)는 전압 제어 발진기(210)로부터 출력되는 발진 주파수의 클럭을 카운팅하여, 분주된 신호의 하강 엣지에서 카운트된 값을 래치(240)에 저장한다. 즉, 타이밍 발생부(220)로부터 출력되는 래치신호에 의해 래치에 저장한다.
래치(240)에 저장된 발진 주파수는 비교기에 의해 기준 로우 레벨과 기준 하이 레벨을 비교하고, 비교된 값이 기준 하이 레벨의 카운트된 값보다 크면 전압 제어 발진기(210)로부터 출력된 발진 주파수가 높다고 판단하여 업/다운 카운터(250)의 다운 신호를 출력한다. 그러면, 타이밍 발생부(220)에서 생성된 업/다운 카운트의 클럭에 의해 업/다운 카운터(250)는 다운 카운팅을 1회 실시한다. 이에 따라 저항조절부(270)의 저항이 크게 되고 전압 제어 발진기(210)의 발진 주파수는 감소한다. 이 과정을 계속하여 전압 제어 발진기(210)의 주파수를 감소시키면 캡쳐 레인지는 윈도우 안으로 들어오게 된다. 이 때 래치 비교부(240)에서 윈도우 신호를 출력시키고 이 신호에 의해 업/다운 카운터(250)의 카운트 클럭이 통과하지 못하도록 하여 이 상태를 유지해 준다. 그러면, 전압 제어 발진기(210)의 러닝 주파수는 소정의 값으로 조정이 되고 이후 FOK 신호 레벨이 하이 상태가 되면 전압 제어 발진기(210)의 입력단은 저역통과필터와 연결되어 정상적인 위상 동기 루프회로가 구성되게 된다.
또한, 타이밍 발생부(220)의 수정발진 주파수가 분주된 신호의 하이 상태를 카운트한 결과, 초기 전압 제어 발진기(210)의 발진 주파수가 낮아서 카운트된 값이 기준 로우 레벨보다 낮을 경우 래치 비교부(240)에서 업 신호를 업/다운 카운터(260)로 출력하고, 이에 의해 업/다운 카운터(250)는 업 카운팅을 1회 실시한다. 이 카운팅된 값에 의해 전압 제어 발진기(210)의 발진 주파수를 조절하는 저항조절부(270)의 저항이 낮게 되어 전압 제어 발진기(210)의 발진 주파수는 증가한다. 이 과정을 계속 반복하여 분주된 신호의 하이 상태 동안 카운트된 카운트값이 윈도우 내에 들어오면, 래치 비교부(240)에서는 윈도우 신호를 클럭스탑부(250)에 출력시켜 카운터의 카운팅 클럭을 막아주므로 업/다운 카운터(260)는 정지한다. 이 후, FOK 신호가 하이 상태가 되면 프리 러닝 주파수가 조정된 전압 제어 발진기(210)는 정상적인 위상 동기 루프회로를 형성하고 동작을 하게 된다.
상술한 바와 같이 본 발명에 따른 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치는 카운터를 이용하여 발진 주파수를 카운트하고 카운트된 발진 주파수는 비교기를 통해 소정의 기준 레벨과 비교하여 기준 범위 안에 들어오도록 조정함으로써, 공정산포로 인해 램덤하게 발진하는 전압 제어 발진기의 발진 주파수를 정확히 조정해 주는 효과를 갖는다.

Claims (2)

  1. 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치에 있어서,
    입력되는 포커스 OK 신호에 따라 기준 전압과 저역통과필터의 출력을 선택하는 스위칭부;
    상기 스위칭부의 선택에 의해 인가되는 기준 전압에 상응하는 주파수를 발진하는 전압 제어 발진기;
    소정의 분주 신호의 엣지를 검출하여 리셋신호와, 래치신호 및 카운트 클럭을 발생시키는 타이밍 발생부;
    상기 타이밍 발생부로부터 출력되는 리셋신호에 의해 상기 전압 제어 발진기로부터 출력되는 발진 주파수를 카운트하는 카운터;
    상기 타이밍 발생부로부터 출력되는 래치신호에 의해 상기 카운터로부터 카운트된 발진 주파수를 저장하는 저장부;
    상기 저장부에 저장된 발진 주파수와 소정의 기준 로우 및 하이 레벨을 각각 비교하여 이에 상응하는 업/다운 신호 및 윈도우 신호를 출력하는 비교부;
    상기 타이밍 발생부로부터 카운트 클럭과, 상기 비교부로부터 윈도우 신호와 상기 포커스 OK신호를 수신하여 상기 윈도우 신호가 활성화되면 상기 카운트 클럭의 출력을 정지시키는 클럭스탑부;
    상기 비교부로부터 출력된 업/다운 신호에 의해 상기 카운트 클럭의 카운트 방향을 결정하여 카운트하는 업/다운 카운터; 및
    상기 업/다운 카운터로부터 출력된 카운트 클럭에 상응하는 저항값으로 조정하여 상기 전압 제어 발진기의 발진 주파수를 조정하는 저항 조정부를 포함하는 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치.
  2. 청구항 1에 있어서, 상기 타이밍 발생부는 수정발진기를 이용함을 특징으로 하는 전압 제어 발진기의 프리 러닝(Free running)주파수 자동 조정장치.
KR1019960044928A 1996-10-09 1996-10-09 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치 KR0176208B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044928A KR0176208B1 (ko) 1996-10-09 1996-10-09 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044928A KR0176208B1 (ko) 1996-10-09 1996-10-09 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치

Publications (2)

Publication Number Publication Date
KR19980026490A KR19980026490A (ko) 1998-07-15
KR0176208B1 true KR0176208B1 (ko) 1999-04-01

Family

ID=19476855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044928A KR0176208B1 (ko) 1996-10-09 1996-10-09 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치

Country Status (1)

Country Link
KR (1) KR0176208B1 (ko)

Also Published As

Publication number Publication date
KR19980026490A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
US7116145B2 (en) Phase-locked loop circuit having phase lock detection function and method for detecting phase lock thereof
JP3094977B2 (ja) Ｐｌｌ回路
US5373255A (en) Low-power, jitter-compensated phase locked loop and method therefor
KR0139136B1 (ko) 클록 신호 발생 회로
US6496554B1 (en) Phase lock detection circuit for phase-locked loop circuit
US6714083B2 (en) Lock detector and phase locked loop circuit
US6614317B2 (en) Variable lock window for a phase locked loop
US6954510B2 (en) Phase-locked loop lock detector circuit and method of lock detection
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
KR0176208B1 (ko) 전압 제어 발진기의 프리 러닝 주파수 자동 조정장치
JP3849368B2 (ja) Ｐｌｌ回路
CN111835344B (zh) 锁相环电路及终端
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
JP2811994B2 (ja) 位相同期回路
JP3386026B2 (ja) Ｐｌｌ回路
KR20080077515A (ko) 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로
JP3781725B2 (ja) 位相同期ループ回路
JPH09200048A (ja) Ｐｌｌ周波数シンセサイザ
US7355487B2 (en) Method for reducing phase lock time and jittering and phase lock loop using the same
JP3079943B2 (ja) Ｐｌｌ回路
KR100474988B1 (ko) 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법
CN111384946A (zh) 防止锁相环时钟过冲的方法、电路及时钟产生装置
JP2001211070A (ja) Ｐｌｌ回路
JPH0993122A (ja) Ｐｌｌ周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee