JP2003324350A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JP2003324350A JP2003324350A JP2002130953A JP2002130953A JP2003324350A JP 2003324350 A JP2003324350 A JP 2003324350A JP 2002130953 A JP2002130953 A JP 2002130953A JP 2002130953 A JP2002130953 A JP 2002130953A JP 2003324350 A JP2003324350 A JP 2003324350A
- Authority
- JP
- Japan
- Prior art keywords
- image forming
- count value
- unlock
- control device
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimile Heads (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 画像形成装置におけるＰＬＬ制御装置の動作
不良を特別な装置を使用せずに検知し、しかも搭載シス
テムに合った判定を行うことができる画像形成装置を提
供する。 【解決手段】 画像形成装置において、ＰＬＬ制御装置
と、同期信号生成手段７とカウンタ制御手段８とカウン
ト値記憶手段９とアンロック検知手段１０とを備え、カ
ウント数が基準値に達した後に基準をはずれた場合に、
ＰＬＬ制御装置がアンロックであると判定し、アンロッ
ク状態であることを外部に通知する通知手段を備えるこ
とによって、ＰＬＬ制御装置の動作不良を特別な装置を
使用せずに検知し、しかも搭載システムにあった判定を
行うことができる画像形成装置。
不良を特別な装置を使用せずに検知し、しかも搭載シス
テムに合った判定を行うことができる画像形成装置を提
供する。 【解決手段】 画像形成装置において、ＰＬＬ制御装置
と、同期信号生成手段７とカウンタ制御手段８とカウン
ト値記憶手段９とアンロック検知手段１０とを備え、カ
ウント数が基準値に達した後に基準をはずれた場合に、
ＰＬＬ制御装置がアンロックであると判定し、アンロッ
ク状態であることを外部に通知する通知手段を備えるこ
とによって、ＰＬＬ制御装置の動作不良を特別な装置を
使用せずに検知し、しかも搭載システムにあった判定を
行うことができる画像形成装置。
Description
【０００１】
【発明の属する技術分野】本発明は、システムに適した
検出精度でＰＬＬ制御装置のアンロック検知を行うこと
ができる画像形成装置に関する。
検出精度でＰＬＬ制御装置のアンロック検知を行うこと
ができる画像形成装置に関する。
【０００２】
【従来の技術】デジタル複写機やファクシミリ装置等の
画像形成装置において、原稿読み取り部にＣＣＤのよう
な高速な撮像素子が使用されているが、その駆動周波数
は年々高速化し、これを制御するためにＰＬＬ制御装置
を使用したタイミング制御がなされている。
画像形成装置において、原稿読み取り部にＣＣＤのよう
な高速な撮像素子が使用されているが、その駆動周波数
は年々高速化し、これを制御するためにＰＬＬ制御装置
を使用したタイミング制御がなされている。
【０００３】このＰＬＬ制御装置は、まず、電圧制御発
振器（ＶＣＯ）で生成される出力ＣＬＫ信号の分周信号
と基準発振器で生成される基準ＣＬＫ信号の分周信号と
の位相差を位相周波数比較器において検知し、その差を
デジタルパルスとして発生させ、ループフィルタによっ
て生成したＤＣ電圧をＶＣＯに与える。これにより生成
したＶＣＯ出力ＣＬＫ信号と基準ＣＬＫ信号は、ＰＬＬ
制御装置内で再度比較されるが、この比較を繰り返すこ
とによって、ＰＬＬ制御装置は位相周波数比較器の２つ
の入力信号の位相差を一致（ロック）させ、必要な出力
ＣＬＫ信号を得ることができる。
振器（ＶＣＯ）で生成される出力ＣＬＫ信号の分周信号
と基準発振器で生成される基準ＣＬＫ信号の分周信号と
の位相差を位相周波数比較器において検知し、その差を
デジタルパルスとして発生させ、ループフィルタによっ
て生成したＤＣ電圧をＶＣＯに与える。これにより生成
したＶＣＯ出力ＣＬＫ信号と基準ＣＬＫ信号は、ＰＬＬ
制御装置内で再度比較されるが、この比較を繰り返すこ
とによって、ＰＬＬ制御装置は位相周波数比較器の２つ
の入力信号の位相差を一致（ロック）させ、必要な出力
ＣＬＫ信号を得ることができる。
【０００４】ＰＬＬ制御装置ではこのロック状態が不安
定になりアンロック状態になる場合があり、場合によっ
てはシステム動作が異常になる。このような不具合を解
消するため、特開２０００−２０６１９６号公報に記載
の「情報処理装置」が知られているが、この発明は、Ｐ
ＬＬ制御装置のカウンタコピーを装置の通常のスキャン
パスに組み込んで、診断プロセッサによりＰＬＬカウン
タコピーの内部状態値のスキャン読み出しを可能とし、
ＰＬＬ制御装置の状態を外部からモニタできるようにし
て、システム立ち上げ時のクロックに起因する不具合を
早期につきとめることができるものである。
定になりアンロック状態になる場合があり、場合によっ
てはシステム動作が異常になる。このような不具合を解
消するため、特開２０００−２０６１９６号公報に記載
の「情報処理装置」が知られているが、この発明は、Ｐ
ＬＬ制御装置のカウンタコピーを装置の通常のスキャン
パスに組み込んで、診断プロセッサによりＰＬＬカウン
タコピーの内部状態値のスキャン読み出しを可能とし、
ＰＬＬ制御装置の状態を外部からモニタできるようにし
て、システム立ち上げ時のクロックに起因する不具合を
早期につきとめることができるものである。
【０００５】
【発明が解決しようとする課題】現在、実用化されてい
る画像形成装置でアンロック検知を行っているケースは
知られておらず、また、特開２０００−２０６１９６号
公報に記載の「情報処理装置」ではアンロック検知を行
うことが可能であるが、これはＰＬＬ制御装置固有の特
性における判定であるためＰＬＬ制御装置の設計精度に
依存し、搭載したシステムに合った判定基準とはなって
いなかった。
る画像形成装置でアンロック検知を行っているケースは
知られておらず、また、特開２０００−２０６１９６号
公報に記載の「情報処理装置」ではアンロック検知を行
うことが可能であるが、これはＰＬＬ制御装置固有の特
性における判定であるためＰＬＬ制御装置の設計精度に
依存し、搭載したシステムに合った判定基準とはなって
いなかった。
【０００６】また、近年では、動作クロックの高速化に
対応する為に、拡散スペクトラムクロックジェネレータ
ー（Ｓｐｒｅｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅ
ｎｅｒａｔｏｒ；ＳＳＣＧ）が使われるケースも増えて
いるが、これをＰＬＬ制御装置の基準ＣＬＫとして使用
した場合、外部要因やバラツキ等による装置の誤動作が
発生しても、その要因を特定することは困難であった。
対応する為に、拡散スペクトラムクロックジェネレータ
ー（Ｓｐｒｅｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅ
ｎｅｒａｔｏｒ；ＳＳＣＧ）が使われるケースも増えて
いるが、これをＰＬＬ制御装置の基準ＣＬＫとして使用
した場合、外部要因やバラツキ等による装置の誤動作が
発生しても、その要因を特定することは困難であった。
【０００７】そこで、本発明は、以上の問題点を考慮し
てなされたものであり、画像形成装置においてＰＬＬ制
御装置の動作不良を特別な装置を使用せずに検知し、し
かも搭載システムに合った判定を行うことができる画像
形成装置を提供することを目的とする。また、ＳＳＣＧ
を用いた場合の効果を個々の装置で判定できることで、
より精度の高い評価やＥＭＩ効果の事前予測も可能な画
像形成装置を提供することを目的とする。
てなされたものであり、画像形成装置においてＰＬＬ制
御装置の動作不良を特別な装置を使用せずに検知し、し
かも搭載システムに合った判定を行うことができる画像
形成装置を提供することを目的とする。また、ＳＳＣＧ
を用いた場合の効果を個々の装置で判定できることで、
より精度の高い評価やＥＭＩ効果の事前予測も可能な画
像形成装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載の発明は、画像形成装置において、Ｐ
ＬＬ制御装置と、基準発振器により任意に設定可能な同
期信号生成手段と、前記同期信号生成手段から発信され
る同期信号の有効期間の出力ＣＬＫ信号パルス数をカウ
ントするカウンタ制御手段と、前記カウントされたパル
ス数をカウント値として、指定された一定期間記憶する
カウント値記憶手段と、前記カウント値が基準値に達し
た後に基準を外れた場合にＰＬＬがアンロック状態であ
ると判定するアンロック検知手段と、アンロック状態を
外部に通知する通知手段とを備えていることを特徴とす
るものである。
め、請求項１記載の発明は、画像形成装置において、Ｐ
ＬＬ制御装置と、基準発振器により任意に設定可能な同
期信号生成手段と、前記同期信号生成手段から発信され
る同期信号の有効期間の出力ＣＬＫ信号パルス数をカウ
ントするカウンタ制御手段と、前記カウントされたパル
ス数をカウント値として、指定された一定期間記憶する
カウント値記憶手段と、前記カウント値が基準値に達し
た後に基準を外れた場合にＰＬＬがアンロック状態であ
ると判定するアンロック検知手段と、アンロック状態を
外部に通知する通知手段とを備えていることを特徴とす
るものである。
【０００９】本発明によれば、同期信号生成手段におけ
るＣＬＫカウント数は任意に設定が可能であり、そのた
め使用するシステムに応じて設定値を変更し、画像形成
装置のシステムの中でＰＬＬ制御装置のアンロック状態
を検知することができる。したがって、画像形成装置に
必要とされている精度に合わせた検知をすることができ
るものである。このときの同期信号の有効期間は、同期
周期の期間でシステム側が必要とする期間であればよ
く、通常は、特に制約する必要はない。また、カウント
値記憶手段がカウント値を記憶する一定期間は、周期信
号の周期期間のＣＬＫ信号パルス数をカウントできる期
間であればよい。
るＣＬＫカウント数は任意に設定が可能であり、そのた
め使用するシステムに応じて設定値を変更し、画像形成
装置のシステムの中でＰＬＬ制御装置のアンロック状態
を検知することができる。したがって、画像形成装置に
必要とされている精度に合わせた検知をすることができ
るものである。このときの同期信号の有効期間は、同期
周期の期間でシステム側が必要とする期間であればよ
く、通常は、特に制約する必要はない。また、カウント
値記憶手段がカウント値を記憶する一定期間は、周期信
号の周期期間のＣＬＫ信号パルス数をカウントできる期
間であればよい。
【００１０】なお、前記ＰＬＬ制御装置は、基準発振器
と位相周波数比較器とループフィルタと電圧制御発振器
（ＶＣＯ）と複数の分周器とを備え、前記位相周波数比
較器からの出力信号をループフィルタに入力し、さらに
ループフィルタの出力をＶＣＯに入力して基準信号に位
相同期した出力ＣＬＫ信号を発生させる機能を有するも
のである。
と位相周波数比較器とループフィルタと電圧制御発振器
（ＶＣＯ）と複数の分周器とを備え、前記位相周波数比
較器からの出力信号をループフィルタに入力し、さらに
ループフィルタの出力をＶＣＯに入力して基準信号に位
相同期した出力ＣＬＫ信号を発生させる機能を有するも
のである。
【００１１】本発明は、アンロック状態を検知した場合
には、アンロック状態であることを外部に通知する手段
を備えており、システムの評価や装置のトラブル時の対
応を迅速に行うことができる。このとき、外部に通知す
る手段としては、アンロック状態時に点灯するＬＥＤ等
を挙げることができる。また、アンロック状態を検知し
たときは、請求項２記載のように画像形成装置自体を起
動しないこととすることができ、このような構成とした
場合、アンロック状態による誤動作による危険を回避す
ることができる。
には、アンロック状態であることを外部に通知する手段
を備えており、システムの評価や装置のトラブル時の対
応を迅速に行うことができる。このとき、外部に通知す
る手段としては、アンロック状態時に点灯するＬＥＤ等
を挙げることができる。また、アンロック状態を検知し
たときは、請求項２記載のように画像形成装置自体を起
動しないこととすることができ、このような構成とした
場合、アンロック状態による誤動作による危険を回避す
ることができる。
【００１２】さらに、請求項３記載の画像形成装置は、
前記ＰＬＬ制御装置の基準ＣＬＫとしてＳＳＣＧを用
い、前記カウント値記憶手段は前記カウント値を指定し
た任意の周期で一定期間記憶し、前記アンロック検知手
段が前記カウント値の増減が周期的に行なわれているか
否かを判定フラグを立てて判定し、前記判定を外部で確
認できる確認手段を有することを特徴とするものであ
る。
前記ＰＬＬ制御装置の基準ＣＬＫとしてＳＳＣＧを用
い、前記カウント値記憶手段は前記カウント値を指定し
た任意の周期で一定期間記憶し、前記アンロック検知手
段が前記カウント値の増減が周期的に行なわれているか
否かを判定フラグを立てて判定し、前記判定を外部で確
認できる確認手段を有することを特徴とするものであ
る。
【００１３】カウント値記憶手段における、任意の周期
は、ＳＳＣＧの変動周期を判別可能な周期であればよ
く、例えば、１０ＭＨｚ周期の＋０．００１％〜−０．
００１％変動を判別するのであれば、１，０００，００
０ＣＬＫ周期単位でのカウント数記憶が必要になる。本
発明においては、ＳＳＣＧによるＰＬＬ制御装置の追従
状況を外部から確認することで評価を行うものである
が、この追従状況は、カウント値の増減が周期的に行な
われているか否かを判定フラグを立てることで確認する
ものである。この判定結果の確認は外部端子やＣＰＵの
レジスタリードでモニタ等することにより行うことがで
きる。
は、ＳＳＣＧの変動周期を判別可能な周期であればよ
く、例えば、１０ＭＨｚ周期の＋０．００１％〜−０．
００１％変動を判別するのであれば、１，０００，００
０ＣＬＫ周期単位でのカウント数記憶が必要になる。本
発明においては、ＳＳＣＧによるＰＬＬ制御装置の追従
状況を外部から確認することで評価を行うものである
が、この追従状況は、カウント値の増減が周期的に行な
われているか否かを判定フラグを立てることで確認する
ものである。この判定結果の確認は外部端子やＣＰＵの
レジスタリードでモニタ等することにより行うことがで
きる。
【００１４】本発明によれば、従来、ＥＭＩ測定を行わ
なければならなかった場合でも、ＳＳＣＧによるＰＬＬ
制御装置の追従状況からＥＭＩ特性の改善が事前に予測
できるためＰＬＬ制御装置を用いたシステムの評価を効
率的に行うことができる。
なければならなかった場合でも、ＳＳＣＧによるＰＬＬ
制御装置の追従状況からＥＭＩ特性の改善が事前に予測
できるためＰＬＬ制御装置を用いたシステムの評価を効
率的に行うことができる。
【００１５】なお、本明細書に記載の画像形成装置は、
デジタル複写装置の他、ファクシミリ装置やいわゆるＭ
ＦＰ（マルチファンクション）装置等の画像形成装置全
般に適用可能なものである。
デジタル複写装置の他、ファクシミリ装置やいわゆるＭ
ＦＰ（マルチファンクション）装置等の画像形成装置全
般に適用可能なものである。
【００１６】
【発明の実施の形態】次に、本発明について図面を参照
して説明するが、まず、本発明について説明する前に、
従来のＰＬＬ制御装置について図３により説明する。ま
ず、発振器１から出力された発振器出力信号ｆｉｎをプ
ログラマブル分周器Ｋ２で分周した基準信号ｆｒｅｆ
と、電圧制御発振器５から出力される出力信号を分周器
Ｍ６で分周したターゲット信号ｆｔｇとの位相比較を位
相周波数比較器３で行う。分周器Ｋ２（ｋ分周）と分周
器Ｍ６（ｍ分周）は図にない外部（ＣＰＵ等）からの設
定手段により設定される分周比によりこの系の逓倍率が
設定される。本事例では、ｆｏｕｔ＝ｆｉｎ×（ｍ／
ｋ）となる。ここで、周波数逓倍機能を使用しない場合
には分周器Ｋ，分周器Ｍの分周率を１としてスルーさせ
れば良いが、通常は何らかの逓倍機能を持たせるもので
ある。
して説明するが、まず、本発明について説明する前に、
従来のＰＬＬ制御装置について図３により説明する。ま
ず、発振器１から出力された発振器出力信号ｆｉｎをプ
ログラマブル分周器Ｋ２で分周した基準信号ｆｒｅｆ
と、電圧制御発振器５から出力される出力信号を分周器
Ｍ６で分周したターゲット信号ｆｔｇとの位相比較を位
相周波数比較器３で行う。分周器Ｋ２（ｋ分周）と分周
器Ｍ６（ｍ分周）は図にない外部（ＣＰＵ等）からの設
定手段により設定される分周比によりこの系の逓倍率が
設定される。本事例では、ｆｏｕｔ＝ｆｉｎ×（ｍ／
ｋ）となる。ここで、周波数逓倍機能を使用しない場合
には分周器Ｋ，分周器Ｍの分周率を１としてスルーさせ
れば良いが、通常は何らかの逓倍機能を持たせるもので
ある。
【００１７】位相周波数比較器３はｆｒｅｆとｆｔｇの
位相差にほぼ比例したパルス信号を発生し、次段のルー
プフィルタ４に入力する。位相周波数比較器３の動作
は、例えば、基準信号ｆｒｅｆとターゲット信号ｆｔｇ
の位相差を比較して、ｆｔｇの位相が進んでいる場合に
はＬレベル信号を、ｆｔｇの位相が遅れている場合には
Ｈレベル信号を出力し、位相差が無くなった時点では信
号出力をしない方法で行うことができる。さらに、ルー
プフィルタでは入力されたパルス信号を高周波成分を取
り除いて時間積分した直流電圧に変換し、次段の電圧制
御発振器（ＶＣＯ）５に入力するものである。ＶＣＯは
入力電圧が上がると出力周波数が高くなり、入力電圧が
下がると出力周波数が低くなるように動作し、ＶＣＯの
自身の出力信号は分周器Ｍ６、位相周波数比較器３を経
てフィードバックループを形成している。このように、
位相周波数比較器３の２つの入力信号の位相差を一致さ
せる（ロック）ことで必要なＶＣＯ出力ＣＬＫ信号を得
ているのである。これらの動作により得られたＶＣＯ出
力信号はＰＬＬ制御装置の最高駆動周波数となりこれを
分周することで周辺ブロックに対して様々なタイミング
信号を供給することができる。ＰＬＬ制御装置ではこの
ロック状態が不安定になりアンロック状態になる場合が
あり、場合によってはシステム動作が異常になることも
あるのである。
位相差にほぼ比例したパルス信号を発生し、次段のルー
プフィルタ４に入力する。位相周波数比較器３の動作
は、例えば、基準信号ｆｒｅｆとターゲット信号ｆｔｇ
の位相差を比較して、ｆｔｇの位相が進んでいる場合に
はＬレベル信号を、ｆｔｇの位相が遅れている場合には
Ｈレベル信号を出力し、位相差が無くなった時点では信
号出力をしない方法で行うことができる。さらに、ルー
プフィルタでは入力されたパルス信号を高周波成分を取
り除いて時間積分した直流電圧に変換し、次段の電圧制
御発振器（ＶＣＯ）５に入力するものである。ＶＣＯは
入力電圧が上がると出力周波数が高くなり、入力電圧が
下がると出力周波数が低くなるように動作し、ＶＣＯの
自身の出力信号は分周器Ｍ６、位相周波数比較器３を経
てフィードバックループを形成している。このように、
位相周波数比較器３の２つの入力信号の位相差を一致さ
せる（ロック）ことで必要なＶＣＯ出力ＣＬＫ信号を得
ているのである。これらの動作により得られたＶＣＯ出
力信号はＰＬＬ制御装置の最高駆動周波数となりこれを
分周することで周辺ブロックに対して様々なタイミング
信号を供給することができる。ＰＬＬ制御装置ではこの
ロック状態が不安定になりアンロック状態になる場合が
あり、場合によってはシステム動作が異常になることも
あるのである。
【００１８】ここで、図３のアンロック検知部は位相周
波数比較部３の出力結果を用いて、ＰＬＬの位相・周波
数同期が収束しているか否かを外部に知らせる信号であ
り、特開２０００−２０６１９６号公報に記載のＰＬＬ
カウンタをモニタする方法等も報告されているが、いず
れにしてもその判定方法は、検知部の精度のみに依存し
ており、適用される周辺システムに最適な検出方法とは
なっていない。たとえば、図３の構成例では、基準信号
ｆｒｅｆとターゲット信号ｆｔｇの位相差に応じて出力
されるＨレベル、Ｌレベルの出力期間を使用してどのよ
うにロック、アンロック判定とするかは周辺回路の必要
とする精度とは関係なく決められている。
波数比較部３の出力結果を用いて、ＰＬＬの位相・周波
数同期が収束しているか否かを外部に知らせる信号であ
り、特開２０００−２０６１９６号公報に記載のＰＬＬ
カウンタをモニタする方法等も報告されているが、いず
れにしてもその判定方法は、検知部の精度のみに依存し
ており、適用される周辺システムに最適な検出方法とは
なっていない。たとえば、図３の構成例では、基準信号
ｆｒｅｆとターゲット信号ｆｔｇの位相差に応じて出力
されるＨレベル、Ｌレベルの出力期間を使用してどのよ
うにロック、アンロック判定とするかは周辺回路の必要
とする精度とは関係なく決められている。
【００１９】次に、本発明の動作について図１により説
明する。本発明におけるＰＬＬ制御装置は、発振器１か
ら分周器Ｋ２に供給する信号を分周器の他、同期信号生
成部７にも供給する。この同期信号生成部７は、発振器
１のＣＬＫ信号を設定された任意のカウント数として同
期信号を発生させることができる。この同期信号生成部
７のＣＬＫカウント設定数とＰＬＬ制御装置のｆｔｇの
カウント数は、それぞれカウンタ制御部８でカウントさ
れ、カウントされた値はカウント値記憶部９で記憶され
る。これをアンロック検知部１０で比較して、同一また
は許容範囲内であればＰＬＬロック状態と判定し、そう
でなければアンロック状態と判定する。このとき、同期
信号生成部７の元になる発振器は、本例のように同一で
あっても他の発振器を使用しても良い。他の発振器を使
用する場合には周波数のずれから同一周期時の各々のＣ
ＬＫ数比をあらかじめ算出しておけば良い。
明する。本発明におけるＰＬＬ制御装置は、発振器１か
ら分周器Ｋ２に供給する信号を分周器の他、同期信号生
成部７にも供給する。この同期信号生成部７は、発振器
１のＣＬＫ信号を設定された任意のカウント数として同
期信号を発生させることができる。この同期信号生成部
７のＣＬＫカウント設定数とＰＬＬ制御装置のｆｔｇの
カウント数は、それぞれカウンタ制御部８でカウントさ
れ、カウントされた値はカウント値記憶部９で記憶され
る。これをアンロック検知部１０で比較して、同一また
は許容範囲内であればＰＬＬロック状態と判定し、そう
でなければアンロック状態と判定する。このとき、同期
信号生成部７の元になる発振器は、本例のように同一で
あっても他の発振器を使用しても良い。他の発振器を使
用する場合には周波数のずれから同一周期時の各々のＣ
ＬＫ数比をあらかじめ算出しておけば良い。
【００２０】本発明により、ＰＬＬ制御装置を使用する
周辺システムの精度に応じて同期信号生成部７のカウン
ト設定を行えば良いため、ＰＬＬ制御装置の精度にある
程度自由度を持たせることが可能になりコスト低減、シ
ステム構築の容易化につなげることができる。また、こ
のとき、検出結果を用いて画像形成装置の動作を停止さ
せることで不慮の危険挙動を防ぐこともできる。
周辺システムの精度に応じて同期信号生成部７のカウン
ト設定を行えば良いため、ＰＬＬ制御装置の精度にある
程度自由度を持たせることが可能になりコスト低減、シ
ステム構築の容易化につなげることができる。また、こ
のとき、検出結果を用いて画像形成装置の動作を停止さ
せることで不慮の危険挙動を防ぐこともできる。
【００２１】次に、本発明の他の実施態様について図２
を用いて説明する。動作クロックの高速化によりＥＭＩ
の副作用が出ることがあるが、近年では、これに対応す
る為に、拡散スペクトラムクロックジェネレーター（Ｓ
ｐｒｅｄＳｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａ
ｔｏｒ：ＳＳＣＧ）を基準ＣＬＫに使うケースが増えて
いる。この場合、ＳＳＣＧ１１は、図２に示すように、
発振器１と分周器Ｋ２との間に挿入される。ところが、
ＳＳＣＧ１１に対してＰＬＬ制御装置が追従して動作し
ているか否かはＰＬＬ制御装置の固有の特性から性能を
予測するしかなく、例えば、装置システムにおいて、Ｓ
ＳＣＧの変調周期で周波数が拡散されているかを知る手
だては、ＳＳＣＧ未使用状態でのＥＭＩ測定結果との比
較を行ないノイズ低減効果を確認するしか方法がなかっ
た。本発明では、同期信号生成周期をＳＳＣＧの変調周
期に合わせ、その時間単位でのカウンタ履歴をトレース
することでＳＳＣＧの動きを確認することを可能とした
のである。すなわち、１．５％の変動幅で周波数を変化
させているのであれば、２０００パルス分に同期信号周
期を設定し、ＰＬＬ制御装置が正常に追従していればカ
ウンタ値は「１９９７→２０００→２００３→２０００
→１９９７」に近い動きを行う。この数値は必ずしも完
全に一致しなくとも、カウンタ数値が中心周波数よりあ
る幅を持って変動してることを確認することで動作の追
従性の可否を判断することができる。しかも特別な装置
を追加しなくても、論理的な検知モジュール回路と簡易
な制御ソフトで実現できるというメリットを有してい
る。これにより、ＳＳＣＧとＰＬＬ制御装置のマッチン
グ評価をさまざまな逓倍率とからめて評価すること等が
可能であり、さらに、ＥＭＩ低減効果をも予想すること
が可能である。
を用いて説明する。動作クロックの高速化によりＥＭＩ
の副作用が出ることがあるが、近年では、これに対応す
る為に、拡散スペクトラムクロックジェネレーター（Ｓ
ｐｒｅｄＳｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａ
ｔｏｒ：ＳＳＣＧ）を基準ＣＬＫに使うケースが増えて
いる。この場合、ＳＳＣＧ１１は、図２に示すように、
発振器１と分周器Ｋ２との間に挿入される。ところが、
ＳＳＣＧ１１に対してＰＬＬ制御装置が追従して動作し
ているか否かはＰＬＬ制御装置の固有の特性から性能を
予測するしかなく、例えば、装置システムにおいて、Ｓ
ＳＣＧの変調周期で周波数が拡散されているかを知る手
だては、ＳＳＣＧ未使用状態でのＥＭＩ測定結果との比
較を行ないノイズ低減効果を確認するしか方法がなかっ
た。本発明では、同期信号生成周期をＳＳＣＧの変調周
期に合わせ、その時間単位でのカウンタ履歴をトレース
することでＳＳＣＧの動きを確認することを可能とした
のである。すなわち、１．５％の変動幅で周波数を変化
させているのであれば、２０００パルス分に同期信号周
期を設定し、ＰＬＬ制御装置が正常に追従していればカ
ウンタ値は「１９９７→２０００→２００３→２０００
→１９９７」に近い動きを行う。この数値は必ずしも完
全に一致しなくとも、カウンタ数値が中心周波数よりあ
る幅を持って変動してることを確認することで動作の追
従性の可否を判断することができる。しかも特別な装置
を追加しなくても、論理的な検知モジュール回路と簡易
な制御ソフトで実現できるというメリットを有してい
る。これにより、ＳＳＣＧとＰＬＬ制御装置のマッチン
グ評価をさまざまな逓倍率とからめて評価すること等が
可能であり、さらに、ＥＭＩ低減効果をも予想すること
が可能である。
【００２２】
【発明の効果】本発明においては、画像形成装置のシス
テムの中で、簡易な方法によりＰＬＬ制御装置のアンロ
ック状態を検知しているため、画像形成装置で必要とさ
れている精度に応じたＰＬＬ制御装置の発振精度を確保
することができる。また、アンロック検知を外部に通知
することによりシステム評価や装置のトラブル時に迅速
に対応することができる。また、アンロック状態ではシ
ステムの起動を停止することとすれば誤動作による危険
回避を行うこともできる。さらに、ＳＳＣＧを用いた場
合に本発明の構成とすれば、ＳＳＣＧによるＰＬＬ制御
装置の追従状況をモニタすることができ、これによりシ
ステムの評価を容易にすることができる。また、このこ
とによりＥＭＩ測定を行わなくてもＥＭＩ特性の改善が
事前に予測できるため、システム評価を効率的に行うこ
ともできる。
テムの中で、簡易な方法によりＰＬＬ制御装置のアンロ
ック状態を検知しているため、画像形成装置で必要とさ
れている精度に応じたＰＬＬ制御装置の発振精度を確保
することができる。また、アンロック検知を外部に通知
することによりシステム評価や装置のトラブル時に迅速
に対応することができる。また、アンロック状態ではシ
ステムの起動を停止することとすれば誤動作による危険
回避を行うこともできる。さらに、ＳＳＣＧを用いた場
合に本発明の構成とすれば、ＳＳＣＧによるＰＬＬ制御
装置の追従状況をモニタすることができ、これによりシ
ステムの評価を容易にすることができる。また、このこ
とによりＥＭＩ測定を行わなくてもＥＭＩ特性の改善が
事前に予測できるため、システム評価を効率的に行うこ
ともできる。
【図１】本発明の画像形成装置の構成を示すブロック図
である。
である。
【図２】本発明において、ＳＳＣＧを基準ＣＬＫとして
用いた場合の画像形成装置の構成を示すブロック図であ
る。
用いた場合の画像形成装置の構成を示すブロック図であ
る。
【図３】従来のＰＬＬ制御装置のアンロック判定を行う
画像形成装置の構成を示すブロック図である。
画像形成装置の構成を示すブロック図である。
１ 発振器
２ 分周器Ｋ
３ 位相周波数比較器
４ ループフィルタ
５ 電圧制御発振器
６ 分周器Ｍ
７ 同期信号生成手段
８ カウンタ制御手段
９ カウント値記憶手段
１０ アンロック検知手段
１１ ＳＳＣＧ
１２ アンロック検知手段
Claims (3)
- 【請求項１】 画像形成装置において、ＰＬＬ制御装置
と、基準発振器により任意に設定可能な同期信号生成手
段と、前記同期信号生成手段から発信される同期信号の
有効期間の出力ＣＬＫ信号パルス数をカウントするカウ
ンタ制御手段と、前記カウントされたパルス数をカウン
ト値として、指定された一定期間記憶するカウント値記
憶手段と、前記カウント値が基準値に達した後に基準を
外れた場合にＰＬＬ制御装置がアンロック状態であると
判定するアンロック検知手段と、アンロック状態を外部
に通知する通知手段とを備えていることを特徴とする画
像形成装置。 - 【請求項２】 前記アンロック検知手段がアンロック状
態であると判定したとき、装置自体の起動を行わないこ
とを特徴とする請求項１記載の画像形成装置。 - 【請求項３】 前記ＰＬＬ制御装置の基準ＣＬＫとして
ＳＳＣＧを用い、前記カウント値記憶手段は前記カウン
ト値を指定した任意の周期で一定期間記憶し、アンロッ
ク検知手段が前記カウント値の増減が周期的に行なわれ
ているか否かを判定フラグを立てて判定し、前記判定を
外部で確認できる確認手段を有することを特徴とする請
求項１または２記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002130953A JP2003324350A (ja) | 2002-05-02 | 2002-05-02 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002130953A JP2003324350A (ja) | 2002-05-02 | 2002-05-02 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003324350A true JP2003324350A (ja) | 2003-11-14 |
Family
ID=29543802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002130953A Pending JP2003324350A (ja) | 2002-05-02 | 2002-05-02 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003324350A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007078617A (ja) * | 2005-09-16 | 2007-03-29 | Ricoh Co Ltd | Ｅｍｉ低減動作テスト回路 |
| JP2009265169A (ja) * | 2008-04-22 | 2009-11-12 | Kyocera Mita Corp | 画像形成装置 |
| US7696713B2 (en) | 2003-09-10 | 2010-04-13 | Ricoh Company, Limited | Drive control method, drive control device, belt apparatus, image forming apparatus, image reading apparatus, computer product |
| JP2011119801A (ja) * | 2009-11-30 | 2011-06-16 | Canon Inc | 読取装置、読取装置の制御方法、および、プログラム |
| JP2012506033A (ja) * | 2008-10-15 | 2012-03-08 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 周波数変調されるクロック発生器の検査装置および検査方法 |
-
2002
- 2002-05-02 JP JP2002130953A patent/JP2003324350A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7696713B2 (en) | 2003-09-10 | 2010-04-13 | Ricoh Company, Limited | Drive control method, drive control device, belt apparatus, image forming apparatus, image reading apparatus, computer product |
| JP2007078617A (ja) * | 2005-09-16 | 2007-03-29 | Ricoh Co Ltd | Ｅｍｉ低減動作テスト回路 |
| JP2009265169A (ja) * | 2008-04-22 | 2009-11-12 | Kyocera Mita Corp | 画像形成装置 |
| JP2012506033A (ja) * | 2008-10-15 | 2012-03-08 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 周波数変調されるクロック発生器の検査装置および検査方法 |
| US8564379B2 (en) | 2008-10-15 | 2013-10-22 | Robert Bosch Gmbh | Device and method for testing a frequency-modulated clock generator |
| JP2011119801A (ja) * | 2009-11-30 | 2011-06-16 | Canon Inc | 読取装置、読取装置の制御方法、および、プログラム |
| US8531739B2 (en) | 2009-11-30 | 2013-09-10 | Canon Kabushiki Kaisha | Reading apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0177731B1 (ko) | 망동기용 디지탈 위상동기루프 제어방법 | |
| US7663417B2 (en) | Phase-locked loop circuit | |
| EP0798861B1 (en) | Phase synchronization system | |
| KR100389730B1 (ko) | 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법 | |
| JP2005318014A (ja) | 擬似ロック検出回路および擬似ロック検出方法、ｐｌｌ回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法 | |
| EP1123580B1 (en) | Charge pump phase locked loop circuit | |
| US7319350B2 (en) | Lock-detection circuit and PLL circuit using same | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| JP2003324350A (ja) | 画像形成装置 | |
| US7323943B2 (en) | PLL circuit with deadlock detection circuit | |
| US6411143B1 (en) | Lock detector for a dual phase locked loop system | |
| EP1289300B1 (en) | Video switching detecting circuit | |
| KR20080077515A (ko) | 위상 록킹 검출 방법 및 이를 수행하기 위한 위상 고정루프 회로 | |
| KR100474988B1 (ko) | 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법 | |
| JPH09200048A (ja) | Ｐｌｌ周波数シンセサイザ | |
| TWI239718B (en) | Phase lock loop with higher resolution | |
| US6559725B1 (en) | Phase noise reduction system for frequency synthesizer and method thereof | |
| CN116865747A (zh) | 锁相环的频率锁定控制方法、频率锁定电路及芯片 | |
| JP2003264460A (ja) | 周波数監視回路、クロック供給装置、および周波数監視方法 | |
| JPH04252616A (ja) | クロック受信回路 | |
| JPH06140928A (ja) | ドリフト検出回路 | |
| JPH08125532A (ja) | 位相同期回路 | |
| JP2002335156A (ja) | システム制御装置およびシステム制御方法 | |
| JP2006304042A (ja) | 水平同期安定化装置 | |
| JP2004080357A (ja) | ロック判定回路及びｐｌｌ周波数シンセサイザ |