JPH01133269A - アナログフロッピーディスクデータセパレータ - Google Patents
アナログフロッピーディスクデータセパレータInfo
- Publication number
- JPH01133269A JPH01133269A JP63251730A JP25173088A JPH01133269A JP H01133269 A JPH01133269 A JP H01133269A JP 63251730 A JP63251730 A JP 63251730A JP 25173088 A JP25173088 A JP 25173088A JP H01133269 A JPH01133269 A JP H01133269A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- clock
- signal
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000003708 edge detection Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は一般にデータ通信、より詳細にはフロッピーデ
ィスクと共に使用する改良されたアナログフロッピーデ
ィスクデータセパレータに係る。
ィスクと共に使用する改良されたアナログフロッピーデ
ィスクデータセパレータに係る。
［従来の技術］
マイクロプロセッサおよびその他の形式のディジタルデ
ータプロセッサにおいて、データ源として最も一般的に
使用されるものの１つにフロツビ−ディスクがある。デ
ータをフロッピーディスクに記憶させる場合、既知のフ
ォーマットの何れかを用いて行なうのが一般的であり、
その代表的なものとして、ＭＦＭ、ＦＭ、ＭＭＦＭ等を
含む自己クロック式マンチェスターコードがある。これ
らのフォーマットの何れかでフロッピーディスクに記憶
された情報の中には、データ信号とクロック信号の両方
が符号化データストリームの形で組合されたものが含ま
れている。フロッピーディスクに記憶した情報を外部デ
ータ処理装置で使用可能とするためには、データセパレ
ータを設けてディスクのデータストリームから再構成し
たデータ信号とクロック信号を別々に取り出す必要があ
る。ディスクのデータストリームにノイズやジッタが生
じたり、フロッピーディスクの回転速度に変動を生じる
おそれがあるため、データセパレータは再構成したクロ
ックデータと入力データ間の同期性を維持する一方、デ
ィスクから取り出した入力データの周波数又は周期の変
動に対して、クロックに必要な調整を行なうことのでき
るものでなければならない。符号化データストリームか
らデータを分離しかつ基準クロックを取り出す技術とし
て最も広く使用されているものの１つにアナログ位相ロ
ックループの使用がある。
ータプロセッサにおいて、データ源として最も一般的に
使用されるものの１つにフロツビ−ディスクがある。デ
ータをフロッピーディスクに記憶させる場合、既知のフ
ォーマットの何れかを用いて行なうのが一般的であり、
その代表的なものとして、ＭＦＭ、ＦＭ、ＭＭＦＭ等を
含む自己クロック式マンチェスターコードがある。これ
らのフォーマットの何れかでフロッピーディスクに記憶
された情報の中には、データ信号とクロック信号の両方
が符号化データストリームの形で組合されたものが含ま
れている。フロッピーディスクに記憶した情報を外部デ
ータ処理装置で使用可能とするためには、データセパレ
ータを設けてディスクのデータストリームから再構成し
たデータ信号とクロック信号を別々に取り出す必要があ
る。ディスクのデータストリームにノイズやジッタが生
じたり、フロッピーディスクの回転速度に変動を生じる
おそれがあるため、データセパレータは再構成したクロ
ックデータと入力データ間の同期性を維持する一方、デ
ィスクから取り出した入力データの周波数又は周期の変
動に対して、クロックに必要な調整を行なうことのでき
るものでなければならない。符号化データストリームか
らデータを分離しかつ基準クロックを取り出す技術とし
て最も広く使用されているものの１つにアナログ位相ロ
ックループの使用がある。
−数的なフロッピーディスクのフォーマットでは、ディ
スクのトラックが同期フィールドとアドレスデータな含
むヘッダ部分と、その次に来てやはり同期ビットと関連
ビットを含むデータ部分とを含んで成る。トラックのヘ
ッダ部分とデータ部分の間には空隙が存在する。ヘッダ
部分は一旦ディスク上でフォーマットされると、その後
変更したり書き改められることはない。しかしながらデ
ータ部分のデータは変更されるのが普通であり、先にデ
ィスクに書込まれた古いデータに代わって新しいデータ
が書込まれる。ヘッダ（アドレス）部分とデータ部分と
の間の遷移時間が書込みスプライスと呼ばれるものであ
る。
スクのトラックが同期フィールドとアドレスデータな含
むヘッダ部分と、その次に来てやはり同期ビットと関連
ビットを含むデータ部分とを含んで成る。トラックのヘ
ッダ部分とデータ部分の間には空隙が存在する。ヘッダ
部分は一旦ディスク上でフォーマットされると、その後
変更したり書き改められることはない。しかしながらデ
ータ部分のデータは変更されるのが普通であり、先にデ
ィスクに書込まれた古いデータに代わって新しいデータ
が書込まれる。ヘッダ（アドレス）部分とデータ部分と
の間の遷移時間が書込みスプライスと呼ばれるものであ
る。
データ部分にデータが書込まれる時刻はヘッダ情報と異
なるため、ディスクへの書込み速度（瞬間的データ速度
）も多少異なることになる。従ってデータセパレータの
位相ロックループがディスクから情報を正しく読出しか
つ同期化するには、まずそれ自身少なくとも２種類の異
なる瞬間的データ速度と同期できなければならない。す
なわち、データセパレータはまずアドレスデータまたは
へラダデータの速度と同期化してアドレス情報を読出し
た後に、データ速度と同期化してデータ情報を読出すよ
うにする必要がある。位相ロックループを適正速度にロ
ックする範囲が同期フィールドである。
なるため、ディスクへの書込み速度（瞬間的データ速度
）も多少異なることになる。従ってデータセパレータの
位相ロックループがディスクから情報を正しく読出しか
つ同期化するには、まずそれ自身少なくとも２種類の異
なる瞬間的データ速度と同期できなければならない。す
なわち、データセパレータはまずアドレスデータまたは
へラダデータの速度と同期化してアドレス情報を読出し
た後に、データ速度と同期化してデータ情報を読出すよ
うにする必要がある。位相ロックループを適正速度にロ
ックする範囲が同期フィールドである。
フロッピーディスクと共に使用されて来た従来のデータ
セパレータの場合、書込みスプライスの間に、水晶その
他の形式の安定クロックから発生される公称クロック速
度でクロック周波数に位相ロックループが固定される。
セパレータの場合、書込みスプライスの間に、水晶その
他の形式の安定クロックから発生される公称クロック速
度でクロック周波数に位相ロックループが固定される。
このクロックは、ディスクからの情報と非同期的に進む
ものである。ディスクから読取り中のデータが同期フィ
ールドであることを感知した時、位相ロックループが切
換えられて同期データに対してロックすることになる。
ものである。ディスクから読取り中のデータが同期フィ
ールドであることを感知した時、位相ロックループが切
換えられて同期データに対してロックすることになる。
［発明が解決しようとする課題］
このような従来構成には、本質的に２つの欠点がある。
１つには、同期フィールドの存在を検出する回路を別に
必要とすることであり、２つめには、この同期検出回路
がディスクから読取り中の情報が同期フィールドである
かそうでないかを判定しようとしている間に、位相ロッ
クループのロック時間が長くなる（２バイト時間までも
）ということである。
必要とすることであり、２つめには、この同期検出回路
がディスクから読取り中の情報が同期フィールドである
かそうでないかを判定しようとしている間に、位相ロッ
クループのロック時間が長くなる（２バイト時間までも
）ということである。
［発明の目的］
従って本発明の目的は、同期検出回路を別個に必要とし
ないアナログフロッピーディスクデータセパレータを提
供することである。
ないアナログフロッピーディスクデータセパレータを提
供することである。
本発明の一般的な目的は、上記の形式のフロッピーディ
スクデータセパレータであって、しかも従来のアナログ
データセパレータより必要回路が少なく、フロッピーデ
ィスクトラックのアドレス部分とデータ部分間の空隙間
のエラーを無くしたフロッピーディスクデータセパレー
タを提供することである。
スクデータセパレータであって、しかも従来のアナログ
データセパレータより必要回路が少なく、フロッピーデ
ィスクトラックのアドレス部分とデータ部分間の空隙間
のエラーを無くしたフロッピーディスクデータセパレー
タを提供することである。
［課題を解決するための手段］
この目的のために、本発明のフロッピーディスクセパレ
ータは、ディスクから読取り中のデータストリームと同
期したクロック信号にロックする位相ロックループ（Ｐ
ＬＬ）を含む。クロック信号は、ディスクからデータビ
ットを受信する毎にリセットされる同期計数器から取出
される。同期計数器の出力は、そのエツジが１／４ビッ
ト時間だけ遅延されたものとなる。次のエツジはその後
で１／２ビット時間ごとに次のデータビットを受信する
までに発生する。これらのクロック信号は位相ロックル
ープに生成されるクロック信号と位相比較して、ＰＬＬ
クロックを入力ディスクデータと同期させる。本発明の
別の特長では、位相ロックループが低ゲインモードと高
ゲインモードの両方で動作する。
ータは、ディスクから読取り中のデータストリームと同
期したクロック信号にロックする位相ロックループ（Ｐ
ＬＬ）を含む。クロック信号は、ディスクからデータビ
ットを受信する毎にリセットされる同期計数器から取出
される。同期計数器の出力は、そのエツジが１／４ビッ
ト時間だけ遅延されたものとなる。次のエツジはその後
で１／２ビット時間ごとに次のデータビットを受信する
までに発生する。これらのクロック信号は位相ロックル
ープに生成されるクロック信号と位相比較して、ＰＬＬ
クロックを入力ディスクデータと同期させる。本発明の
別の特長では、位相ロックループが低ゲインモードと高
ゲインモードの両方で動作する。
以上の目的の他、以下の説明から明らかになるその他の
目的もまとめて言うと、本発明は実質的に特許請求の範
囲において定義し添付図面と関連して行なう以下の説明
に記載したようなフロッピーディスクデータセパレータ
に係る。
目的もまとめて言うと、本発明は実質的に特許請求の範
囲において定義し添付図面と関連して行なう以下の説明
に記載したようなフロッピーディスクデータセパレータ
に係る。
第１図に示した本発明のデータセパレータの実施態様は
、ＸＴＡＬＩおよびＸＴＡＬ２の入力をバッファ（不図
示）に接続されたオシレータ兼バッファを含んでいる。
、ＸＴＡＬＩおよびＸＴＡＬ２の入力をバッファ（不図
示）に接続されたオシレータ兼バッファを含んでいる。
このオシレータは図示のように周波数２４ Ｍ Ｈｚで
振動することができる。オシレータ１ｏの一方の出力が
マスタークロックゼネレータ１２の入力に接続される。
振動することができる。オシレータ１ｏの一方の出力が
マスタークロックゼネレータ１２の入力に接続される。
マスタークロックゼネレータは他の入力において速度制
御信号ＤＲＯ，ＤＰＩも受信する。クロックゼネレータ
１２はそれ自体従来形周波数分割器をいくつか含んでお
り、入力の速度制御信号の制御下で周波数８ＭＨｚ 、
４．８ＭＨｚまたは４ Ｍ Ｈｚの何れかでマスターク
ロック信号出力ＣＬＫを発生する。
御信号ＤＲＯ，ＤＰＩも受信する。クロックゼネレータ
１２はそれ自体従来形周波数分割器をいくつか含んでお
り、入力の速度制御信号の制御下で周波数８ＭＨｚ 、
４．８ＭＨｚまたは４ Ｍ Ｈｚの何れかでマスターク
ロック信号出力ＣＬＫを発生する。
オシレータ１０の周波数を分割されない出力がエツジ検
出器兼クロック同期化回路１４の１人力に与えられる。
出器兼クロック同期化回路１４の１人力に与えられる。
エツジ検出回路１４はもう一方の人力においてフロッピ
ーディスクからデータストリームＲＤＩＮも受信する。
ーディスクからデータストリームＲＤＩＮも受信する。
エツジ検出回路１４が周知の方法でフロッピーディスク
からのデータとオシレータ１ｏに発生される２ ４ Ｍ
Ｈｚのクロックとを同期させ、その出力に同期データ
信号ＤＳＫ ＤＡＴを発生する。
からのデータとオシレータ１ｏに発生される２ ４ Ｍ
Ｈｚのクロックとを同期させ、その出力に同期データ
信号ＤＳＫ ＤＡＴを発生する。
本発明によると、ＤＳＫ ＤＡＴ信号が同期計数器１
６のリセット端末に与えられる。計数器１６はその計数
入力において２４ Ｍ Ｈｚのクロックも受信する。計
数器１６はクロックパルスを計数し、そのリセット端末
においてエツジ検出回路１４から同期データビットを受
信する毎にリセットされる。計数器１６の出力は速度の
異なるクロック信号であり、それぞれの速度がＦＭまた
はＭＦＭのような従来のフロッピーディスクフォーマッ
トおよび５％インチディスクや８インチディスクにおい
て、通常使用されるデータ速度の２倍に相当する。ここ
で説明する本発明の実施態様においては、計数器１６の
出力が２５０ｋＨ２゜３００ｋＨｚ 、５００ｋＨｚ
、６００ｋＨｚ 、ＩＭＨ２である。
６のリセット端末に与えられる。計数器１６はその計数
入力において２４ Ｍ Ｈｚのクロックも受信する。計
数器１６はクロックパルスを計数し、そのリセット端末
においてエツジ検出回路１４から同期データビットを受
信する毎にリセットされる。計数器１６の出力は速度の
異なるクロック信号であり、それぞれの速度がＦＭまた
はＭＦＭのような従来のフロッピーディスクフォーマッ
トおよび５％インチディスクや８インチディスクにおい
て、通常使用されるデータ速度の２倍に相当する。ここ
で説明する本発明の実施態様においては、計数器１６の
出力が２５０ｋＨ２゜３００ｋＨｚ 、５００ｋＨｚ
、６００ｋＨｚ 、ＩＭＨ２である。
計数器１６の出力は、データから１／４ビット時間遅延
されたエツジと、その後計数器が次のデータビットを受
信するまで１／２ビット時間毎に次々と生成されるエツ
ジである。すなわち同期計数器１６はデータビットの受
信によって生成されるリセット信号によってクリアされ
る。このリセット信号は、その時位相ロックループで比
較が進行中であればそれも停止させる。リセット信号が
去ると、計数器１６は再び計数することができる。クロ
ック選択回路１８がビットセルの４分の１後に遷移する
エツジを有する同期計数器出力を選択する。計数器１６
はリセットされるまで計数を続けるので、エツジの遷移
は次のデータビットを受信して計数器１６のリセットが
行なわれるまで１／２ビットセル時間毎に発生し続ける
。
されたエツジと、その後計数器が次のデータビットを受
信するまで１／２ビット時間毎に次々と生成されるエツ
ジである。すなわち同期計数器１６はデータビットの受
信によって生成されるリセット信号によってクリアされ
る。このリセット信号は、その時位相ロックループで比
較が進行中であればそれも停止させる。リセット信号が
去ると、計数器１６は再び計数することができる。クロ
ック選択回路１８がビットセルの４分の１後に遷移する
エツジを有する同期計数器出力を選択する。計数器１６
はリセットされるまで計数を続けるので、エツジの遷移
は次のデータビットを受信して計数器１６のリセットが
行なわれるまで１／２ビットセル時間毎に発生し続ける
。
同期計数器１６で生成された遅延計数信号は、クロック
選択回路１８に与えられる。クロック選択回路１８は、
駆動に関するデータコード、ひいては所望のデータ速度
を表す３つの制御信号ＡＴ、ＭＩＮＩ、ＭＦＭに応じて
、遅延クロック信号の中から１つを選択し、その信号２
ｘＣＬＫ（データ速度の２倍のクロック信号）を従来形
式の位相検出器２０の１人力に与える。本発明のデータ
セパレータの位相ロックループはこの位相検出器２０を
１要素とし、前記遅延クロック信号を用いて位相ロック
ループをフロッピーディスクから獲得されるディスクデ
ータと同期させるのである。
選択回路１８に与えられる。クロック選択回路１８は、
駆動に関するデータコード、ひいては所望のデータ速度
を表す３つの制御信号ＡＴ、ＭＩＮＩ、ＭＦＭに応じて
、遅延クロック信号の中から１つを選択し、その信号２
ｘＣＬＫ（データ速度の２倍のクロック信号）を従来形
式の位相検出器２０の１人力に与える。本発明のデータ
セパレータの位相ロックループはこの位相検出器２０を
１要素とし、前記遅延クロック信号を用いて位相ロック
ループをフロッピーディスクから獲得されるディスクデ
ータと同期させるのである。
位相ロックループは、さらに電圧制御式オシレータ（Ｖ
ＣＯ）２２も含む。オシレータ２２は基準電圧ＶＲＥＦ
を受信して、ここでは便宜上２ＭＨｚとする公称周波数
を設定する。位相検出器２０の出力が低域フィルタ２４
の入力に与えられ、その出力がＶＣＯ２２の周波数制御
入力に与えられる。オシレータ２２の出力がクロック分
割選択回路２６に与えられ、この回路がオシレータ２２
の出力周波数をクロック選択信号１８に与えられるのと
同じ入力速度制御信号ＭＩＮＩ、ＡＴ、ＭＦＭによって
決定される係数で割られる。
ＣＯ）２２も含む。オシレータ２２は基準電圧ＶＲＥＦ
を受信して、ここでは便宜上２ＭＨｚとする公称周波数
を設定する。位相検出器２０の出力が低域フィルタ２４
の入力に与えられ、その出力がＶＣＯ２２の周波数制御
入力に与えられる。オシレータ２２の出力がクロック分
割選択回路２６に与えられ、この回路がオシレータ２２
の出力周波数をクロック選択信号１８に与えられるのと
同じ入力速度制御信号ＭＩＮＩ、ＡＴ、ＭＦＭによって
決定される係数で割られる。
選択回路２６の出力は２ＸＶＣＯ１すなわち公称データ
速度の２倍であり、位相検出器２ｏのもう一方の入力に
与えられる。位相検出器２０は周知の方法で遅延クロッ
クの位相と基準クロックの位相を比較し、この位相差に
基くエラー電圧を発生する。このエラーがフィルタ２４
において平滑化されてオシレータ２２に与えられ、オシ
レータの出力周波数を変更することにより、位相検出器
２０に与えられるクロック信号間の位相差を小さくして
、位相ロックループをディスクデータに対して所望通り
ロックする。
速度の２倍であり、位相検出器２ｏのもう一方の入力に
与えられる。位相検出器２０は周知の方法で遅延クロッ
クの位相と基準クロックの位相を比較し、この位相差に
基くエラー電圧を発生する。このエラーがフィルタ２４
において平滑化されてオシレータ２２に与えられ、オシ
レータの出力周波数を変更することにより、位相検出器
２０に与えられるクロック信号間の位相差を小さくして
、位相ロックループをディスクデータに対して所望通り
ロックする。
クロック分割選択回路２６は、公称データ速度の４倍で
ある信号４ＸＶＣ○も発生し、この信号を２ＸＶＣＯの
信号と共にデータ読出し／続出しウィンドーゼネレータ
２８の入力として与えられる。データ読出し／続出しウ
ィンドーゼネレータ２８は、第２図および第３図に関連
して後述する方法で受信データを正しい１／２とットセ
ルに入れ、データ読出しウィンドー信号（ＲＤＷ）とデ
ータ読出し信号（ＲＤＤ）を生成する。データ読出し／
読出しウィンドーゼネレータ２８は、ディスクからデー
タビットを受信する毎にデータ続出し可能回路３０によ
って発生されるデータ読出し可能信号も受信する。
ある信号４ＸＶＣ○も発生し、この信号を２ＸＶＣＯの
信号と共にデータ読出し／続出しウィンドーゼネレータ
２８の入力として与えられる。データ読出し／続出しウ
ィンドーゼネレータ２８は、第２図および第３図に関連
して後述する方法で受信データを正しい１／２とットセ
ルに入れ、データ読出しウィンドー信号（ＲＤＷ）とデ
ータ読出し信号（ＲＤＤ）を生成する。データ読出し／
読出しウィンドーゼネレータ２８は、ディスクからデー
タビットを受信する毎にデータ続出し可能回路３０によ
って発生されるデータ読出し可能信号も受信する。
本発明の別の特徴では、位相ロックループが同期フィー
ルド部分では比較的高ゲインで動作し、データ部分、ヘ
ッダ部分およびアドレス部分では比較的低いゲインで動
作する。この目的で、ディスクデータストリームの同期
フィールドにおいて高ゲインのループ動作を要する時は
、信号ＶＦＯＥが位相検出可能回路３２に与えられる。
ルド部分では比較的高ゲインで動作し、データ部分、ヘ
ッダ部分およびアドレス部分では比較的低いゲインで動
作する。この目的で、ディスクデータストリームの同期
フィールドにおいて高ゲインのループ動作を要する時は
、信号ＶＦＯＥが位相検出可能回路３２に与えられる。
可能回路３２は同期されたデータ信号ＤＳＫＤＡＴも受
信する。検出可能回路３２はその入力にＤＳＫ ＤＡ
Ｔ信号またはＶＦＯＥ信号が存在する時に位相検出器２
ｏに対する可能信号を発生する。
信する。検出可能回路３２はその入力にＤＳＫ ＤＡ
Ｔ信号またはＶＦＯＥ信号が存在する時に位相検出器２
ｏに対する可能信号を発生する。
低ゲインモードでは、ディスクドライブからデータビッ
トを受信する度に位相検出回路２０と計数器１６のリセ
ットが行われる０位相検出回路２０が可能化されるのは
、各データビットから比較周期１回分の間だけである。
トを受信する度に位相検出回路２０と計数器１６のリセ
ットが行われる０位相検出回路２０が可能化されるのは
、各データビットから比較周期１回分の間だけである。
計数器１６の設定は、位相検出回路のリセット後１／４
ビットセルが経過してからエツジを生成し、その後は１
／２とットセル毎に別のデータビットによってリセット
されるまで次々とエツジを生成するように行なう。但し
、次のデータビットを受信するまでに、１回だけ位相比
較を行なう。前記エツジを位相検出器２ｏによって２Ｘ
ＶＣＯ信号のエツジと対照比較するのである。これらの
エツジの関係を用いて、ＶＣＯ２２に対するポンプアッ
プ信号またはポンプダウン信号を１つ生成する。従って
この低ゲインモードでは、データビット１つ毎に位相ロ
ックループの更新が１回だけ行われる。高ゲインモード
では、ディスクドライブからデータビットを受信する毎
に、位相検出器２ｏ並びに同期計数器１６のリセットが
行なわれる。但し、このモードの場合、ＶＦＯＥ利得制
御信号が位相検出可能回路３２に存在しているため、位
相検出器２０は常に可能化されている。この時も計数器
１６の設定は、位相検出回路のリセットから１／４ビツ
トセルが経過してからエツジを生成し、その後１７２ビ
ツトセル毎に別のデータビットによるすセットが行なわ
れるまで次々とエツジを生成して行くように行なう。こ
のエツジを位相検出器２０によって２ＸＶＣＯ信号のエ
ツジと対照比較する。これらのエツジの関係を用いてＶ
ＣＯ２２からポンプアップ／ポンプダウン信号を生成す
る。
ビットセルが経過してからエツジを生成し、その後は１
／２とットセル毎に別のデータビットによってリセット
されるまで次々とエツジを生成するように行なう。但し
、次のデータビットを受信するまでに、１回だけ位相比
較を行なう。前記エツジを位相検出器２ｏによって２Ｘ
ＶＣＯ信号のエツジと対照比較するのである。これらの
エツジの関係を用いて、ＶＣＯ２２に対するポンプアッ
プ信号またはポンプダウン信号を１つ生成する。従って
この低ゲインモードでは、データビット１つ毎に位相ロ
ックループの更新が１回だけ行われる。高ゲインモード
では、ディスクドライブからデータビットを受信する毎
に、位相検出器２ｏ並びに同期計数器１６のリセットが
行なわれる。但し、このモードの場合、ＶＦＯＥ利得制
御信号が位相検出可能回路３２に存在しているため、位
相検出器２０は常に可能化されている。この時も計数器
１６の設定は、位相検出回路のリセットから１／４ビツ
トセルが経過してからエツジを生成し、その後１７２ビ
ツトセル毎に別のデータビットによるすセットが行なわ
れるまで次々とエツジを生成して行くように行なう。こ
のエツジを位相検出器２０によって２ＸＶＣＯ信号のエ
ツジと対照比較する。これらのエツジの関係を用いてＶ
ＣＯ２２からポンプアップ／ポンプダウン信号を生成す
る。
ＭＦＭコードの場合、コードビット間の最小距離がビッ
トセル１つ分、最大距離がビットセル２つ分である。従
ってこの高ゲインモードでは、データビット１つ毎に位
相ロックループに対する更新が４回まで行なわれ、それ
によってループのゲインを増すことができる。
トセル１つ分、最大距離がビットセル２つ分である。従
ってこの高ゲインモードでは、データビット１つ毎に位
相ロックループに対する更新が４回まで行なわれ、それ
によってループのゲインを増すことができる。
第２図に示すように、データ読出し／続出しウィンドー
ゼネレータ２８はＡＮＤゲート３４を含んでおり、これ
がデータ読出し可能信号および２’ ＸＣＬＫ信号
に対するゲート制御を行って、遅延データ信号（第３図
ｅ）を生成する。この信号はデータセパレータからデー
タパルスを１つ受信する毎に１つのパルスを有する信号
である。このように２ＸＣＬＫ信号を用いることによっ
て、データを％ビットセル分有効に遅延させる。
ゼネレータ２８はＡＮＤゲート３４を含んでおり、これ
がデータ読出し可能信号および２’ ＸＣＬＫ信号
に対するゲート制御を行って、遅延データ信号（第３図
ｅ）を生成する。この信号はデータセパレータからデー
タパルスを１つ受信する毎に１つのパルスを有する信号
である。このように２ＸＣＬＫ信号を用いることによっ
て、データを％ビットセル分有効に遅延させる。
４ＸＶＣＯ信号（第３図ａ）と２ ｘ Ｖ Ｃ，Ｏ信号
（第３図ｂ）がウィンドーゼネレータ３６の入力に与え
られる。ウィンドーゼネレータ３６は補完的な２つの信
号ウィンドーＡ（第３図Ｃ）とウィンドーＢ（第３図・
ｄ）を生成する。これらの信号を２つ一緒にするとデー
タセルのビット時間の半分になる。ウィンドーゼネレー
タ３６が２ ＸＶＣＯ信号を２で割ってＩ ＸＶＣＯ信
号を生成し、これをウィンドーゼネレータにおいて使用
してビット時間を２つの１／２ビツトセルに分割する。
（第３図ｂ）がウィンドーゼネレータ３６の入力に与え
られる。ウィンドーゼネレータ３６は補完的な２つの信
号ウィンドーＡ（第３図Ｃ）とウィンドーＢ（第３図・
ｄ）を生成する。これらの信号を２つ一緒にするとデー
タセルのビット時間の半分になる。ウィンドーゼネレー
タ３６が２ ＸＶＣＯ信号を２で割ってＩ ＸＶＣＯ信
号を生成し、これをウィンドーゼネレータにおいて使用
してビット時間を２つの１／２ビツトセルに分割する。
ＭＦＭデータの場合、符号化されたデータビットの各々
がデータセルのクロック部分またはデータ部分の何れか
にパルスを有している。
がデータセルのクロック部分またはデータ部分の何れか
にパルスを有している。
遅延信号とウィンドーＡ、Ｂをデータウィンドー選択回
路３８に与えると、回路３８はどの１／２ビツトウイン
ドーにデータビットを入れるかを決定する。ウィンドー
選択回路３８に内蔵された従来形式の論理回路の動作に
より（説明を省略する）、ウィンドーＡが活動状態（高
位）である時にデータウィンドー選択回路３８に印加さ
れる全ての信号がウィンドーＡに入るとみなされること
になる。同様、ウィンドーＢが活動状態（高位）である
時にデータウィンドー選択回路３８に印加される全ての
信号がウィンドーＢに入るとみなされることになる。
路３８に与えると、回路３８はどの１／２ビツトウイン
ドーにデータビットを入れるかを決定する。ウィンドー
選択回路３８に内蔵された従来形式の論理回路の動作に
より（説明を省略する）、ウィンドーＡが活動状態（高
位）である時にデータウィンドー選択回路３８に印加さ
れる全ての信号がウィンドーＡに入るとみなされること
になる。同様、ウィンドーＢが活動状態（高位）である
時にデータウィンドー選択回路３８に印加される全ての
信号がウィンドーＢに入るとみなされることになる。
データウィンドー選択回路３８によって生成される出力
信号はデータＡ（第３図ｆ）とデータＢ（第３図ｇ）で
ある。データＡはその前にウィンドーＡが活動状態であ
った時にデータビットを受信したかどうかを示すもので
ある。すなわち、第３図から分かるように、その前のウ
ィンドーＡの活動時間の間にデータを受信していれば、
このウィンドーＡの活動時間の終了時から次のウィンド
ーＡの時間の終了時までデータＡ信号が活動状態（高位
）になる。それと同様に、その前のウィンドーＢの活動
時間中にデータを受信していれば、ウィンドーＢの活動
時間の終了時から次のウィンドーＢの時間の終了時まで
データＢ信号が活動状態とな′る。
信号はデータＡ（第３図ｆ）とデータＢ（第３図ｇ）で
ある。データＡはその前にウィンドーＡが活動状態であ
った時にデータビットを受信したかどうかを示すもので
ある。すなわち、第３図から分かるように、その前のウ
ィンドーＡの活動時間の間にデータを受信していれば、
このウィンドーＡの活動時間の終了時から次のウィンド
ーＡの時間の終了時までデータＡ信号が活動状態（高位
）になる。それと同様に、その前のウィンドーＢの活動
時間中にデータを受信していれば、ウィンドーＢの活動
時間の終了時から次のウィンドーＢの時間の終了時まで
データＢ信号が活動状態とな′る。
データＡ信号およびデータＢ信号がウィンドーＡ信号と
共にデータ選択回路４０に印加されると、回路４０はデ
ータＡ信号とデータＢ信号のどちらをサンプリングする
かを選択し、出力として非ゼロ復帰（ＮＲＺＤＡＴ）信
号（第３図ｈ）を発生する。データ選択回路４０はウィ
ンドーＡが非活動状態の時はデータＡ信号をサンプリン
グし、ウィンドーＡが活動状態（ウィンドーＢが非活動
状態）の時はデータＢ信号をサンプリングする。
共にデータ選択回路４０に印加されると、回路４０はデ
ータＡ信号とデータＢ信号のどちらをサンプリングする
かを選択し、出力として非ゼロ復帰（ＮＲＺＤＡＴ）信
号（第３図ｈ）を発生する。データ選択回路４０はウィ
ンドーＡが非活動状態の時はデータＡ信号をサンプリン
グし、ウィンドーＡが活動状態（ウィンドーＢが非活動
状態）の時はデータＢ信号をサンプリングする。
２ｘＶＣＯ信号と４ＸＶＣＯ信号はパルスウィンドーゼ
ネレータ４２の入力にも印加されて、ゼネレータ４２が
パルスウィンドー信号（第３図ｉ）を生成する。パルス
ウィンドー信号は、ウィンドーＡ信号を増幅器４４で増
幅したものである出力のデータ続出しウィンドー（ＲＤ
Ｗ）信号（第３図ｋ）に集中される。パルスウィンドー
信号はＮＡＮＤゲート４６の一方の入力に印加される。
ネレータ４２の入力にも印加されて、ゼネレータ４２が
パルスウィンドー信号（第３図ｉ）を生成する。パルス
ウィンドー信号は、ウィンドーＡ信号を増幅器４４で増
幅したものである出力のデータ続出しウィンドー（ＲＤ
Ｗ）信号（第３図ｋ）に集中される。パルスウィンドー
信号はＮＡＮＤゲート４６の一方の入力に印加される。
ＮＡＮＤゲート４６の他方の入力はＮＲＤＺＤＡＴ信号
を受信する。パルスウィンドー信号がデータ選択回路４
０からのＮＲＺＤＡＴ信号をすンプリングして逆読取り
データ信号ＲＤＤ （第３図ｊ）を生成する。このよう
にしてパルスウィンドー信号がＲＤＤ出力信号とＲＤＷ
出力信号の相対的位置を、これらの信号が印加されるデ
ィスク制御器に受は入れられるように設定する。
を受信する。パルスウィンドー信号がデータ選択回路４
０からのＮＲＺＤＡＴ信号をすンプリングして逆読取り
データ信号ＲＤＤ （第３図ｊ）を生成する。このよう
にしてパルスウィンドー信号がＲＤＤ出力信号とＲＤＷ
出力信号の相対的位置を、これらの信号が印加されるデ
ィスク制御器に受は入れられるように設定する。
データ読出し／続出しウィンドーゼネレータ２８のその
他の出力は、ＮＲＺＤＡＴ信号を増幅器４８で増幅した
ディスクデータ信号と、インバータ増幅器５０において
増幅、逆転された２ ＸＶＣＯ公称データ速度信号であ
る。
他の出力は、ＮＲＺＤＡＴ信号を増幅器４８で増幅した
ディスクデータ信号と、インバータ増幅器５０において
増幅、逆転された２ ＸＶＣＯ公称データ速度信号であ
る。
［発明の効果］
本発明の一実施態様に関する以上の説明から分かるよう
に、本発明のデータセパレータはいろいろなコードに関
して動作精度を向上させることができる。また、以上に
記載した本発明の実施態様は、本発明の思想および範囲
から逸脱しない限り、いろいろな変更を加え得るもので
あることも理解されよう。
に、本発明のデータセパレータはいろいろなコードに関
して動作精度を向上させることができる。また、以上に
記載した本発明の実施態様は、本発明の思想および範囲
から逸脱しない限り、いろいろな変更を加え得るもので
あることも理解されよう。
第１図は本発明の一実施態様によるフロッピーディスク
データセパレータの略構成図である。 第２図は第１図のデータセパレータのデータ読出し／続
出しウィンドーゼネレータを示す略構成図である。 第３図（ａ）〜（ｋ）は、第２図のデータ読出し／続出
しウィンドーゼネレータの動作を理解する上で使用する
信号の波形を示す。 １０・・・オシレータ、 １２・・・マスタークロツタゼネレータ、１４・・・エ
ツジ検出器兼クロック同期化回路１６・・・同期計数器
、 １８・・・クロック選択回路、 ２０・・・位相検出器、 ２２・・・電圧制御式オシレータ、 ２４・・ ・低域フィルタ、 ２６・・・クロック分割選択回路、 ２８・・・データ読出し／続出しウィンドーゼネレータ
、 ３０・・・データ読出し可能回路、 ３２・・・位相検出可能回路、 ３４・ ・ ・ＡＮＤゲート、 ３６・・・ウィンドーゼネレータ、 ３８・・・データウィンドー選択回路、４０・・・デー
タ選択回路、 ４２・・・パルスウィンドーゼネレータ、４４・・・増
幅器、 ４６・・ ・ＮＡＮＤゲート、 ４８・・・増幅器、 ５０・・・インバータ増幅器。
データセパレータの略構成図である。 第２図は第１図のデータセパレータのデータ読出し／続
出しウィンドーゼネレータを示す略構成図である。 第３図（ａ）〜（ｋ）は、第２図のデータ読出し／続出
しウィンドーゼネレータの動作を理解する上で使用する
信号の波形を示す。 １０・・・オシレータ、 １２・・・マスタークロツタゼネレータ、１４・・・エ
ツジ検出器兼クロック同期化回路１６・・・同期計数器
、 １８・・・クロック選択回路、 ２０・・・位相検出器、 ２２・・・電圧制御式オシレータ、 ２４・・ ・低域フィルタ、 ２６・・・クロック分割選択回路、 ２８・・・データ読出し／続出しウィンドーゼネレータ
、 ３０・・・データ読出し可能回路、 ３２・・・位相検出可能回路、 ３４・ ・ ・ＡＮＤゲート、 ３６・・・ウィンドーゼネレータ、 ３８・・・データウィンドー選択回路、４０・・・デー
タ選択回路、 ４２・・・パルスウィンドーゼネレータ、４４・・・増
幅器、 ４６・・ ・ＮＡＮＤゲート、 ４８・・・増幅器、 ５０・・・インバータ増幅器。
Claims (1)
- 【特許請求の範囲】 １）フロッピーディスクデータセパレータであって、外
部データ源から符号化されたデータストリームを受信す
る手段と、該データ受信手段に結合されており、該デー
タ受信手段がデータビットを受信する毎にリセットされ
て入力データストリームと同期された遅延クロックを発
生する計数器手段と、可変周波数オシレータと位相検出
器とを含み、該遅延クロックと前記オシレータの出力か
ら取り出した基準クロックとを比較して、基準クロック
の位相を変化させる制御信号を発生するアナログ位相ロ
ックループと、該位相ロックループに結合されており該
基準クロックに応じてデータパルスとクロックパルスを
別々に生成するデータおよびクロックゼネレータ手段と
を含んで成るアナログフロッピーディスクデータセパレ
ータ。 ２）前記計数器の出力の１つを前記遅延クロックとして
選択するように前記計数器と前記位相検出器との間に配
設された手段をさらに含んで成る請求項１に記載のフロ
ッピーディスクデータセパレータ。 ３）前記位相ロックループを入力データストリームの同
期フィールド部分において比較的高いゲインで動作せし
め、入力データストリームのデータ部分、ヘッダ部分お
よびアドレス部分において比較的低いゲインで動作せし
める手段をさらに含んで成る請求項２に記載のフロッピ
ーディスクデータセパレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US106,552 | 1987-10-06 | ||
| US07/106,552 US4845575A (en) | 1987-10-06 | 1987-10-06 | Analog floppy disk data separator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01133269A true JPH01133269A (ja) | 1989-05-25 |
| JP2537999B2 JP2537999B2 (ja) | 1996-09-25 |
Family
ID=22312033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63251730A Expired - Fee Related JP2537999B2 (ja) | 1987-10-06 | 1988-10-05 | アナログフロッピ―ディスクデ―タセパレ―タ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4845575A (ja) |
| JP (1) | JP2537999B2 (ja) |
| CA (1) | CA1311298C (ja) |
| GB (1) | GB2210758B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004097812A1 (ja) * | 2003-04-30 | 2004-11-11 | Ricoh Company, Ltd. | 情報記録方法及び装置、情報再生方法及び装置、並びに記録媒体 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0785285B2 (ja) * | 1989-12-28 | 1995-09-13 | 株式会社東芝 | 磁気記録再生装置 |
| MY106779A (en) * | 1990-09-07 | 1995-07-31 | Mitsubishi Heavy Ind Ltd | Magnetic recording method and circuit for toll road ticket. |
| JP2606090B2 (ja) * | 1993-07-14 | 1997-04-30 | 日本電気株式会社 | 光学的情報制御装置 |
| US6031672A (en) * | 1996-12-17 | 2000-02-29 | International Business Machines Corporation | Method and apparatus for servo data pattern detection |
| JP4499372B2 (ja) * | 2003-04-30 | 2010-07-07 | 株式会社リコー | 情報記録方法と情報再生方法と情報記録装置と情報再生装置とコンピュータ読み取り可能な記録媒体 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532297A (en) * | 1978-07-17 | 1980-03-06 | Digital Equipment Corp | Device for reading plurally recorded data on magnetic disk |
| JPS55125515A (en) * | 1979-03-20 | 1980-09-27 | Ricoh Co Ltd | Memory control method |
| JPS59167813A (ja) * | 1983-03-14 | 1984-09-21 | Toshiba Corp | 位相同期回路 |
| JPS6032430A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | ２段形位相同期回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456884A (en) * | 1981-11-16 | 1984-06-26 | Sri International | Phase-lock loop and Miller decoder employing the same |
| GB2112235B (en) * | 1981-12-02 | 1986-01-02 | Standard Microsyst Smc | Improved floppy disk data separator |
| EP0121750B1 (fr) * | 1983-03-11 | 1987-03-18 | Alcatel | Circuit de récupération du rythme d'une transmission synchrone de données utilisant une combinaison des codes biphase L et biphase modifié |
| CA1253619A (en) * | 1985-04-22 | 1989-05-02 | Sony Corporation | Apparatus for reproducing a digital signal |
| US4734900A (en) * | 1986-04-25 | 1988-03-29 | International Business Machines Corporation | Restoring and clocking pulse width modulated data |
| JPH0770991B2 (ja) * | 1986-08-27 | 1995-07-31 | 日本電気株式会社 | クロツク再生回路 |
-
1987
- 1987-10-06 US US07/106,552 patent/US4845575A/en not_active Expired - Lifetime
-
1988
- 1988-09-20 GB GB8822075A patent/GB2210758B/en not_active Expired - Lifetime
- 1988-10-05 CA CA000579199A patent/CA1311298C/en not_active Expired - Lifetime
- 1988-10-05 JP JP63251730A patent/JP2537999B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5532297A (en) * | 1978-07-17 | 1980-03-06 | Digital Equipment Corp | Device for reading plurally recorded data on magnetic disk |
| JPS55125515A (en) * | 1979-03-20 | 1980-09-27 | Ricoh Co Ltd | Memory control method |
| JPS59167813A (ja) * | 1983-03-14 | 1984-09-21 | Toshiba Corp | 位相同期回路 |
| JPS6032430A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | ２段形位相同期回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004097812A1 (ja) * | 2003-04-30 | 2004-11-11 | Ricoh Company, Ltd. | 情報記録方法及び装置、情報再生方法及び装置、並びに記録媒体 |
| US7652966B2 (en) | 2003-04-30 | 2010-01-26 | Ricoh Company, Ltd. | Information recording method and apparatus, information reproducing method and apparatus, and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2210758A (en) | 1989-06-14 |
| US4845575A (en) | 1989-07-04 |
| GB2210758B (en) | 1992-03-04 |
| CA1311298C (en) | 1992-12-08 |
| JP2537999B2 (ja) | 1996-09-25 |
| GB8822075D0 (en) | 1988-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147530A (en) | PLL circuit | |
| US4795985A (en) | Digital phase lock loop | |
| JPH0442752B2 (ja) | ||
| US4365210A (en) | Data and clock recovery system having a phase-locked-loop and which controls dynamic loop response of a data stream of unknown data format | |
| WO2005086352A1 (ja) | 位相同期回路および情報再生装置 | |
| JPH04134762A (ja) | 光ディスク再生装置 | |
| JPH0465474B2 (ja) | ||
| JPH02101679A (ja) | 入力データ再生方法、入力データをデータ同期化クロツクに合わせる方法、入力データをデータ標準化クロツクに合わせるための装置、及び入力データ・パルスをサーボ・データ標準化クロックに合わせるための装置 | |
| JPH0339352B2 (ja) | ||
| JPH01133269A (ja) | アナログフロッピーディスクデータセパレータ | |
| JPS62234421A (ja) | 位相ロツクル−プ | |
| JPS5923926A (ja) | フエ−ズ・ロツク・ル−プ回路 | |
| JPS59167813A (ja) | 位相同期回路 | |
| JPS60236167A (ja) | クロツク抽出回路 | |
| JP2592559B2 (ja) | 情報記録再生装置の位相同期回路 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2560516B2 (ja) | ディジタル信号処理装置 | |
| JPH0247653Y2 (ja) | ||
| JPH02132682A (ja) | ディスク装置のデータ復調回路 | |
| JPS62188065A (ja) | デ−タセパレ−ト回路 | |
| JPH0264967A (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPS5989052A (ja) | ビツト同期回路 | |
| JPS59117347A (ja) | 位相同期回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |