JPS60236167A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPS60236167A JPS60236167A JP59092312A JP9231284A JPS60236167A JP S60236167 A JPS60236167 A JP S60236167A JP 59092312 A JP59092312 A JP 59092312A JP 9231284 A JP9231284 A JP 9231284A JP S60236167 A JPS60236167 A JP S60236167A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input signal
- detected
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はディジタルオーディオディスクプレーヤのクロ
ック抽出回路に関するものである。
ック抽出回路に関するものである。
従来例の構成とその問題点
一般に、ディジタルオーディオディスクプレーヤにおい
ては、ピット同期回路によりディスクより読み出したデ
ジタル人力信号に同量したクロックを作製し、これをデ
ータ処理のクロックとじて３ へ−／ 用いている。
ては、ピット同期回路によりディスクより読み出したデ
ジタル人力信号に同量したクロックを作製し、これをデ
ータ処理のクロックとじて３ へ−／ 用いている。
従来、このようなビット同期回路として、ＰＬＬ回路を
Ｊ’１１いたものが知られている。
Ｊ’１１いたものが知られている。
ＰＬＬ１路の応答周波数は主にＰＬＬループ内ニ設ケラ
れたローパスフィルタにより決定される。
れたローパスフィルタにより決定される。
一般に同期引き込みに要する時間は短かい方が良いので
、応答周波数を高く選ぶ。すなわちローパスフィルタの
カットオフ周波数を高く選ぶ必要がある。
、応答周波数を高く選ぶ。すなわちローパスフィルタの
カットオフ周波数を高く選ぶ必要がある。
一方、人力信号の欠落した場合などのＰＬＬ回路への外
乱に対しては、応答周波数が低い方が影響を受けにくく
安定に動作する。このためローパスフィルタのカットオ
フ周波数を低く選ぶ必要がある。
乱に対しては、応答周波数が低い方が影響を受けにくく
安定に動作する。このためローパスフィルタのカットオ
フ周波数を低く選ぶ必要がある。
このように、ビット同期回路としてＰＬＬ回路を用いた
場合には系の高速応答性と系の安定性は相反するため、
ローパスフィルタのカットオフ周波数を１つに定める事
が困難である。このため、ビット同期回路としてＰＬＬ
回路を用いた従来のディジタルオーディオディスクプレ
ーヤにおいては、ビット同期の最適設、ｔ１が困難であ
・た１、発明の１−］的 本発明はビット同期ＩＩｉ路の応答周波数を、ビ。
場合には系の高速応答性と系の安定性は相反するため、
ローパスフィルタのカットオフ周波数を１つに定める事
が困難である。このため、ビット同期回路としてＰＬＬ
回路を用いた従来のディジタルオーディオディスクプレ
ーヤにおいては、ビット同期の最適設、ｔ１が困難であ
・た１、発明の１−］的 本発明はビット同期ＩＩｉ路の応答周波数を、ビ。
ト同期の状態を検出して切り喚えるＩｔ Ｋよって、ビ
ット同期回路の最適設置１１を行なうことができイ）よ
うにしたクロック抽出回路をｌ、ｊ供（−るもので、←
。
ット同期回路の最適設置１１を行なうことができイ）よ
うにしたクロック抽出回路をｌ、ｊ供（−るもので、←
。
る。
発明の構成
、本発明は、ビット回期回路と、回１υＩｔ、ＩずＪ７
検出回路や人力信号欠落（企出回路雪の〜“１１常検出
回路〕、ビット同１ｔＪ１回路応答周波数切換え回路と
に、１．す（１／ｌ成される。そして同期（１ずハ検出
回路Ｖ（、にり、ビット同ｊｔＪ］回路かけずノ１．て
り「」ツク油出が１１確Ｖ（行なわれていない＋１１が
検出された場合しこｔｌ、ピノ１同期回路応答周波数切
換え回路によりＬｌ・４．４周σｔｔｑを上げて、Ｕ１
同朋）での時間を慎ノ縮する。−カ、人力信号欠落検出
回路により、人カ信弓に欠落が検出された場合にＶ［、
ビ、１・同期回路応答周肢数切換え回路により応答周波
数を下げて、入力信シ；の欠落によりビット同期が乱れ
る１、１を減少さ１−る１、６ ベー／ 実施例の説明 本発明の一実施例について、図面を参照しながら説明す
る。
検出回路や人力信号欠落（企出回路雪の〜“１１常検出
回路〕、ビット同１ｔＪ１回路応答周波数切換え回路と
に、１．す（１／ｌ成される。そして同期（１ずハ検出
回路Ｖ（、にり、ビット同ｊｔＪ］回路かけずノ１．て
り「」ツク油出が１１確Ｖ（行なわれていない＋１１が
検出された場合しこｔｌ、ピノ１同期回路応答周波数切
換え回路によりＬｌ・４．４周σｔｔｑを上げて、Ｕ１
同朋）での時間を慎ノ縮する。−カ、人力信号欠落検出
回路により、人カ信弓に欠落が検出された場合にＶ［、
ビ、１・同期回路応答周肢数切換え回路により応答周波
数を下げて、入力信シ；の欠落によりビット同期が乱れ
る１、１を減少さ１−る１、６ ベー／ 実施例の説明 本発明の一実施例について、図面を参照しながら説明す
る。
第１図は、本発明の一実施例における全体のブロック図
である。
である。
２はディスク１全回転させるモータ、３はディスク１よ
り信号を読み取る読み取り手段、４はビット同期の一手
段であるＰＬＬ回路、６は信号欠落検出手段、６は同期
はずれ検出手段、７は信号処１回路、８は位相比較回路
、９は応答周波数切換え機能をｂった低域通過回路（以
下ＬＰＦという）１０は重用制御発振器（以下ｖＣＯと
いう）である。
り信号を読み取る読み取り手段、４はビット同期の一手
段であるＰＬＬ回路、６は信号欠落検出手段、６は同期
はずれ検出手段、７は信号処１回路、８は位相比較回路
、９は応答周波数切換え機能をｂった低域通過回路（以
下ＬＰＦという）１０は重用制御発振器（以下ｖＣＯと
いう）である。
モータ２が回転し、ディスク１より読み取り手段３によ
り信号が読み取られてゆく。この信号とＶＣＯｌｏより
発生したクロ・ツクとを位相比較器８で位相比較して、
位相誤差を検出する。これを、ＬＰＦ９により積分して
、ｖＣｏｌｏに入力する。
り信号が読み取られてゆく。この信号とＶＣＯｌｏより
発生したクロ・ツクとを位相比較器８で位相比較して、
位相誤差を検出する。これを、ＬＰＦ９により積分して
、ｖＣｏｌｏに入力する。
−ヒ記一連の動作はＰＬＬ回路としてすでに公知である
。
。
ここで、通常動作時、人力１１”ｌ ｊＪが欠落し！、
：、川合、用期がはずれた場合の各部の（；ｉ ｊ；波
形’４． ｆｆｉ ２図に示す。
：、川合、用期がはずれた場合の各部の（；ｉ ｊ；波
形’４． ｆｆｉ ２図に示す。
第２図すはディスク」：り読み出した信号、ａＶ１信号
すを時間軸１．で拡大した信１；、ｃｔ、ロト４．４固
波数の早いＬＰＦ［より積分を行な−）だ位相ｉ！！ｌ
Ｘ波形、ｄは通常の応答周波数のＬＰＦにより積分を
行なった位相誤差波形、ｅし１応答周波数のｌｌ′Ｉ！
いＬＰＦにより積分を行なったＱ ４４１ ＜ｅｌ差波
形、ｆは本発明によるＬＰＦのり換えを行な−〕だ場合
の（）シ。
すを時間軸１．で拡大した信１；、ｃｔ、ロト４．４固
波数の早いＬＰＦ［より積分を行な−）だ位相ｉ！！ｌ
Ｘ波形、ｄは通常の応答周波数のＬＰＦにより積分を
行なった位相誤差波形、ｅし１応答周波数のｌｌ′Ｉ！
いＬＰＦにより積分を行なったＱ ４４１ ＜ｅｌ差波
形、ｆは本発明によるＬＰＦのり換えを行な−〕だ場合
の（）シ。
相誤差波形である。
またｔｌ、ｔ４ｉｆｆ、通常動作時、ｔ２ｉ１、人力信
号欠落時、ｔ３ は同期はずｉＬ Ｉｔ？である。
号欠落時、ｔ３ は同期はずｉＬ Ｉｔ？である。
１、．１４に示す通常動作時ＶＣし１、モータ２のワウ
。
。
フラッタなどで人力信号が変動しているため、ＶＣＯｌ
ｏの発賑周波数もその変動に；口にするり工が望ましい
。この場合に第２図Ｃのようにノイズ成分が多く混入し
ている信号でｖＣＯｌｏの制御を行なう事はシステム安
定ゼ１４の点で問題が発生する。モータ２のワウ、フラ
ッタに十分追従する稈了 ベーン゛ 度の応な周波数を持つＬＰＦ９’ｉ用いてｖＣＯｌ。
ｏの発賑周波数もその変動に；口にするり工が望ましい
。この場合に第２図Ｃのようにノイズ成分が多く混入し
ている信号でｖＣＯｌｏの制御を行なう事はシステム安
定ゼ１４の点で問題が発生する。モータ２のワウ、フラ
ッタに十分追従する稈了 ベーン゛ 度の応な周波数を持つＬＰＦ９’ｉ用いてｖＣＯｌ。
の側位１１を行なうために、そのように設計されたｄの
ような波形でｖＣｏｌｏの制御を行なう事がシスチン・
安定ｔ’ｌ−の点で最適である。
ような波形でｖＣｏｌｏの制御を行なう事がシスチン・
安定ｔ’ｌ−の点で最適である。
ｔ２ｒＣ小す人力信＋うが欠落した場合には、位相比較
器８の出力は、完全に誤捷った信号を出力するため、そ
の出力を積分するＬＰＦ９出力も完全に誤１つだもので
ある。この誤１つだ信号を用いてｖＣｏｌｏの制御を行
なうため、ｖＣＯｌｏの発壁周波数は大きく変動する。
器８の出力は、完全に誤捷った信号を出力するため、そ
の出力を積分するＬＰＦ９出力も完全に誤１つだもので
ある。この誤１つだ信号を用いてｖＣｏｌｏの制御を行
なうため、ｖＣＯｌｏの発壁周波数は大きく変動する。
この場合、変動の１糺は、ＬＰＦ９の応答周波数が低い
方が少なく抑えらノ］５る。
方が少なく抑えらノ］５る。
仮に応答周波数がＯＨｚ であったとすれば、人力信号
が欠落してもｖＣｏｌｏの発振周波数は通常動作時の発
振周波数をホールドする。このように、人力信号が欠落
した場合には、ＬＰＦの応答周波数を下げる事が／ステ
ム安定性の−にからも有利である。
が欠落してもｖＣｏｌｏの発振周波数は通常動作時の発
振周波数をホールドする。このように、人力信号が欠落
した場合には、ＬＰＦの応答周波数を下げる事が／ステ
ム安定性の−にからも有利である。
ｔ、に示すビット同期への引き込み時には、ＰＬＬ回路
４の応答周波数、すなわちＬＰＦ９の応答周波数が高い
力が引き込みに要−・Ｖる時間が減少スルｏ ｔ ｆｘ
わち、ｌｌ Ａ１１４的なりＣ０１００制ｉｉ１’ｌｌ
１．ｉ月は第２図ｆのような（、；吟である。
４の応答周波数、すなわちＬＰＦ９の応答周波数が高い
力が引き込みに要−・Ｖる時間が減少スルｏ ｔ ｆｘ
わち、ｌｌ Ａ１１４的なりＣ０１００制ｉｉ１’ｌｌ
１．ｉ月は第２図ｆのような（、；吟である。
本実施例しこおいてし［、人力信弓欠落検出Ｔ’１″之
６及び同期はずれ検出Ｔ＝ｌグ６を４１加する’１１
＋’４よバＣ１Ｌ記のように理想的；４： ｖ ｃ ｏ
１ｏの制御１ｌｌｌ信シ：］第２図３１６実現１．て
いる。すなわｆハ人力信シ；欠落検出手段として、人力
信シー；＝の「、ンベ目−ソ嶺検出し、あるレベルリ、
ド９４ ｆ（ｈは欠落のｔｌｌ ’ＪＩ４ ｋ：行なう
ものや、人カイ７ｊ−１′１）ＩＪｌ、 ＋名ｖ（、ｔ
ｌｌイ、１１４１４ 反転Ｌ’ｉｌ ｌす１を検出し、
ある長さｌ′ｕ Ｉ″の場合にｔ［人力Ｌｊ ”、１が
欠落していると判定するものヲ用い、この出力があると
きはＬＰＦ９の応答周波数を低くする。
６及び同期はずれ検出Ｔ＝ｌグ６を４１加する’１１
＋’４よバＣ１Ｌ記のように理想的；４： ｖ ｃ ｏ
１ｏの制御１ｌｌｌ信シ：］第２図３１６実現１．て
いる。すなわｆハ人力信シ；欠落検出手段として、人力
信シー；＝の「、ンベ目−ソ嶺検出し、あるレベルリ、
ド９４ ｆ（ｈは欠落のｔｌｌ ’ＪＩ４ ｋ：行なう
ものや、人カイ７ｊ−１′１）ＩＪｌ、 ＋名ｖ（、ｔ
ｌｌイ、１１４１４ 反転Ｌ’ｉｌ ｌす１を検出し、
ある長さｌ′ｕ Ｉ″の場合にｔ［人力Ｌｊ ”、１が
欠落していると判定するものヲ用い、この出力があると
きはＬＰＦ９の応答周波数を低くする。
捷だ、同期はずＪｚ検出手段と１．て、人力１．１号と
、ｖＣｏｌｏの発掘出力のエツジを比較するものぐ、信
号処理回路７を用いて、人力信シ；の、１テ（りを面出
するものなどを））１い、この出力があるどきｒ、ｔ
Ｌ Ｐ Ｆ９の応答周波数を高くする。
、ｖＣｏｌｏの発掘出力のエツジを比較するものぐ、信
号処理回路７を用いて、人力信シ；の、１テ（りを面出
するものなどを））１い、この出力があるどきｒ、ｔ
Ｌ Ｐ Ｆ９の応答周波数を高くする。
発明の効果
以トの説明から明らかな」：うＶ（、本発明によ）１９
ベーン げ、人力信号の欠落等の異常状態や、ビ・ノド同期はず
れを検出し、その検出結果にもとづいてビ、ソト同期回
路の応答周波数を切換える事により、安定にビット同期
を行なう事ができる。
ベーン げ、人力信号の欠落等の異常状態や、ビ・ノド同期はず
れを検出し、その検出結果にもとづいてビ、ソト同期回
路の応答周波数を切換える事により、安定にビット同期
を行なう事ができる。
第１図は本発明の一実施例におけるクロック抽出回路の
構成を示すブロフク図、第２図はその動作状態を示す波
形図である。 １・・・・・ディスク、２・・・・・モータ、３・・・
・・読み取り手段、４・・・・・・ＰＬＬ回路、６・・
・・・・信号欠落検出手段、６・・・・・同期はずれ検
出手段、了・・・・・・信号処理回路、８・・・・・・
位相比較回路、９・・・・・・ＬＰＦ、１０−・−＝Ｖ
ＣＯ８
構成を示すブロフク図、第２図はその動作状態を示す波
形図である。 １・・・・・ディスク、２・・・・・モータ、３・・・
・・読み取り手段、４・・・・・・ＰＬＬ回路、６・・
・・・・信号欠落検出手段、６・・・・・同期はずれ検
出手段、了・・・・・・信号処理回路、８・・・・・・
位相比較回路、９・・・・・・ＬＰＦ、１０−・−＝Ｖ
ＣＯ８
Claims (1)
- 【特許請求の範囲】 （１）２値のデジタル入力信号からクロックの抽出を行
なうビット同期手段と、前記入力信号と前記抽出クロッ
クとの関係の異常を検出する異常検出手段と、前記異常
検出手段の出力により前記ビット同期手段の応答周波数
の切り換えを行なう切換え手段とを具備した事を特徴と
するクロック抽出回路。 （２）異常検出手段が、入力信号と抽出クロックとの同
期はずれを検出する同期はずれ検出手段である事を特徴
とする特許請求の範囲第１項記載のクロック抽出回路。 （３）異常検出手段が、入力信号の欠落を検出する信号
欠落検出手段である事を特徴とする特許請求の範囲第１
項記載のクロック抽出回路。 （４） 同期はずれ検出手段により、同期はずれが検出
されたとき、ビット同期手段の応答周波数を上げる事を
特徴とする特許請求の範囲第２珀記載のクロック抽出回
路。 （６）信号欠落検出手段により、信号の欠落が検出され
たとき、ビット同期手段の応答周波１９．−に下げる事
を特徴とする特許請求の範囲第３ｒｌ′ｉ記載のクロッ
ク抽出１ｒ］路。 （６） ビット同期手段１ＰＬＬ回路で構成し、切換え
手段を前記ＰＬＬ回路内のローパスフィルタのカットオ
フ周波数の切り換え回路で構成Ｉ７た事を特徴とする特
許請求の範囲第１項記載のクロック抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092312A JPS60236167A (ja) | 1984-05-09 | 1984-05-09 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59092312A JPS60236167A (ja) | 1984-05-09 | 1984-05-09 | クロツク抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236167A true JPS60236167A (ja) | 1985-11-22 |
Family
ID=14050878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59092312A Pending JPS60236167A (ja) | 1984-05-09 | 1984-05-09 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236167A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0199584A2 (en) * | 1985-04-22 | 1986-10-29 | Sony Corporation | Apparatus for reproducing a digital signal |
| JPS61243988A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | クロツク抽出回路 |
| JPS61201520U (ja) * | 1985-06-05 | 1986-12-17 | ||
| JPH01175321A (ja) * | 1987-12-28 | 1989-07-11 | Sony Corp | Ｐｌｌ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570134A (en) * | 1978-11-22 | 1980-05-27 | Hitachi Ltd | Synchronous circuit |
| JPS55114058A (en) * | 1979-02-17 | 1980-09-03 | Philips Nv | Clock pulse generator synchronizer |
| JPS5766517A (en) * | 1980-10-09 | 1982-04-22 | Arupain Kk | Pll circuit of pcm processor |
-
1984
- 1984-05-09 JP JP59092312A patent/JPS60236167A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570134A (en) * | 1978-11-22 | 1980-05-27 | Hitachi Ltd | Synchronous circuit |
| JPS55114058A (en) * | 1979-02-17 | 1980-09-03 | Philips Nv | Clock pulse generator synchronizer |
| JPS5766517A (en) * | 1980-10-09 | 1982-04-22 | Arupain Kk | Pll circuit of pcm processor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0199584A2 (en) * | 1985-04-22 | 1986-10-29 | Sony Corporation | Apparatus for reproducing a digital signal |
| JPS61243988A (ja) * | 1985-04-22 | 1986-10-30 | Sony Corp | クロツク抽出回路 |
| US4737866A (en) * | 1985-04-22 | 1988-04-12 | Sony Corporation | Apparatus for reproducing a digital signal |
| JPS61201520U (ja) * | 1985-06-05 | 1986-12-17 | ||
| JPH01175321A (ja) * | 1987-12-28 | 1989-07-11 | Sony Corp | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6147530A (en) | PLL circuit | |
| JP3017247B2 (ja) | データ同期器内いウインドストローブを導入する新規な方法 | |
| JPS5850827A (ja) | フェーズ・ロック・ループ回路 | |
| KR19990023908A (ko) | 위상 동기 루프 회로 | |
| JP3968525B2 (ja) | 位相同期回路および情報再生装置 | |
| US4580278A (en) | Read clock producing system | |
| US6058152A (en) | Phase comparison method and apparatus for digital signals | |
| JPS60236167A (ja) | クロツク抽出回路 | |
| JP2000230947A (ja) | デジタル位相制御ループにおける周波数検出方法 | |
| JPS5923496B2 (ja) | タイミング抽出方式 | |
| US4845575A (en) | Analog floppy disk data separator | |
| JP2001160832A (ja) | シリアルデータ受信回路およびシリアルデータ処理装置 | |
| JPH04162263A (ja) | 情報再生装置 | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPH0264967A (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2800772B2 (ja) | クロック抽出回路 | |
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| JPS6155824B2 (ja) | ||
| JPH0465470B2 (ja) | ||
| JPH06325500A (ja) | 情報再生装置 | |
| JPS60138778A (ja) | デ−タ再生装置 | |
| JP2003037498A (ja) | クロック再生装置 | |
| JPH03292682A (ja) | データセパレート回路 | |
| JP2002217698A (ja) | エッジ検出装置 |