JP3017247B2 - データ同期器内いウインドストローブを導入する新規な方法 - Google Patents

データ同期器内いウインドストローブを導入する新規な方法

Info

Publication number
JP3017247B2
JP3017247B2 JP12815990A JP12815990A JP3017247B2 JP 3017247 B2 JP3017247 B2 JP 3017247B2 JP 12815990 A JP12815990 A JP 12815990A JP 12815990 A JP12815990 A JP 12815990A JP 3017247 B2 JP3017247 B2 JP 3017247B2
Authority
JP
Japan
Prior art keywords
input
data
signal
vco
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12815990A
Other languages
English (en)
Other versions
JPH03162777A (ja
Inventor
エイ．ツシ パトリック
Original Assignee
ナショナル セミコンダクタ コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナショナル セミコンダクタ コーポレーション filed Critical ナショナル セミコンダクタ コーポレーション
Publication of JPH03162777A publication Critical patent/JPH03162777A/ja
Application granted granted Critical
Publication of JP3017247B2 publication Critical patent/JP3017247B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Description

【発明の詳細な説明】 技術分野 本発明は、コンピュータのディスクドライブからデー
タを読取る場合に使用するか、又は直列データ通信網上
のデータを受取る場合に使用することが可能なデータシ
ンクロナイザ即ちデータ同期器に関するものである。
従来技術 第１図は、コンピュータディスクドライブからデータ
を読取るプロセスを示している。回転磁気ディスク12上
の磁束反転10が、読取りヘッド14によって検知され且つ
読取／書込増幅器16によって増幅される。次いで、アナ
ログ信号18がパルスピーク検知器20を介して通過され
て、一連の入力データ22を発生し、その場合、１個のパ
ルスの上昇端は磁束反転10を表わしている。
入力データ22におけるパルスの時間位置は、ディスク
12上の磁束反転10の時間位置を正確に再生することが困
難であるために、変動し即ち「ジター」を発生する場合
がある。データ同期器24は、その中にパルスが存在する
か又は存在しない均等に同期された「ウインド」の出力
データ26内に入力データ22を同期させるべく作用する。
第１図を参照すると、ディスクデータコントローラ34
による処理及び究極的にコンピュータシステム36によっ
て使用するために、デコーダ28は、出力データ26を、同
期クロック信号30及びNRZコード化データ信号32へ変換
する。
別の例は、直列データ通信網上のデータを受取ること
である。受信データにおけるパルスの時間位置は、通信
チャンネルにおける周波数に依存する変動に起因する
か、又は受信信号における遷移の時間位置を精密に検知
する上での困難性に起因して、変動即ち「ジター」が発
生する場合がある。又、データ同期器は、データが表わ
れる均等に同期したウインドの出力データ内に受信デー
タを同期させるために使用することが可能である。
第２図は、データ同期器24の同期機能を実施する公知
のアプローチを示している。電圧制御オシレータ（VC
O）信号38は、入力データ22の平均データレートで発生
される。VCO信号38及びその位相の周波数、その上昇端
又は下降端の時間位置は、フェーズロックループ（PL
L）によって入力データ22におけるパルス長期平均位置
と相対的に位置がロックされており、PLLは、入力デー
タ22とVCO信号３とを比較し且つVCO信号38の周波数を調
節して逸れを補正する。
VCO信号38の上昇端を入力データ22のパルス位置の中
心にロックすることが一般的である。このことは、VCO
信号38をVCO信号38の周期の半分の時間期間だけ遅延し
た入力データ22へロックすることによって行なうことが
可能である。
この様に、VCO信号38は、入力データ22におけるパル
スを受取るための「ウインド（窓）」40を画定し、VCO
信号38の上昇端は公称的ウインド中心44を画定し、且つ
VCO信号38の下降端は一つのウインドの終わりで且つ次
のウインドの初めを画定する。
ウインド40内のどこかに入力データ22内のパルスが存
在する場合、VCO信号パルスの上昇端はそのパルスを捕
獲することが可能である。このことは、入力データ22を
VCO信号38によってクロック動作されるか又はイネーブ
ルされるエッジトリガ型フリップフロップのデータ入力
端へ印加することによって行なわれる。入力データ内に
データパルスが存在する場合には、VCO信号38が該フリ
ップフロップをクロック動作させると、該フリップフロ
ップは状態を変化させる。入力データ22内にパルスがな
い場合には、該フリップフロップはVCO信号38によって
クロック動作される場合に、状態変化させることはな
い。
この様に、フリップフロップの状態を読取って、出力
データ26を発生することが可能である。出力データ26は
入力データ22に対応するが、最大で１ウインド周期だけ
遅延されており、且つそれはVCO信号38へ同期されてい
るので、ジターを有することはない。
入力データ22内の一つのパルスの時間位置は、ウイン
ド40内において速いか又は遅いかにより変動即ち「ジタ
ー」することがある。速いパルス42は、その上昇端が公
称的ウインド中心44よりも先行している。遅いパルス46
は、その上昇端が公称的ウインド中心44に後行してい
る。窓内のどこにパルスが発生するかということを認識
するが望ましい。このことを達成するために、公称的ウ
インド中心44が、ウインド40の正確に半分の位置におい
て発生することが重要である。この中心位置決めにおい
てエラーがあると、非常に速いか又は非常に遅いパルス
を検知する能力が減退される。
又、ウインド40を公称的ウインド中心44に関して意図
的速め又は遅めに移動させることが可能であるような
「ストローブ」機能を有するものであることが望まし
い。このストローブ機能は、正確に中心位置決めされて
いないウインド40を補償するか、又は公称的ウインド中
心44に関して一貫してずれて発生するデータを回復する
ために使用することが可能である。
VCO信号38をロックする前に入力データ22内にVCO周期
の半分の遅延を挿入することによりウインドを中心位置
決めすることが知られている。この周期の半分の遅延
は、公称的ウインド中心44をウインド40の中間に配置さ
せる。この遅延線は、例えば一連のフリップフロップ乃
至はゲートなどのようなデジタルカウンタを使用しデジ
タル及びアナログ形態を結合して構成することが可能で
ある。この様な遅延線は、例えば、W.Llewellyn、M.Won
g、G.Tietz、P.Tucci共著の「33メガビット／秒データ
同期用フェーズロックループ回路（Ａ 33 Mbit/sec
Data Synchronizing Phase−Locked−Loop Circui
t」、IEEE国際ソリッドステート回路会議、1988年の文
献に記載されている。このアプローチの利点は、遅延線
への電流を変化させることにより遅延線の遅延を「スト
ローブ」即ち変化させることが可能であり、且つ該回路
は広範囲のデータレートで動作することが可能であるこ
とである。このアプローチの欠点は、多くの回路が介入
しているのでウインドの中心を絶対的にマッチさせるこ
とが困難であり、且つ公称的ウインド中心44と相対的に
ウインド40の位置を調節するのではなく遅延したデータ
の位置を調節しているので、ストローブの大きな値がデ
ータ同期器のパルス認識性能を減少しているということ
である。
データ同期の別の公知の方法は、VCO信号38とその補
元即ち反対位相−VCO信号を使用することである。VCO信
号38が遅延した入力データへロックされるが、入力デー
タ22は、−VCO信号上でクロックされるフリップフロッ
プ内に捕獲される。この方法においては、ウインド中心
位置決めは、VCO信号と−VCO信号との間のデューティサ
イクルによって制御される。このデューティサイクル
は、例えば、エミッタ結合型緩和オシレータの二つの脚
部への電流比を制御することによって制御することが可
能である。この方法においては、ウインドは良好に中心
位置決めされるが、ストローブすることが困難である。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、例えばコンピュー
タディスクドライブからのデータを読取る場合か又は直
列的データ通信網におけるデータを受取る場合に使用す
ることが可能な改良したデータ同期器を提供することで
ある。
構 成 本発明は、VCO信号38の周期の実質的に半分の間入力
データ22を遅延させ、次いで遅延した入力データの位相
をゲート処理したVCO信号と比較することによりデータ
同期機能を達成している。この位相差をフィルタ処理
し、且つVCO信号38の周波数を制御して、VCO信号38を遅
延した入力データと整合させる。この遅延した入力デー
タは、VCO信号38の反対位相でフリップフロップ内へク
ロック入力され、出力データ26を発生する。好適実施例
においては、位相比較用の入力データ22の遅延及びフリ
ップフロップ用の入力データ22の遅延を独立的に選択す
ることが可能である。
本発明を実施する構成は、位相比較器、電荷ポンプ、
フィルタ、及びVCOを使用するPLLを使用する。タップ型
遅延線が、VCO信号38との位相比較のために遅延した入
力データを提供する。このタップ型遅延線は、更に、同
期した出力データ26を発生するためにVCO信号38の反対
位相でフリップフロップへクロック入力される遅延した
入力データを提供する。
本発明方法又は構成を使用するデータ同期器24は、遅
延線の精度に基づいてではなくVCO信号38のデューティ
サイクルに基づいて正確なウインド中心位置決めを与え
る。タップ型遅延線を使用することにより、データ同期
器性能を劣化させることなしに広範なウインドストロー
ブを選択することが可能である。なぜならば、位相比較
器へのデータ入力の時間位置は移動されず、フリップフ
ロップに対するデータの位置がVCO信号に関して移動す
る構成だからである。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
第３図は、本発明の一実施例に基づいて構成されたデ
ータシンクロナイザ即ちデータ同期器を示している。こ
のデータ同期器の四つの基本的な要素は、パルスゲート
50、遅延線60、フェーズロックループ（PLL）70、出力
フリップフロップ100である。
PLL70から開始すると、位相比較器72は、基準入力端7
4、ゲート型VCO入力端76、ポンプアップ出力端78、ポン
プダウン出力端80を有している。一般的には、遅延形態
の入力データ22が、基準入力端74上に基準信号として印
加される。VCO信号38の選択された即ち「ゲート」処理
したパルスがゲート型VCO入力端76へ印加される。位相
比較器72が作用して、基準入力端74上の信号の位相がゲ
ート型VCO入力端76上の信号の位相に先行する場合に
は、ポンプアップ出力端78において信号を発生する。位
相比較器72が作用して、基準入力端74上の信号の位相が
ゲート型VCO入力端76上の信号の位相に後行する場合に
は、ポンプダウン出力端80において信号を発生する。位
相比較器の具体例は従来公知であり、例えば、Byrd et
al.の米国特許第4,814,726号「ゼロの無効帯域及び最
小のオフセットを有するデジタル位相比較器／電荷ポン
プ（DIGITAL PHASE COMPARATOR/CHARGE PUMP WITH
ZERO DEADBAND AND MINIMUM OFFSET）」に記載さ
れている。
電荷ポンプ82は、ポンプアップ入力端84、ポンプダウ
ン入力端86、エラー出力端88を有している。電荷ポンプ
82が作用して、そのポンプアップ入力端84上の信号とポ
ンプダウン入力端86上の信号とを結合して、エラー出力
端88におけるエラー電圧のレベルを制御する。
エラー出力端88におけるエラー電圧は、ループフィル
タ90によってフィルタ処理され、該ループフィルタ90
は、例えばその帯域幅及び減衰係数などのようなPLL70
の応答特性を制御する。
VCO92は、制御入力端94及び二つの相補的出力端であ
る、VCO出力端96と−VCO出力端98とを有している。VCO
出力端96は、VCO信号38を与え、一方−VCO出力端98はVC
O信号38の反対の位相のものを提供する。VCO92は、その
制御入力端94上で受取られるフィルタ処理されたエラー
電圧のレベルを使用してVCO信号38の周波数をセットす
べく作用する。VCO信号38は、制御入力端94上の電圧が
変化する場合に、入力データ22の約平均データレートの
範囲内で変化することが可能である。好適実施例におい
ては、VCO92の内部回路が、VCO信号38の周波数の２倍の
周波数で振動し、且つ２で割算されて、VCO出力96と−V
CO出力98との間において正確な50％のデューティサイク
ルを発生する。
基準信号が基準入力端74へ印加され、且つゲート処理
されたVCO信号38がゲート型VCO入力端76へ印加される
と、PLL70は、ゲート処理されたVCO信号38の周波数及び
位相を基準信号の周波数及び位相と整合させるように作
用する。本明細書に記載する如き信号の場合、周波数及
び位相が整合するということは、それらのパルスの上昇
端が時間において一致することを意味している。
例えば、VCO信号38が基準信号に遅れる場合、即ちVCO
信号38のパルスの上昇端が基準信号のパルスの上昇端よ
りも時間において後である場合には、位相比較器がポン
プアップ信号を発生し、そのポンプアップ信号はエラー
電圧のレベルを増加させ、且つVCO信号38の周波数を増
加させる。VCO信号38の周波数が増加すると、それが基
準信号に対して遅れなくなるまでその位相を進ませる。
VCO信号38がウインド40を画定するために使用される
場合、この様な位相を進めることは、ウインド40を短く
し、且つ公称的ウインド中心44を時間において速い方向
へ移動させる。
VCO信号38が基準信号に対して遅れるのではなく先行
する場合には、同様の、しかし正反対の補正作用が発生
する。
PLL70から出て且つ第３図のデータ同期器24のその他
の要素を検討すると、出力フリップフロップ100は、エ
ッジトリガ型フリップフロップであり、入力端102と、
クロック乃至はイネーブル入力端104、出力端106とを具
備している。第３図のデータ同期器においては、入力端
102が入力データ22の遅延されたものを受取る。該クロ
ック入力端は、−VCO出力端98からの−VCO信号を受取
る。入力端102上にパルスが存在すると、フリップフロ
ップ100は、クロック入力端104上の−VCOによってクロ
ック動作される場合に、状態を変化させる。入力端102
上にパルスが存在しない場合には、クロック入力端104
上の−VCO信号によってクロック動作される場合に、フ
リップフロップ100はその状態を保持する。その際に、
出力フリップフロップ100は、−VCO信号の遷移に対して
同期して出力端106上に出力データ26を発生すべく作用
する。他の実施例においては、他の形態のフリップフロ
ップ、ラッチ又はその他の格納乃至はゲート要素をクロ
ック動作させて、出力データ26を発生させることが可能
である。
パルスゲート50は、入力端52と、出力端54と、制御ゲ
ート56とを有している。VCO信号38が入力端52へ印加さ
れ、出力端54は位相比較器72のゲートVCO入力端76へ経
路付けされている。入力データ22は制御ゲート56へ印加
される。パルスゲート55は、VCO信号38の次続のパルス
が入力端52から出力端54へ通過することを可能とするた
めに、その制御ゲート56上の入力データ22のパルスによ
ってセットされるべく作用する。パルスゲート50は、入
力データ22内にパルスが存在する場合にのみVCO信号の
パルスを通過させるべく作用し、従って位相比較を行な
わせる。ウインド40の期間中に入力データ22内にパルス
が存在しない場合には、パルスゲート50はセットされる
ことがなく、且つVCO信号38が阻止され、誤った位相比
較を行なうことを防止する。その他の形態のゲート動作
を使用して適切な位相ロック動作を確保することが可能
である。
好適実施例において、遅延線60は入力端62及び可変遅
延の複数個の出力タップ64を有している。出力タップ64
の一つが、位相比較器72の基準入力端74へ接続するため
に選択される。この選択されたタップの遅延はVCO信号3
8の周期の半分である場合には、VCO信号がウインド40の
中間へフェーズロックされる。２番目の出力タップは、
出力フリップフロップ100へ遅延した入力データを提供
するために選択される。同一の出力タップが選択される
場合、ウインド40は公称的ウインド中心44からストロー
ブされて離れることはない。異なった遅延のタップが選
択される場合には、ウインドが公称的ウインド中心44か
ら速め又は遅めへストローブされる。ウインドの中心近
くに多数の遅延タップがあり且つウインドの中心から離
れるに従ってより少ない数の遅延タップが設けられるこ
とが望ましい。その他の実施例においては、遅延データ
の二つの流れを選択するために、二つ又はそれ以上の別
個の遅延線又は遅延ブロックの相互接続を使用すること
が可能である。
好適実施例においては、マルチプレクサ66が、出力フ
リップフロップ100へ遅延した入力データを供給するた
めに選択した遅延出力68を提供すべく出力タップ64の中
で選択を行なうことが可能である。この様に、入力デー
タ22は、ウインドにおいてより速く又はより遅くサンプ
ルすることが可能であり、これによりストローブ機能を
与えている。マルチプレクサ66の選択は、ストローブ入
力端69において制御される。遅延線60が1VCO信号周期長
である場合、位相比較器72への入力は変化しないので、
PLLの性能を変化させることなしに、ウインドをその終
端までストローブさせることが可能である。遅延した入
力データとフリップフロップ100への−VCO信号との間の
相対的タイミングが変化されるのみである。このストロ
ーブ範囲は、従来技術において予測可能なものよりもか
なり広いものである。明らかに、遅延した入力データを
位相比較器72及び出力フリップフロップ100へ供給する
ことが可能である限り、付加的なマルチプレクサ又はそ
の他の選択手段を使用することが可能である。前述した
文献及びデジタル遅延線を考慮すると、リップルカウン
タの複数個のフリップフロップ出力を使用することによ
ってこの様なタップ型遅延線60を構成することが可能で
あることは当業者にとって自明である。
出力フリップフロップ100は、データ入力端102と、ク
ロック入力端104と、データ出力端106とを有している。
マルチプレクサ出力端68からの遅延した入力データはデ
ータ入力端102へ供給される。−VCO出力端98はクロック
入力端104へ接続されている。データ出力端106は、同期
された出力データ26を供給する。出力フリップフロップ
は、そのクロック入力端104の上昇端が発生する場合に
データ入力端102上の遅延した入力データの状態を保持
する。従って、このフリップフロップは、クロック入力
端104上の次の上昇端までその状態を保持する。このフ
リップフロップの状態は、出力端106上で読取ることが
可能である。この様に、遅延した入力データがVCO信号3
8の反対の位相でクロック動作されて出力データ26を発
生する。その他の実施例においては、VCO信号38に対す
る反対の位相を得るためにインバータを使用することが
可能であり、又低クロック信号でクロック動作されるフ
リップフロップを置換することが可能である。
第４図は、本発明の一実施例に基づいて構成されたデ
ータ同期器の作用を示した信号の説明図である。これら
の信号及び第３図を参照すると、入力データ22がパルス
ゲート50及び遅延線60へ印加されることが理解される。
入力データ22におけるパルスは、パルスゲート50を開放
させ、VCO信号38が遅延した入力データと比較されるこ
とを可能とする。これは、VCO信号38を遅延した入力デ
ータとロックされる。その遅延がVCO信号38の周期の半
分である場合には、VCO信号38の上昇端がウインド40に
おいて中心に位置決めされる。VCO信号38の反対の位相
によって、遅延した入力信号の第二選択が出力フリップ
フロップ100内へクロック入力され、出力データ26を発
生する。入力データ22の同一の遅延が選択され、且つVC
Oデューティサイクルが50％であると、データはウイン
ド40において中心に位置決めされる。データは同一の量
だけ速く又は遅く変化することが可能であり、且つ正確
な−VCO上昇端によってクロック動作させることが可能
である。より短い遅延が選択される場合には、データは
遅い方向に更に移動することが可能であり、且つ正確な
−VCO上昇端によってクロック動作させることが可能で
ある。より長い遅延が選択される場合には、データは速
い方向に更に移動することが可能であり、且つ正確な−
VCO上昇端によってクロック動作されることが可能であ
る。この様に、ウインドの中心位置決め及びストローブ
は独立的に選択することが可能である。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図はコンピュータディスクドライブからのデータを
読取るプロセスを示した説明図、第２図はデータ同期器
24の同期機能を達成する公知のアプローチを示した説明
図、第３図は本発明の一実施例に基づいて構成されたデ
ータ同期器を示した概略図、第４図は本発明の一実施例
に基づいて構成されたデータ同期器の機能を表わす信号
を示した概略図、である。 （符号の説明） 50:パルスゲート 60:遅延線 70:フェーズロックループ（PLL） 100:出力フリップフロップ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 20/10 - 20/14 H03L 7/08 H04L 7/02

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】入力データをVCO信号と同期させるデータ
    同期器において、制御入力端及び前記VCO信号を供給す
    るVCO出力端を具備するVCO、入力ライン上の前記入力デ
    ータを受け取る手段、第一入力端と第二入力端と位相差
    出力端とを具備する位相比較器、前記受け取り手段から
    の信号を受け取るべく結合されたデータ入力端と前記VC
    O信号と反対の位相で前記データ入力端をクロック動作
    すべく結合されたクロック入力端を具備するフリップフ
    ロップ、前記位相比較器の前記第一入力端への信号と前
    記フリップフロップの前記データ入力端への信号との間
    の相対的タイミングを制御する手段、を有しており、前
    記位相比較器の第一入力端はVCO信号周期の実質的に半
    分の遅延で前記受け取り手段からの信号を受け取るべく
    結合されており、前記位相比較器の第二入力端は前記入
    力ライン上の前記入力データによって活性化すべく結合
    されている前記VCO出力端へパルスゲートを介して結合
    されており、前記位相比較器の位相差出力端は前記VCO
    の前記制御入力端へフィルタ手段を介して結合されてい
    ることを特徴とするデータ同期器。
  2. 【請求項２】特許請求の範囲第１項において、前記制御
    手段が、タップ型遅延線を有しており、前記位相比較器
    の前記第一入力端が第一タップへ結合されており、且つ
    前記フリップフロップの前記データ入力端が前記タップ
    型遅延線の第二タップへ結合されていることを特徴とす
    る同期器。
  3. 【請求項３】特許請求の範囲第１項において、前記パル
    スゲートが、前記入力データによって活性化され、且つ
    前記VCO信号の次続の上昇端が前記位相比較器の前記第
    二入力端に到達することを可能とすることを特徴とする
    データ同期器。
  4. 【請求項４】特許請求の範囲第１項において、前記フリ
    ップフロップの前記クロック入力端が、前記VCO信号と
    反対の位相の信号へ結合されていることを特徴とするデ
    ータ同期器。
  5. 【請求項５】入力データとVCO信号へ同期させる方法に
    おいて、入力ライン上の入力データを受け取り、VCO信
    号周期の実質的に半分の間前記入力データを遅延させ、
    前記VCO信号を前記入力データによってゲート動作さ
    せ、前記遅延した入力データをゲート動作したVCO信号
    と位相比較し、その位相差をフィルタ処理し、前記VCO
    信号の周波数を前記フィルタ処理した位相差で制御し、
    前記VCO信号の反対の位相で遅延した入力データをフリ
    ップフロップ内にクロック入力させる、上記各ステップ
    を有することを特徴とする方法。
  6. 【請求項６】特許請求の範囲第５項において、前記入力
    データによって前記VCO信号をゲート動作する場合に、
    前記入力データによりパルスゲートをセットして前記VC
    O信号の次続の上昇端を通過させることを特徴とする方
    法。
JP12815990A 1989-05-19 1990-05-19 データ同期器内いウインドストローブを導入する新規な方法 Expired - Fee Related JP3017247B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/354,058 US5097489A (en) 1989-05-19 1989-05-19 Method for incorporating window strobe in a data synchronizer
US354,058 1989-05-19

Publications (2)

Publication Number Publication Date
JPH03162777A JPH03162777A (ja) 1991-07-12
JP3017247B2 true JP3017247B2 (ja) 2000-03-06

Family

ID=23391720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12815990A Expired - Fee Related JP3017247B2 (ja) 1989-05-19 1990-05-19 データ同期器内いウインドストローブを導入する新規な方法

Country Status (5)

Country Link
US (1) US5097489A (ja)
EP (1) EP0398174B1 (ja)
JP (1) JP3017247B2 (ja)
KR (1) KR900018847A (ja)
DE (1) DE69022878T2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570944B2 (en) * 2001-06-25 2003-05-27 Rambus Inc. Apparatus for data recovery in a synchronous chip-to-chip system
US5278702A (en) * 1991-04-12 1994-01-11 Western Digital Corporation Data synchronizer with symmetric window generation
US5341405A (en) * 1991-06-11 1994-08-23 Digital Equipment Corporation Data recovery apparatus and methods
US5412691A (en) * 1991-06-28 1995-05-02 Digital Equipment Corporation Method and apparatus for equalization for transmission over a band-limited channel
US5271040A (en) * 1991-12-20 1993-12-14 Vlsi Technology, Inc. Phase detector circuit
US5272730A (en) * 1991-12-20 1993-12-21 Vlsi Technology, Inc. Digital phase-locked loop filter
US5408473A (en) * 1992-03-03 1995-04-18 Digital Equipment Corporation Method and apparatus for transmission of communication signals over two parallel channels
US5285483A (en) * 1992-04-07 1994-02-08 Seiko Epson Corporation Phase synchronization circuit
US5317202A (en) * 1992-05-28 1994-05-31 Intel Corporation Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle
US5374860A (en) * 1993-01-15 1994-12-20 National Semiconductor Corporation Multi-tap digital delay line
US5436937A (en) * 1993-02-01 1995-07-25 Motorola, Inc. Multi-mode digital phase lock loop
US5444414A (en) * 1993-05-28 1995-08-22 National Semiconductor Corporation Low voltage filter transconductance cell
US5438288A (en) * 1993-05-28 1995-08-01 National Semiconductor Corporation High differential output impedance setter
US5699387A (en) * 1993-06-23 1997-12-16 Ati Technologies Inc. Phase offset cancellation technique for reducing low frequency jitters
IL106363A (en) * 1993-07-15 1997-02-18 Scitex Corp Ltd Apparatus and method for data communication between two asynchronous busses
US5488289A (en) * 1993-11-18 1996-01-30 National Semiconductor Corp. Voltage to current converter having feedback for providing an exponential current output
US5828250A (en) * 1994-09-06 1998-10-27 Intel Corporation Differential delay line clock generator with feedback phase control
US5463351A (en) * 1994-09-29 1995-10-31 Motorola, Inc. Nested digital phase lock loop
US5486783A (en) * 1994-10-31 1996-01-23 At&T Corp. Method and apparatus for providing clock de-skewing on an integrated circuit board
US5522866A (en) * 1994-11-01 1996-06-04 Intermedics, Inc. Method and apparatus for improving the resolution of pulse position modulated communications between an implantable medical device and an external medical device
US5635934A (en) * 1995-03-07 1997-06-03 National Semiconductor Corporation Digital read channel utilizing analog-to-digital converter with offset reduction
US5546433A (en) * 1995-03-21 1996-08-13 National Semiconductor Corporation Digital phase lock loop having frequency offset cancellation circuitry
JP2993559B2 (ja) 1997-03-31 1999-12-20 日本電気株式会社 位相同期回路
US6002280A (en) * 1997-04-24 1999-12-14 Mitsubishi Semiconductor America, Inc. Adaptable output phase delay compensation circuit and method thereof
US5978425A (en) * 1997-05-23 1999-11-02 Hitachi Micro Systems, Inc. Hybrid phase-locked loop employing analog and digital loop filters
JPH10325854A (ja) * 1997-05-26 1998-12-08 Sony Corp 半導体装置
US6292903B1 (en) * 1997-07-09 2001-09-18 International Business Machines Corporation Smart memory interface
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US5977805A (en) * 1998-01-21 1999-11-02 Atmel Corporation Frequency synthesis circuit tuned by digital words
JPH11220385A (ja) * 1998-02-02 1999-08-10 Mitsubishi Electric Corp クロック信号生成回路及びデータ信号生成回路
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US6643787B1 (en) 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US7187721B1 (en) * 2000-02-09 2007-03-06 Rambus Inc. Transition-time control in a high-speed data transmitter
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
US6590427B2 (en) 2001-01-03 2003-07-08 Seagate Technology Llc Phase frequency detector circuit having reduced dead band
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US20020184577A1 (en) * 2001-05-29 2002-12-05 James Chow Precision closed loop delay line for wide frequency data recovery
US6873195B2 (en) * 2001-08-22 2005-03-29 Bigband Networks Bas, Inc. Compensating for differences between clock signals
WO2003036850A1 (en) * 2001-10-22 2003-05-01 Rambus Inc. Phase adjustment apparatus and method for a memory device signaling system
US7469026B2 (en) * 2002-03-07 2008-12-23 The Aerospace Corporation Random walk filter timing recovery loop
DE10330593B4 (de) * 2003-07-07 2010-11-04 Qimonda Ag Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7543090B2 (en) * 2007-01-29 2009-06-02 Via Technologies, Inc. Double-pumped/quad-pumped variation mechanism for source synchronous strobe lockout
KR100894486B1 (ko) * 2007-11-02 2009-04-22 주식회사 하이닉스반도체 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810234A (en) * 1972-08-21 1974-05-07 Memorex Corp Data recovery circuit
US4580100A (en) * 1982-12-17 1986-04-01 Tokyo Shibaura Denki Kabushiki Kaisha 72 Phase locked loop clock recovery circuit for data reproducing apparatus
US4617679A (en) * 1983-09-20 1986-10-14 Nec Electronics U.S.A., Inc. Digital phase lock loop circuit
CA1297171C (en) * 1986-04-01 1992-03-10 Samuel Howard Gailbreath Jr. Digital phase lock loop
US4680780A (en) * 1986-05-01 1987-07-14 Tektronix, Inc. Clock recovery digital phase-locked loop
US4949325A (en) * 1987-03-18 1990-08-14 Hitachi, Ltd. Method and associated apparatus and medium for optical recording and reproducing information
US4750193A (en) * 1987-04-20 1988-06-07 International Business Machines Corporation Phase-locked data detector
US4814726A (en) * 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset

Also Published As

Publication number Publication date
DE69022878D1 (de) 1995-11-16
EP0398174A3 (en) 1991-09-04
US5097489A (en) 1992-03-17
EP0398174A2 (en) 1990-11-22
DE69022878T2 (de) 1996-05-30
KR900018847A (ko) 1990-12-22
EP0398174B1 (en) 1995-10-11
JPH03162777A (ja) 1991-07-12

Similar Documents

Publication Publication Date Title
JP3017247B2 (ja) データ同期器内いウインドストローブを導入する新規な方法
US5170297A (en) Current averaging data separator
US5525935A (en) High-speed bit synchronizer with multi-stage control structure
US4617679A (en) Digital phase lock loop circuit
US4365210A (en) Data and clock recovery system having a phase-locked-loop and which controls dynamic loop response of a data stream of unknown data format
US5408200A (en) Intelligent phase detector
US5834950A (en) Phase detector which eliminates frequency ripple
US5579352A (en) Simplified window de-skewing in a serial data receiver
US3810234A (en) Data recovery circuit
JPH0442752B2 (ja)
US5491729A (en) Digital phase-locked data recovery circuit
US5117135A (en) Frequency and phase detection circuit in NRZ bit synchronous system
US4371975A (en) Sampling NRZ data phase detector
US4875108A (en) Phase lock loop
US5272730A (en) Digital phase-locked loop filter
US5271040A (en) Phase detector circuit
JP2003224471A (ja) Ｐｌｌ回路および光通信受信装置
US5457428A (en) Method and apparatus for the reduction of time interval error in a phase locked loop circuit
US4580278A (en) Read clock producing system
JP3346445B2 (ja) 識別・タイミング抽出回路
US5459765A (en) Phase comparator for biphase coded signal including preamble with code violation
EP1199806B1 (en) PLL circuit and optical communication reception apparatus
JP3931477B2 (ja) クロック再生／識別装置
JPH08191247A (ja) Ｐｌｌ回路
JPH07201137A (ja) 位相同期ループのロック検出方法及びロック検出装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees