JPH04134762A - 光ディスク再生装置 - Google Patents
光ディスク再生装置Info
- Publication number
- JPH04134762A JPH04134762A JP2259346A JP25934690A JPH04134762A JP H04134762 A JPH04134762 A JP H04134762A JP 2259346 A JP2259346 A JP 2259346A JP 25934690 A JP25934690 A JP 25934690A JP H04134762 A JPH04134762 A JP H04134762A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read gate
- signal
- timing
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 42
- 238000001514 detection method Methods 0.000 claims description 88
- 238000005070 sampling Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 4
- 238000012937 correction Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 19
- 230000007547 defect Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
- G11B7/00745—Sectoring or header formats within a track
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、プリフォーマットされたヘッダ部とデータを
記録するデータ部とを有する光ディスクを再生する光デ
ィスク再生装置に関じ、特にデータ部の再生能力を向上
させる技術に関する。
記録するデータ部とを有する光ディスクを再生する光デ
ィスク再生装置に関じ、特にデータ部の再生能力を向上
させる技術に関する。
〔従来の技術］
光ディスクの記録フォーマットがＩＳＯにて規格化され
ている。第８図はＩＳＯにて規格化された１３０１の連
続溝サーボ方式の光ディスクの１セクタのフォーマット
を示す図である。１セクタは７４６ノ＼イトであり、そ
のうち最初の５２バイト （以下Ｂと略す）はプリフォ
ーマットされたヘッダ部ＨＤとなっている。ヘッダ部Ｈ
Ｄに連なって案内溝のないＩＢのＯＤＦ領域、両端に３
８のＧＡＰを有じ、当該セクタに情報が記録されている
か否かを示すＦＬＡＧＩ域及び２Ｂの試し記録用のＡＬ
ＰＧ領域がフォーマットされ続いて６６５Ｂのデータ部
ＤＴがフォーマットされている。
ている。第８図はＩＳＯにて規格化された１３０１の連
続溝サーボ方式の光ディスクの１セクタのフォーマット
を示す図である。１セクタは７４６ノ＼イトであり、そ
のうち最初の５２バイト （以下Ｂと略す）はプリフォ
ーマットされたヘッダ部ＨＤとなっている。ヘッダ部Ｈ
Ｄに連なって案内溝のないＩＢのＯＤＦ領域、両端に３
８のＧＡＰを有じ、当該セクタに情報が記録されている
か否かを示すＦＬＡＧＩ域及び２Ｂの試し記録用のＡＬ
ＰＧ領域がフォーマットされ続いて６６５Ｂのデータ部
ＤＴがフォーマットされている。
５２Ｂのヘッダ部ＨＤの最初の５Ｂはセクタの先頭であ
ることを示すセクタマーク（ＳＭ）であり、続いてＰＬ
Ｌ 引込用の１２Ｂの固定パターンＶＦＯ、、アドレス
情報ＩＤが次にあることを示すＩＢのアドレスマーク計
、トランク番号、セクタ番号等のアドレス情報１０及び
その誤り検出用の誤り検出符号ＣＲＣが５Ｂフオーマツ
トされている。次に８Ｂの固定パターンＶＦＯ２、ＩＢ
のアドレスマークＡＭ、 ５Ｂのアドレス情１１０及び
誤り検出符号ＣＲＣを１組として、それらが２＆Ｉｌ続
いてフォーマットされている。ヘッダ部ＨＤの最後には
ポストアンブルＰＡが記録されている。ポストアンブル
ＰＡとは、データを（２，７）変調規則で変調した場合
に、規定のバイト内で変調しきれないとき、変調しきれ
ずはみ出した数ビットを記録するために用意されたもの
である。もじ、このポストアンブルＰＡがないと、最後
の１バイトが復調できないことが起こる。
ることを示すセクタマーク（ＳＭ）であり、続いてＰＬ
Ｌ 引込用の１２Ｂの固定パターンＶＦＯ、、アドレス
情報ＩＤが次にあることを示すＩＢのアドレスマーク計
、トランク番号、セクタ番号等のアドレス情報１０及び
その誤り検出用の誤り検出符号ＣＲＣが５Ｂフオーマツ
トされている。次に８Ｂの固定パターンＶＦＯ２、ＩＢ
のアドレスマークＡＭ、 ５Ｂのアドレス情１１０及び
誤り検出符号ＣＲＣを１組として、それらが２＆Ｉｌ続
いてフォーマットされている。ヘッダ部ＨＤの最後には
ポストアンブルＰＡが記録されている。ポストアンブル
ＰＡとは、データを（２，７）変調規則で変調した場合
に、規定のバイト内で変調しきれないとき、変調しきれ
ずはみ出した数ビットを記録するために用意されたもの
である。もじ、このポストアンブルＰＡがないと、最後
の１バイトが復調できないことが起こる。
データ部ＤＴの先頭には１２Ｂの固定パターンＶＦＯａ
がフォーマットされ、次いで３Ｂの同期パターン部５Ｙ
ＮＣ及びユーザデータＤＡＴＡを含む６５０Ｂのデータ
エリアが設けられ、最後に記録の開始タイミングずれや
回転ジ、夕のためのマージンとしてハソファ部が１５Ｂ
設けられている。
がフォーマットされ、次いで３Ｂの同期パターン部５Ｙ
ＮＣ及びユーザデータＤＡＴＡを含む６５０Ｂのデータ
エリアが設けられ、最後に記録の開始タイミングずれや
回転ジ、夕のためのマージンとしてハソファ部が１５Ｂ
設けられている。
固定ハ９−７ＶＦＯ，、ＶＦＯ□、ＶＦＯ３は夫々１２
Ｂ、 ８Ｂ、 １２Ｂとなっており、それらは“１００
″パターンの繰返しで記録される。これはセクタマーク
針を除く全ての領域が（２，７）変調コードで記録され
るようになっており、（２，７）変調コードで“１”の
発生頻度カ一番多いパターンは“１００”のパターンだ
からである。
Ｂ、 ８Ｂ、 １２Ｂとなっており、それらは“１００
″パターンの繰返しで記録される。これはセクタマーク
針を除く全ての領域が（２，７）変調コードで記録され
るようになっており、（２，７）変調コードで“１”の
発生頻度カ一番多いパターンは“１００”のパターンだ
からである。
第９図は第８図に示したｒｓｏ規格に準拠してフォーマ
ットされた光ディスクを再生する従来の光デＩスク再生
装置の構成を示すブロック図である。
ットされた光ディスクを再生する従来の光デＩスク再生
装置の構成を示すブロック図である。
図示しない光ディスクからのディスク再生データＤＲＤ
はその再生期間を定めるリードゲート信号ＲＧを生成す
るリードゲート発生回路１に与えられる。さらに、再生
データＤＲＤは、リードゲート信号ＲＧが開のとき、再
生データＤＲＤと再生クロックＶＣＯＣＲとの位相同期
をはかるＰＬＬ回路２にも与えられる。また、ＰＬＬ回
路２には基準クロック２ＦＣＫも入力されており、リー
ドゲート信号ＲＧが閉のときは、基準クロック２ＦＣＫ
と再生クロックＶＣＯＣＫとの位相同期をはかっている
。基準クロック２ＦＣＫはリードゲート発生回路１、デ
ータ／ヘッダゲート発生回路８及びロック判定回路５に
も与えられる。
はその再生期間を定めるリードゲート信号ＲＧを生成す
るリードゲート発生回路１に与えられる。さらに、再生
データＤＲＤは、リードゲート信号ＲＧが開のとき、再
生データＤＲＤと再生クロックＶＣＯＣＲとの位相同期
をはかるＰＬＬ回路２にも与えられる。また、ＰＬＬ回
路２には基準クロック２ＦＣＫも入力されており、リー
ドゲート信号ＲＧが閉のときは、基準クロック２ＦＣＫ
と再生クロックＶＣＯＣＫとの位相同期をはかっている
。基準クロック２ＦＣＫはリードゲート発生回路１、デ
ータ／ヘッダゲート発生回路８及びロック判定回路５に
も与えられる。
リードゲート発生回路ｌには他に後述するマイクロコン
ピュータ７からのデータリード制御信号ＤＲＣ、データ
復調回路４からのデータ復調完了信号ｌｌＭＣ及びアド
レス検出回路３からのアドレス検出完了信号ＡＤＣが与
えられ、これら５つの入力信号に基づいてリードゲート
信号ＲＧを出力する。またリードゲート発生回路１には
データ／へ・ノダゲート発生回路８からのヘッダ／デー
タケ−１−ＨＤＧが与えられ、ＰＬＬ引込時のＶＦＯの
識別を行・う。ヘッダ／データゲートＨＤＧはヘッダ部
ＨＤで“ｌ”、データ部ＤＴで“０”となる。リードゲ
ート信号ＲＧはヘッダ部ＨＤで常に“１′となり、リー
ドゲートを開き、またデータ部ＤＴて再生時に“１”と
なり、リートゲートを開くように出力される。出力され
たり−ドケート信号ＲＧはＰＬＬ回路２に与えられ、Ｐ
ＬＬ動作の開始及び終了のタイミングを制御する。ＰＬ
Ｌ回路２には他にロック判定回路５からの高速／低速切
換信号ＨＬＣが与えられ、ＰＬＬ回路２はＰＬＬ動作の
ロック完了までの引込を高低速２段で切り換えて行う。
ピュータ７からのデータリード制御信号ＤＲＣ、データ
復調回路４からのデータ復調完了信号ｌｌＭＣ及びアド
レス検出回路３からのアドレス検出完了信号ＡＤＣが与
えられ、これら５つの入力信号に基づいてリードゲート
信号ＲＧを出力する。またリードゲート発生回路１には
データ／へ・ノダゲート発生回路８からのヘッダ／デー
タケ−１−ＨＤＧが与えられ、ＰＬＬ引込時のＶＦＯの
識別を行・う。ヘッダ／データゲートＨＤＧはヘッダ部
ＨＤで“ｌ”、データ部ＤＴで“０”となる。リードゲ
ート信号ＲＧはヘッダ部ＨＤで常に“１′となり、リー
ドゲートを開き、またデータ部ＤＴて再生時に“１”と
なり、リートゲートを開くように出力される。出力され
たり−ドケート信号ＲＧはＰＬＬ回路２に与えられ、Ｐ
ＬＬ動作の開始及び終了のタイミングを制御する。ＰＬ
Ｌ回路２には他にロック判定回路５からの高速／低速切
換信号ＨＬＣが与えられ、ＰＬＬ回路２はＰＬＬ動作の
ロック完了までの引込を高低速２段で切り換えて行う。
ＰＬＬ回路２は同期データＳＤ及び再生クロックＶＣＯ
ＣＲを出力じ、それらをアドレス検出回路３、データ復
調回路４、ロック判定回路５に夫々与える。
ＣＲを出力じ、それらをアドレス検出回路３、データ復
調回路４、ロック判定回路５に夫々与える。
アドレス検出回路３は同期データＳＤから光ディスクの
ヘッダ部ＨＤのアドレス情報１０を検出じ、その完了信
号ＡＤＣを出力する。データ復調回路４は同期データＳ
Ｄの（２，７）変調信号と再生クロックＶＣＯＣＪとに
より（２，７）復調じ、復調データを誤り訂正回路６に
与えると共に、データ復調完了時にデータ復調完了信号
ＤＭＣを出力する。ロック判定回路５はヘッダ部ＨＤ及
びデータ部ＤＴに記憶された固定パターンＶＦＯの同期
データＳＤと再生クロックＶＣＯＣＫとの位相差により
ＰＬＬ回路２がロックしたか否かを判定じ、未ロック状
態のときは高速／低速切換信号）ＩＣＬ“０”を、ロッ
ク状態のときはＨＬＣ“１”を夫々ＰＬＬ回路２に出力
する。またロック判定回路５はＰＬＬ回路２がディスク
再生データＤＲＤに再生クロックＶＣＯＣＫをロックで
きないときのために用いるカウンタを有している。カウ
ンタは基準クロック２ＦＣＫを計数するものであり、上
述のときは予め定められたクロック数をカウンタが計数
終了することにより、高速／低速切換信号ＨＬＣ“ビを
出力する。誤り訂正回路６は復調データの誤りを検出じ
、その誤りを誤り訂正符号を用いて所定の演算により訂
正じ、訂正後の再生データＲＤを出力するとともに、訂
正不可の場合、そのことを示す誤り訂正不可検出信号Ｅ
ＣＮをマイクロコンピュタ７に出力する。誤り訂正回路
６は第８図に示すフォーマントの光ディスクの場合、符
号方向に最大８ハイドの誤りを訂正でき、連続４０ハイ
ドまでの誤りを訂正できる。マイクロコンピュータ７は
前記検出信号ＥＣＮを受取ると、再度データリード制御
信号ＤＲＣをリートゲート発生回路１に出力する。
ヘッダ部ＨＤのアドレス情報１０を検出じ、その完了信
号ＡＤＣを出力する。データ復調回路４は同期データＳ
Ｄの（２，７）変調信号と再生クロックＶＣＯＣＪとに
より（２，７）復調じ、復調データを誤り訂正回路６に
与えると共に、データ復調完了時にデータ復調完了信号
ＤＭＣを出力する。ロック判定回路５はヘッダ部ＨＤ及
びデータ部ＤＴに記憶された固定パターンＶＦＯの同期
データＳＤと再生クロックＶＣＯＣＫとの位相差により
ＰＬＬ回路２がロックしたか否かを判定じ、未ロック状
態のときは高速／低速切換信号）ＩＣＬ“０”を、ロッ
ク状態のときはＨＬＣ“１”を夫々ＰＬＬ回路２に出力
する。またロック判定回路５はＰＬＬ回路２がディスク
再生データＤＲＤに再生クロックＶＣＯＣＫをロックで
きないときのために用いるカウンタを有している。カウ
ンタは基準クロック２ＦＣＫを計数するものであり、上
述のときは予め定められたクロック数をカウンタが計数
終了することにより、高速／低速切換信号ＨＬＣ“ビを
出力する。誤り訂正回路６は復調データの誤りを検出じ
、その誤りを誤り訂正符号を用いて所定の演算により訂
正じ、訂正後の再生データＲＤを出力するとともに、訂
正不可の場合、そのことを示す誤り訂正不可検出信号Ｅ
ＣＮをマイクロコンピュタ７に出力する。誤り訂正回路
６は第８図に示すフォーマントの光ディスクの場合、符
号方向に最大８ハイドの誤りを訂正でき、連続４０ハイ
ドまでの誤りを訂正できる。マイクロコンピュータ７は
前記検出信号ＥＣＮを受取ると、再度データリード制御
信号ＤＲＣをリートゲート発生回路１に出力する。
ヘッダ／データゲート発生回路８は内部にカウンタを設
けてあり、アトし・ス検出回路３からのアドレス完了信
号ＡＤＣ及び基準クロック２ＦＣＫを受け、アドレス完
了信号ＡＤＣの入力タイミングでヘッダ／データケ−１
−ＨＤＧを“１”から“０″に変化させ、データ部ＤＴ
後端に関連するタイミングに定められたクロック数を計
数完了するとＨＤＣを“０”から“１″に変化させる。
けてあり、アトし・ス検出回路３からのアドレス完了信
号ＡＤＣ及び基準クロック２ＦＣＫを受け、アドレス完
了信号ＡＤＣの入力タイミングでヘッダ／データケ−１
−ＨＤＧを“１”から“０″に変化させ、データ部ＤＴ
後端に関連するタイミングに定められたクロック数を計
数完了するとＨＤＣを“０”から“１″に変化させる。
このＩＤＣによりヘッダ部ＨＤとデータ部ＤＴとを識別
する。
する。
第１Ｏ図は従来のり一ドゲート発生回路１の構成を示す
ブロック図である。
ブロック図である。
ディスク再生データＤＲＤはヘッダ部ＨＤのセクタマー
クＳＭを検出するセクタマーク検出回路１１及びヘッダ
部ＨＤの固定パターンＶＦＯ＋ 、ＶＦＯｚを検知する
ヘッダ部ＶＦＯ検知回路１０に与えられる。また基準ク
ロック２ＦＣにはセクタマーク検出回路１１、ヘッダ部
ＶＦＯ検知回路１０、第１カウンタ１２及び第２カウン
タ１３４こ夫々与えられる。
クＳＭを検出するセクタマーク検出回路１１及びヘッダ
部ＨＤの固定パターンＶＦＯ＋ 、ＶＦＯｚを検知する
ヘッダ部ＶＦＯ検知回路１０に与えられる。また基準ク
ロック２ＦＣにはセクタマーク検出回路１１、ヘッダ部
ＶＦＯ検知回路１０、第１カウンタ１２及び第２カウン
タ１３４こ夫々与えられる。
セクタマーク検出回路１１はディスク再生データＤＲＤ
を基準クロック２ＦＣＨの入力タイミングでサンプリン
グじ、セクタマークＳＨに記録している低周波数パター
ン（“１”又は′０”が連続しているパターン）を検出
じ、セクタマーク検出信号ＳＭＤを第１カウンタ１２に
出力すると共にそのランチ出力をセレクタ１４ｂ及び後
述する第２カウンタに出力する。
を基準クロック２ＦＣＨの入力タイミングでサンプリン
グじ、セクタマークＳＨに記録している低周波数パター
ン（“１”又は′０”が連続しているパターン）を検出
じ、セクタマーク検出信号ＳＭＤを第１カウンタ１２に
出力すると共にそのランチ出力をセレクタ１４ｂ及び後
述する第２カウンタに出力する。
第１カウンタ１２はヘッダ部ＨＤのり一ドゲートを開く
タイミングを定めるものであり、セクタマーク検出回路
１１からのセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クロック２Ｆ（Ｊの計数を開始じ、計数終了後
に第１計数完了信号ＣＴＩをセレクタ１４ａに出力する
。ヘッダ部ＶＦＯ検知回路１０にはへ、７ダ／データゲ
ー） ＨＤＧが与えられており、ディスク再生データＤ
ＲＤを基準クロック２ＦＣＫの人力タイミングでサンプ
リングじ、ヘッダ／データゲートＨＤＧか“１”のとき
にヘッダ部ＨＤの最初の固定パターンＶＦＯ、を検知じ
、ＶＦＯ検知信号ＶＦＤをセレクタ１４ａに出力する。
タイミングを定めるものであり、セクタマーク検出回路
１１からのセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クロック２Ｆ（Ｊの計数を開始じ、計数終了後
に第１計数完了信号ＣＴＩをセレクタ１４ａに出力する
。ヘッダ部ＶＦＯ検知回路１０にはへ、７ダ／データゲ
ー） ＨＤＧが与えられており、ディスク再生データＤ
ＲＤを基準クロック２ＦＣＫの人力タイミングでサンプ
リングじ、ヘッダ／データゲートＨＤＧか“１”のとき
にヘッダ部ＨＤの最初の固定パターンＶＦＯ、を検知じ
、ＶＦＯ検知信号ＶＦＤをセレクタ１４ａに出力する。
セレクタ１４ａは第１計数完了信号ＣＴＩ及びＶＦＯ検
知信号ＶＦＤを選択するものであり、セクタマークＳＭ
の検出の可否により、それらを切換える。即ちセクタマ
ークＳＭが検出される場合はセクタマーク検出信号ＳＭ
Ｄのラッチ出力が次のセクタマーク訪の検出タイミング
まで“１”となり、それによりセレクタ１４ａは第１計
数完了信号ＣＴＩを選択じ、それをフリップフロップ１
５ａのセント端子に与え、その出力タイミングでフリッ
プフロップ１５ａをセットじ、リードゲート信号１１Ｇ
、 “１”にじ、リードゲートを開く。
知信号ＶＦＤを選択するものであり、セクタマークＳＭ
の検出の可否により、それらを切換える。即ちセクタマ
ークＳＭが検出される場合はセクタマーク検出信号ＳＭ
Ｄのラッチ出力が次のセクタマーク訪の検出タイミング
まで“１”となり、それによりセレクタ１４ａは第１計
数完了信号ＣＴＩを選択じ、それをフリップフロップ１
５ａのセント端子に与え、その出力タイミングでフリッ
プフロップ１５ａをセットじ、リードゲート信号１１Ｇ
、 “１”にじ、リードゲートを開く。
またセクタマーク罪が検出されず、前記ランチ出力が“
０”の場合はＶＦＯ検出信号ＶＦ［＋を選択じ、それを
フリップフロップ１５ａのセント端子に与えその検出タ
イミングでフリップフロップ１５ａをセットじ、リード
ゲート信号ＲＧ、を“１”にじ、リードゲートを開く。
０”の場合はＶＦＯ検出信号ＶＦ［＋を選択じ、それを
フリップフロップ１５ａのセント端子に与えその検出タ
イミングでフリップフロップ１５ａをセットじ、リード
ゲート信号ＲＧ、を“１”にじ、リードゲートを開く。
一方、リードゲートを閉じるタイミング、即ちフリップ
フロップ１５ａのリセットはアドレス検出完了信号ＡＤ
Ｃの検出タイミングで行われ、そのタイミングでリード
ゲート信号ＲＧ。
フロップ１５ａのリセットはアドレス検出完了信号ＡＤ
Ｃの検出タイミングで行われ、そのタイミングでリード
ゲート信号ＲＧ。
が“Ｏ”となり、リードゲートが閉じられる。
第２カウンタ１３は基準クロック２ＦＣＫをカウントし
てデータ部ＤＴのリードゲートを開くタイミングを定め
るものであり、セクタマーク検出回路１１からのランチ
出力により第１及び第２のクロック数が設定される。こ
の計数の開始はセレクタ１４ｂにて選択されたアドレス
検出完了信号ＡＤＣ又はセクタマーク検出信号ＳＭＤの
入力タイミングにより行われる。
てデータ部ＤＴのリードゲートを開くタイミングを定め
るものであり、セクタマーク検出回路１１からのランチ
出力により第１及び第２のクロック数が設定される。こ
の計数の開始はセレクタ１４ｂにて選択されたアドレス
検出完了信号ＡＤＣ又はセクタマーク検出信号ＳＭＤの
入力タイミングにより行われる。
セレクタ１４ｂは通常のセクタマーク検出回路１１のラ
ッチ出力“ビを受けて、セクタマーク検出信号ＳＭＤを
選択する。第２カウンタ１３はセクタマーク検出信号Ｓ
ＭＤを受けてそこから基準クロック２ＦＣＫの計数を開
始じ、第１のクロック数の計数終了後に第２計数完了信
号ＣＴ２をフリップフロップ１５ｂのセット端子に与え
る。またセクタマークＳＭが検出できなかったとき（ラ
ンチ出力“０”）はアドレス検出完了信号ＡＤＣを受け
て計数を開始じ、第２のクロック数の計数終了後に第２
計数完了信号ＣＴ２を出力する。フリップフロップ１５
ｂは第２計数完了信号ＣＴ２の入力タイミングでセット
され、データ部ＤＴのリードゲート信号ＲＧ２を“ｌ”
にじ、リードゲートを開く。フリップフロップ１５ｂの
リセットはデータ復調完了信号ＤＭＣによって行われ、
゛そのタイミングでリードゲート信号ＲＧ２が“０”と
なり、リードゲートが閉じられる。
ッチ出力“ビを受けて、セクタマーク検出信号ＳＭＤを
選択する。第２カウンタ１３はセクタマーク検出信号Ｓ
ＭＤを受けてそこから基準クロック２ＦＣＫの計数を開
始じ、第１のクロック数の計数終了後に第２計数完了信
号ＣＴ２をフリップフロップ１５ｂのセット端子に与え
る。またセクタマークＳＭが検出できなかったとき（ラ
ンチ出力“０”）はアドレス検出完了信号ＡＤＣを受け
て計数を開始じ、第２のクロック数の計数終了後に第２
計数完了信号ＣＴ２を出力する。フリップフロップ１５
ｂは第２計数完了信号ＣＴ２の入力タイミングでセット
され、データ部ＤＴのリードゲート信号ＲＧ２を“ｌ”
にじ、リードゲートを開く。フリップフロップ１５ｂの
リセットはデータ復調完了信号ＤＭＣによって行われ、
゛そのタイミングでリードゲート信号ＲＧ２が“０”と
なり、リードゲートが閉じられる。
フリップフロップ１５ａから出力されたり一ドゲート信
号ＲＧ＋ はオアゲート１７の一入力端子に与えられ、
フリップフロップ１５ｂから出力されたリードゲート信
号ＲＧ２はスイッチ１６を介してオアゲート１７の他入
力端子に与えられる。そしてオアゲート１７の出力がリ
ードゲート信号ＲＧとしてＰＬＬ回路２に与えられる。
号ＲＧ＋ はオアゲート１７の一入力端子に与えられ、
フリップフロップ１５ｂから出力されたリードゲート信
号ＲＧ２はスイッチ１６を介してオアゲート１７の他入
力端子に与えられる。そしてオアゲート１７の出力がリ
ードゲート信号ＲＧとしてＰＬＬ回路２に与えられる。
ここでスイッチ回路Ｉ６はマイクロコンピュータ７から
のデータリード制御信号ＤＲＣの“１″ど０２によって
オンオフされ、データリード時にオンじ、リードゲート
信号ＲＧ２を伝播する。
のデータリード制御信号ＤＲＣの“１″ど０２によって
オンオフされ、データリード時にオンじ、リードゲート
信号ＲＧ２を伝播する。
第１１図はＰＬＬ回路２の構成を示すブロック図であり
、基準クロック２ＦＣＫは例えば２４００ｒｐＴｒｌで
光ディスクが回転する場合約１５ＭＨｚの周波数となっ
ている。基準クロック２ＦＣには３分周器２０により３
分周されて“１００”の固定パターンＶＦＯと同様の約
５ＭＨｚの周波数の波形となり、セレクタ２１の一入力
端子に与えられる。セレクタ２１の他入力端子にはディ
スク再生データＤＲＤが与えられる。また切換端子には
り一ドゲート信号ＲＧが与えられ、リードゲート信号Ｒ
Ｇが“ビとなり、リードゲートが開いたときはディスク
再生データＤＲＤが選択される。
、基準クロック２ＦＣＫは例えば２４００ｒｐＴｒｌで
光ディスクが回転する場合約１５ＭＨｚの周波数となっ
ている。基準クロック２ＦＣには３分周器２０により３
分周されて“１００”の固定パターンＶＦＯと同様の約
５ＭＨｚの周波数の波形となり、セレクタ２１の一入力
端子に与えられる。セレクタ２１の他入力端子にはディ
スク再生データＤＲＤが与えられる。また切換端子には
り一ドゲート信号ＲＧが与えられ、リードゲート信号Ｒ
Ｇが“ビとなり、リードゲートが開いたときはディスク
再生データＤＲＤが選択される。
セレクタ２１の出力は位相比較器２２、リファレンスク
ロック発生回路２６及び同期データ発生回路２７に与え
られる。位相比較器２２はセレクタ２１の出力と後述す
るリファレンスクロック発生回路２６の出力、つまりＶ
ＣＯ２５からの再生クロックｖＣＯＣＫに基づくフィー
ドバック出力とを比較じ、その位相差に応じたパルス幅
の差信号をチャージポンプ２３に出力する。チャージポ
ンプ２３は差信号のパルス幅の時間、電流をドライブじ
、ループフィルタ２４を充放電する。チャージポンプ２
３には高速／低速切換信号ＨＬＣが与えられ、フィード
バック出力がディスク再生データＤＲＤにロックするま
では、前記切換信号）ＩＬｃが“０”となり高速引込モ
ードとなり、ロック後は前記切換信号ＳＬＣが“１”と
なり、低速引込モードとなる。高速モードでは、低速モ
ートよりチャージポンプの出力電流を大きくじ、ループ
フィルタのチャージ（ディスチャージ）の時定数を大き
くすることにより、ＰＬＬの制御スピードを向上させ、
ロックまでの時間を早める。これにより位相差の大きな
リードゲート開直後は高速でディスク再生ＤＲＤに再生
クロックＶＣＯＣＫを引込みロックさせ、ロック後は媒
体欠陥やディスク再生データＤＲＤのジッタなどに過敏
にならないように応答性を低くじ、ロックはずれが生じ
ないようにしている。
ロック発生回路２６及び同期データ発生回路２７に与え
られる。位相比較器２２はセレクタ２１の出力と後述す
るリファレンスクロック発生回路２６の出力、つまりＶ
ＣＯ２５からの再生クロックｖＣＯＣＫに基づくフィー
ドバック出力とを比較じ、その位相差に応じたパルス幅
の差信号をチャージポンプ２３に出力する。チャージポ
ンプ２３は差信号のパルス幅の時間、電流をドライブじ
、ループフィルタ２４を充放電する。チャージポンプ２
３には高速／低速切換信号ＨＬＣが与えられ、フィード
バック出力がディスク再生データＤＲＤにロックするま
では、前記切換信号）ＩＬｃが“０”となり高速引込モ
ードとなり、ロック後は前記切換信号ＳＬＣが“１”と
なり、低速引込モードとなる。高速モードでは、低速モ
ートよりチャージポンプの出力電流を大きくじ、ループ
フィルタのチャージ（ディスチャージ）の時定数を大き
くすることにより、ＰＬＬの制御スピードを向上させ、
ロックまでの時間を早める。これにより位相差の大きな
リードゲート開直後は高速でディスク再生ＤＲＤに再生
クロックＶＣＯＣＫを引込みロックさせ、ロック後は媒
体欠陥やディスク再生データＤＲＤのジッタなどに過敏
にならないように応答性を低くじ、ロックはずれが生じ
ないようにしている。
ループフィルタ２４はチャージポンプ２３の充放電の電
流信号を電圧に変換するとともに平滑化じ、ＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌ ０ｓｃｉｌｌａｔｏｒ
：電圧制御発信器）２５に与える。ＶＣＯ２５は入
力された電圧信号に応じた周波数の再生クロックＶＣＯ
ＣＫを出力する。この再生クロックＶＣＯＣＫはディス
ク再生データＤＲＤの位相に徐々に同期じ、ロックする
ようになる。
流信号を電圧に変換するとともに平滑化じ、ＶＣＯ（Ｖ
ｏｌｔａｇｅ Ｃｏｎｔｒｏｌ ０ｓｃｉｌｌａｔｏｒ
：電圧制御発信器）２５に与える。ＶＣＯ２５は入
力された電圧信号に応じた周波数の再生クロックＶＣＯ
ＣＫを出力する。この再生クロックＶＣＯＣＫはディス
ク再生データＤＲＤの位相に徐々に同期じ、ロックする
ようになる。
再生クロックＶＣＯＣＫはアドレス検出回路３、データ
復調回路４及びロック判定回路５に出力されると共に、
ＰＬＬ回路２内のリファレンスクロック発生回路２６に
与えられる。リファレンスクロック発生回路２６はリー
ドゲートが閉のとき、及びリードゲートが開でロック完
了前は再生クロックＶＣＯＣＫを３分周じ、位相比較器
２２にフィードパンクする。
復調回路４及びロック判定回路５に出力されると共に、
ＰＬＬ回路２内のリファレンスクロック発生回路２６に
与えられる。リファレンスクロック発生回路２６はリー
ドゲートが閉のとき、及びリードゲートが開でロック完
了前は再生クロックＶＣＯＣＫを３分周じ、位相比較器
２２にフィードパンクする。
また、リードゲート開でロック完了後は、ディスク再生
データＤＩ？Ｄ “１”区間内に存在する再生クロッ
クｖｃｏｃにをゲートすることにより、位相比較器２２
にフィードパンクする。
データＤＩ？Ｄ “１”区間内に存在する再生クロッ
クｖｃｏｃにをゲートすることにより、位相比較器２２
にフィードパンクする。
また再生クロックｖｃｏｃには同期データ発生回路２７
にも与えられ、そこでディスク再生データＤＲＤのパル
スの略中心が再生クロックＶＣＯＣＲの立上りエツジと
なるようにディスク再生データＤＲＤ波形を整形し同期
データＳＤとして出力する。
にも与えられ、そこでディスク再生データＤＲＤのパル
スの略中心が再生クロックＶＣＯＣＲの立上りエツジと
なるようにディスク再生データＤＲＤ波形を整形し同期
データＳＤとして出力する。
次にこのように構成された従来の光ディスク再生装置の
動作について説明する。第１２図はデータ再生時のリー
ドゲート発生回路１の各部の信号波形を示すタイミング
チャートである。セクタマークＳＭが検出されると、セ
クタマーク検出信号ＳＭＤが“ビから“０”に基準クロ
ック２ＦＣＫの一周期間変化する（第１２図（ａ））。
動作について説明する。第１２図はデータ再生時のリー
ドゲート発生回路１の各部の信号波形を示すタイミング
チャートである。セクタマークＳＭが検出されると、セ
クタマーク検出信号ＳＭＤが“ビから“０”に基準クロ
ック２ＦＣＫの一周期間変化する（第１２図（ａ））。
それにより第１カウンタ１２が計数を開始じ、第１計数
完了信号ＣＴＩ“０”を出力する（第１２図（ｂ））。
完了信号ＣＴＩ“０”を出力する（第１２図（ｂ））。
第１計数完了信号ＣＴ１“０”が出力されると、フリッ
プフロップ１５ａがセントされ、リードゲート信号ＲＧ
、が“０″から“１”に変化する（第１２図（ｆ））。
プフロップ１５ａがセントされ、リードゲート信号ＲＧ
、が“０″から“１”に変化する（第１２図（ｆ））。
そしてヘッダ部ＨＤＯ後端位置を示すアドレス検出完了
信号ＡＤＣ“０”の変化により （第１２図（Ｃ））、
フリップフロップ１５ａかりセントされ、リードゲート
信号ＲＧ、が“Ｉ”から“０”に変化じ、ヘッダ部ＨＤ
のリードゲートが閉じられる （第１２図（ｆ））。こ
のときヘッダ／データゲートＨＤＧも“１”から“０”
に変化じ、閉じられる（第１２図（ｊ））。このヘッダ
／データデー） ＨＤＧは“０′のタイミングから所定
時間後に開く。
信号ＡＤＣ“０”の変化により （第１２図（Ｃ））、
フリップフロップ１５ａかりセントされ、リードゲート
信号ＲＧ、が“Ｉ”から“０”に変化じ、ヘッダ部ＨＤ
のリードゲートが閉じられる （第１２図（ｆ））。こ
のときヘッダ／データゲートＨＤＧも“１”から“０”
に変化じ、閉じられる（第１２図（ｊ））。このヘッダ
／データデー） ＨＤＧは“０′のタイミングから所定
時間後に開く。
次に第２カウンタ１３の第２計数完了信号ＣＴ２の出力
タイミングでフリップフロップ１５ｂがセットされ（第
１２図（ｄ）） 、データ部ＤＴのリードゲート信号Ｒ
Ｇ２が“０”から“ビに変化しく第１２１１ｋ（ｇｌ）
、データ復調信号ＤＭＣ“０”が出力されるまで（第１
２図（ｅｌ）開く。ここで、マイクロコンピュータ７か
らのデータリード制御信号ＤＲＣ“１”によりスイッチ
１６がオンしく第１２図（ｉｌ） 、２つのリードゲー
ト信号ＲＧ＋ 、ＲＧｚがオアゲート１７に入力され、
り一ドゲート信号ＲＧがＰＬＬ回路２に出力される（第
１２図（ｈ））。
タイミングでフリップフロップ１５ｂがセットされ（第
１２図（ｄ）） 、データ部ＤＴのリードゲート信号Ｒ
Ｇ２が“０”から“ビに変化しく第１２１１ｋ（ｇｌ）
、データ復調信号ＤＭＣ“０”が出力されるまで（第１
２図（ｅｌ）開く。ここで、マイクロコンピュータ７か
らのデータリード制御信号ＤＲＣ“１”によりスイッチ
１６がオンしく第１２図（ｉｌ） 、２つのリードゲー
ト信号ＲＧ＋ 、ＲＧｚがオアゲート１７に入力され、
り一ドゲート信号ＲＧがＰＬＬ回路２に出力される（第
１２図（ｈ））。
第１３図はデータ部ＤＴにおけるＰＬＬ回路２の動作を
示すタイミングチャートである。リードゲート信号ＲＧ
が“１”になるまでは、基準クロ・７り２ＦＣＫで３分
周したクロック２ＦＣＫ／３がセレクタ２１により選択
され、それが位相比較器２２に与えられる（第１３図（
ａ））。従ってロック後はクロック２ＦＣＫ／３と同Ｖ
ＣＯＣＲ／３との位相差は検出されず、チャージポンプ
２３の出力ＣＰは“０”となりループフィルタ２４の出
力ＬＦは基準値″０”となる。ここでの基準値とは、Ｖ
ＣＯ２５の発振周波数＝ ２ＦＣ１，に周波数となると
きのループフィルタ２４の出力値をいう。ＶＣＯ２５の
発振周波数は、基準クロック２ＦＣＫの周波数の可変範
囲を有するようにＰＬＬ回路２を設計する。
示すタイミングチャートである。リードゲート信号ＲＧ
が“１”になるまでは、基準クロ・７り２ＦＣＫで３分
周したクロック２ＦＣＫ／３がセレクタ２１により選択
され、それが位相比較器２２に与えられる（第１３図（
ａ））。従ってロック後はクロック２ＦＣＫ／３と同Ｖ
ＣＯＣＲ／３との位相差は検出されず、チャージポンプ
２３の出力ＣＰは“０”となりループフィルタ２４の出
力ＬＦは基準値″０”となる。ここでの基準値とは、Ｖ
ＣＯ２５の発振周波数＝ ２ＦＣ１，に周波数となると
きのループフィルタ２４の出力値をいう。ＶＣＯ２５の
発振周波数は、基準クロック２ＦＣＫの周波数の可変範
囲を有するようにＰＬＬ回路２を設計する。
次にリードゲート信号が“０”から“ビに変化すると（
第１３図（ｄ）） 、セレクタ２１がディスク再生デー
タＤＲＤを選択じ、位相比較器２２がディスク再生デー
タＤＲＤと再生クロックＶＣＯＣＨの３分周のクロック
ＶＣＯＣＫ／３との立上りエツジの位相差を検出じ、位
相差に応じたパルス幅の出力パルスＰＣを出力する （
第１３図（ｅｌ） 、この場合、ＶＣＯＣＲ／３の方が
再生データに比べ、位相が進んでいるのでチャージポン
プ２３は出力パルスＰＣのパルス幅に応した電流信号で
ループフィルタを放電する。このときチャージポンプ２
３は高速引込モードとなっているので、放電時定数が大
きくなっている。この電流信号はループフィルタ２４で
電圧に変換されるとともに平滑化され（第１３図（ｆ）
） 、平滑電圧信号ＬＦがＶＣＯ２５に与えられる。
ＶＣＯ２５は与えられた電圧に応した略１５ＭＨｚ周波
数の再生クロックＶＣＯＣＲを出力する （第１３図１
ｇ））。そしてロック判定回路５が固定パターンＶＦＯ
，の“１００”を所定回数検出するとＰＬＬ引込が完了
じ、ディスク再生データＤＲＤに再生クロックＶＣＯＣ
Ｋがロックしたと判定じ、高速／低速切換信号ＨＬＣ“
１”をチャージポンプ２３４こ出力じ、低速引込モード
にする （第１３図（ｈ））。
第１３図（ｄ）） 、セレクタ２１がディスク再生デー
タＤＲＤを選択じ、位相比較器２２がディスク再生デー
タＤＲＤと再生クロックＶＣＯＣＨの３分周のクロック
ＶＣＯＣＫ／３との立上りエツジの位相差を検出じ、位
相差に応じたパルス幅の出力パルスＰＣを出力する （
第１３図（ｅｌ） 、この場合、ＶＣＯＣＲ／３の方が
再生データに比べ、位相が進んでいるのでチャージポン
プ２３は出力パルスＰＣのパルス幅に応した電流信号で
ループフィルタを放電する。このときチャージポンプ２
３は高速引込モードとなっているので、放電時定数が大
きくなっている。この電流信号はループフィルタ２４で
電圧に変換されるとともに平滑化され（第１３図（ｆ）
） 、平滑電圧信号ＬＦがＶＣＯ２５に与えられる。
ＶＣＯ２５は与えられた電圧に応した略１５ＭＨｚ周波
数の再生クロックＶＣＯＣＲを出力する （第１３図１
ｇ））。そしてロック判定回路５が固定パターンＶＦＯ
，の“１００”を所定回数検出するとＰＬＬ引込が完了
じ、ディスク再生データＤＲＤに再生クロックＶＣＯＣ
Ｋがロックしたと判定じ、高速／低速切換信号ＨＬＣ“
１”をチャージポンプ２３４こ出力じ、低速引込モード
にする （第１３図（ｈ））。
低速モードになると（ロック完了後）、ディスク再生デ
ータＤＩ？Ｄで再生クロックＶＣＯＣＬＫをゲートじ、
ディスク再生データが“１”のとき発生する再生クロッ
クＶＣＯＣＬＫと、ディスク再生データＤＩ？［＋の位
相とを比較する。チャージポンプ２３は前記切換信号Ｈ
ＬＣ“１”により位相比較器２２からのパルス信号ｐｃ
のパルス幅の時間、高速モード時より小さな電流信号で
ループフィルタをドライブする。これにより、位相比較
器２２からのパルス信号ＰＣに対する応答性を低くする
。−Ｔ− （以 下 余 白） 〔発明が解決しようとする課題〕 このように構成された従来の光ディスク再生装置におい
て固定パターンＶＦＯ３上にゴミ等の異物の付着、再生
データの欠落等が生じ、ＰＬＬ回路２が再生データにロ
ックを完了する前、即ち高速引込モード時にＰＬＬ引込
用の固定パターンＶＦＯ，の一部が検出できなくなり、
再生出力がすべて“０”となると、固定パターンＶＦＯ
３の“ｌ”の立上りエツジを検出できるようになるまで
位相比較器２２が“１”となるパルス幅のチャージポン
プ２３をドライブするパルス信号ＰＣを出力することに
なる。従ってループフィルタ２４の出力が急減してしま
い、ＶＣＯ２５の出力ＶＣＯＣＫが大きく乱れて、ＰＬ
Ｌ回路２が誤動作じ、ロック不能となる虞があり、デー
タ部ＤＴのデータが再生できないという問題があった。
ータＤＩ？Ｄで再生クロックＶＣＯＣＬＫをゲートじ、
ディスク再生データが“１”のとき発生する再生クロッ
クＶＣＯＣＬＫと、ディスク再生データＤＩ？［＋の位
相とを比較する。チャージポンプ２３は前記切換信号Ｈ
ＬＣ“１”により位相比較器２２からのパルス信号ｐｃ
のパルス幅の時間、高速モード時より小さな電流信号で
ループフィルタをドライブする。これにより、位相比較
器２２からのパルス信号ＰＣに対する応答性を低くする
。−Ｔ− （以 下 余 白） 〔発明が解決しようとする課題〕 このように構成された従来の光ディスク再生装置におい
て固定パターンＶＦＯ３上にゴミ等の異物の付着、再生
データの欠落等が生じ、ＰＬＬ回路２が再生データにロ
ックを完了する前、即ち高速引込モード時にＰＬＬ引込
用の固定パターンＶＦＯ，の一部が検出できなくなり、
再生出力がすべて“０”となると、固定パターンＶＦＯ
３の“ｌ”の立上りエツジを検出できるようになるまで
位相比較器２２が“１”となるパルス幅のチャージポン
プ２３をドライブするパルス信号ＰＣを出力することに
なる。従ってループフィルタ２４の出力が急減してしま
い、ＶＣＯ２５の出力ＶＣＯＣＫが大きく乱れて、ＰＬ
Ｌ回路２が誤動作じ、ロック不能となる虞があり、デー
タ部ＤＴのデータが再生できないという問題があった。
第１４図は固定パターンνＦＯ３が欠落した場合のデー
タ部ＤＴにおけるＰＬＬ回路２の動作を示すタイミング
チャートである。ディスク再生データＤＲＤが固定パタ
ーンＶＦ（ｈの欠落により得られないと、リードゲート
が開いても、位相比較器２２に比較対象の信号が人力さ
れず、その出力パルスＰＣのパルス幅かディスク再生デ
ータＤＲＤが検出できるまでの長さとなり、チャージポ
ンプ２３がループフィルタ２４の電界を放電し続ける。
タ部ＤＴにおけるＰＬＬ回路２の動作を示すタイミング
チャートである。ディスク再生データＤＲＤが固定パタ
ーンＶＦ（ｈの欠落により得られないと、リードゲート
が開いても、位相比較器２２に比較対象の信号が人力さ
れず、その出力パルスＰＣのパルス幅かディスク再生デ
ータＤＲＤが検出できるまでの長さとなり、チャージポ
ンプ２３がループフィルタ２４の電界を放電し続ける。
それによりループフィルタの出力ＬＰは破線で示すディ
スク再生データＤＲＤにロックしたときのレベルを大き
く超過してしまう。従ってＶＣＯ２５の再生クロックＶ
ＣＯＣＲの周波数か低くなりすぎ、ＰＬＬ回路２の動作
が大きく乱れることになる。この場合ロック判定回路５
は基準クロフク（２ＦＣＫ）によるカウンタの計数終了
により強制的に同期パターン部Ｓ’！ＮＣの手前で低速
引込モードに切換えるが、ループフィルタ２４の出力Ｌ
Ｆがデータに口、りしたときのレベルを大きく越えてい
るので、低速モードではロックできず、再生エラーが生
じ、それが誤り訂正回路６Ｇこよる誤り訂正能力を越え
る場合は再生不能となってしまう。
スク再生データＤＲＤにロックしたときのレベルを大き
く超過してしまう。従ってＶＣＯ２５の再生クロックＶ
ＣＯＣＲの周波数か低くなりすぎ、ＰＬＬ回路２の動作
が大きく乱れることになる。この場合ロック判定回路５
は基準クロフク（２ＦＣＫ）によるカウンタの計数終了
により強制的に同期パターン部Ｓ’！ＮＣの手前で低速
引込モードに切換えるが、ループフィルタ２４の出力Ｌ
Ｆがデータに口、りしたときのレベルを大きく越えてい
るので、低速モードではロックできず、再生エラーが生
じ、それが誤り訂正回路６Ｇこよる誤り訂正能力を越え
る場合は再生不能となってしまう。
ヘッダ部ＨＤ内のデータは例え、それが再生不能となっ
た場合であっても前後のセクタからその内容を判断する
ことができる。しかしながらデータ部ＤＴ内のデータは
セクタ毎に内容が異なるので前後のセクタからその内容
を判断できない。従って再生不能となった場合、再度再
生動作を繰返すことになるが、データ部ＤＴの固定パタ
ーンに異物の付着ではなく、ボイド等の媒体に起因する
欠陥があった場合は一回目の再生と同じことになり、再
生不能になる虞があった。
た場合であっても前後のセクタからその内容を判断する
ことができる。しかしながらデータ部ＤＴ内のデータは
セクタ毎に内容が異なるので前後のセクタからその内容
を判断できない。従って再生不能となった場合、再度再
生動作を繰返すことになるが、データ部ＤＴの固定パタ
ーンに異物の付着ではなく、ボイド等の媒体に起因する
欠陥があった場合は一回目の再生と同じことになり、再
生不能になる虞があった。
本発明は斯かる事情に鑑みなされたものであり、データ
部でのＰＬＬの引込みを低速モードで行うか、又は固定
パターンを検出してからＰＬＬの引込みを行うことによ
り、データ部の固定パターンに多少のデータの欠落が生
じても安定したＰＬＬ引込動作を行うことができ、デー
タ再生能力の向上をはかり高信顛性を有する光ディスク
再生装置を提供することを目的にする。
部でのＰＬＬの引込みを低速モードで行うか、又は固定
パターンを検出してからＰＬＬの引込みを行うことによ
り、データ部の固定パターンに多少のデータの欠落が生
じても安定したＰＬＬ引込動作を行うことができ、デー
タ再生能力の向上をはかり高信顛性を有する光ディスク
再生装置を提供することを目的にする。
本発明に係る第１の発明の光ディスク再生装置は、リー
ドゲートをヘッダ部の固定パターンの検出タイミングに
関連して開いてから、データ部のデータ記録用領域の再
生終了に関連するタイミングまで開いておき、データ部
での位相同期の引込動作を低速引込モードで行うように
したものであり、第２及び第３の発明の光ディスク再生
装置は、ヘッダ部で同様にリードゲートを開いた後にへ
、７ダ部の終端で一端閉じ、データ部の固定パターンの
検出タイミング又は任意のタイミングに関連してリート
ゲートを再度間いてからデータ部のデータ記録用領域の
再生終了に関連するタイミングまで開いておくようにし
たものである。
ドゲートをヘッダ部の固定パターンの検出タイミングに
関連して開いてから、データ部のデータ記録用領域の再
生終了に関連するタイミングまで開いておき、データ部
での位相同期の引込動作を低速引込モードで行うように
したものであり、第２及び第３の発明の光ディスク再生
装置は、ヘッダ部で同様にリードゲートを開いた後にへ
、７ダ部の終端で一端閉じ、データ部の固定パターンの
検出タイミング又は任意のタイミングに関連してリート
ゲートを再度間いてからデータ部のデータ記録用領域の
再生終了に関連するタイミングまで開いておくようにし
たものである。
本発明の第１の発明においては、ヘッダ部で開いたリー
ドゲートがデータ部での再生終了に関連するタイミング
まで開いた状態となっており、へ・ノダ部でＰＬＬ引込
を完了しているので、データ部の再生が低速引込モード
で行われるため、光ディスクの再生データが乱れた場合
であってもその影響を受けることが少なく、サンプリン
グクロンクが乱れにくいのでデータ部の固定パターンに
欠落が生した場合であってもデータ記録用領域のデータ
の再生が確実に行える。
ドゲートがデータ部での再生終了に関連するタイミング
まで開いた状態となっており、へ・ノダ部でＰＬＬ引込
を完了しているので、データ部の再生が低速引込モード
で行われるため、光ディスクの再生データが乱れた場合
であってもその影響を受けることが少なく、サンプリン
グクロンクが乱れにくいのでデータ部の固定パターンに
欠落が生した場合であってもデータ記録用領域のデータ
の再生が確実に行える。
また第２及び第３の発明においてはデータ部の固定パタ
ーンを確実に検出した後にリードゲートを開き、位相同
期手段が高速引込モードで位相同期の動作を行うので高
速引込モード時に異常な再生データが入力されず、位相
同期手段の誤動作が生しにくくなり、同様にデータ記録
用領域のデータの再生が確実に行える。
ーンを確実に検出した後にリードゲートを開き、位相同
期手段が高速引込モードで位相同期の動作を行うので高
速引込モード時に異常な再生データが入力されず、位相
同期手段の誤動作が生しにくくなり、同様にデータ記録
用領域のデータの再生が確実に行える。
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
第１図は本発明に係る光ディスク再生装置（以下本発明
装置という）の構成を示すブロック図である。本発明装
置は第８図に示したＩＳＯ規格に準拠してフォーマット
された光ディスクを再生する。
装置という）の構成を示すブロック図である。本発明装
置は第８図に示したＩＳＯ規格に準拠してフォーマット
された光ディスクを再生する。
図示しない光ディスクからのディスク再生データＤＲＤ
はその再生期間を定めるリードゲート信号ＲＧを生成す
るリードゲート発生回路ｌに与えられる。さらに再生デ
ータＤＩ？Ｄはリードゲート信号ＲＧが閉のとき再生デ
ータＤＲＤと再生クロックＶＣＯＣＫとの位相同期をは
かるＰＬＬ回路２にも与えられる。
はその再生期間を定めるリードゲート信号ＲＧを生成す
るリードゲート発生回路ｌに与えられる。さらに再生デ
ータＤＩ？Ｄはリードゲート信号ＲＧが閉のとき再生デ
ータＤＲＤと再生クロックＶＣＯＣＫとの位相同期をは
かるＰＬＬ回路２にも与えられる。
またＰＬＬ回路２には基準クロック２ＦＣＫも入力され
ており、リードゲート信号が閉のときは、基準クロック
２ＦＣＫと再生クロックＶＣＯＣＲとの位相同期をはか
っている。基準クロック２ＦＣＫはリートゲート発生回
路ｌ、ヘッダ／データゲート発生回路８及びロック判定
回路５にも与えられる。リードゲート発生回路１には他
に後述するマイクロコンピュータ７からのデータリード
制御信号ＤＲＣ及びリトライリード制御信号ＲＰＣ、デ
ータ復調回路４からのデータ復調完了信号ＤＭＣ並びに
アドレス検出回路３からのアドレス検出完了信号ＡＤＣ
が与えられ、これら５つの入力信号に基づいてリードゲ
ート信号ＲＧを出力する。またリードゲート発生回路１
にはヘッダ／データゲート発生回路８からのヘッダ／デ
ータゲートＨＤＧが与えられ、ＰＬＬ引込時のＶＦＯの
識別を行う。このヘッダ／データゲートＨＤＧはヘッダ
部ＨＤで１”、データ部ＤＴで“０”となる。
ており、リードゲート信号が閉のときは、基準クロック
２ＦＣＫと再生クロックＶＣＯＣＲとの位相同期をはか
っている。基準クロック２ＦＣＫはリートゲート発生回
路ｌ、ヘッダ／データゲート発生回路８及びロック判定
回路５にも与えられる。リードゲート発生回路１には他
に後述するマイクロコンピュータ７からのデータリード
制御信号ＤＲＣ及びリトライリード制御信号ＲＰＣ、デ
ータ復調回路４からのデータ復調完了信号ＤＭＣ並びに
アドレス検出回路３からのアドレス検出完了信号ＡＤＣ
が与えられ、これら５つの入力信号に基づいてリードゲ
ート信号ＲＧを出力する。またリードゲート発生回路１
にはヘッダ／データゲート発生回路８からのヘッダ／デ
ータゲートＨＤＧが与えられ、ＰＬＬ引込時のＶＦＯの
識別を行う。このヘッダ／データゲートＨＤＧはヘッダ
部ＨＤで１”、データ部ＤＴで“０”となる。
リードゲート信号ＲＧは通常はヘッダ部ＨＤで常に“１
”となり、リードゲートを開き、またデータ部ＤＴで再
生時に“ビとなり、リードゲートを開くように出力され
る。出力されたリードゲート信号ＲＧはＰＬＬ回路２に
与えられ、ＰＬＬ動作の開始及び終了のタイミングを制
御する。ＰＬＬ回路２には他にロック判定回路５からの
高速／低速切換信号ＨＬＣが与えられ、ＰＬＬ回路２は
ＰＬＬ動作のロック完了までの引込を高低速２段で切り
換えて行う。
”となり、リードゲートを開き、またデータ部ＤＴで再
生時に“ビとなり、リードゲートを開くように出力され
る。出力されたリードゲート信号ＲＧはＰＬＬ回路２に
与えられ、ＰＬＬ動作の開始及び終了のタイミングを制
御する。ＰＬＬ回路２には他にロック判定回路５からの
高速／低速切換信号ＨＬＣが与えられ、ＰＬＬ回路２は
ＰＬＬ動作のロック完了までの引込を高低速２段で切り
換えて行う。
ＰＬＬ回路２は同期データＳＤ及び再生クロックＶＣＯ
ＣＫを出力じ、それらをアドレス検出回路３、データ復
調回路４、ロック判定回路５に夫々与える。
ＣＫを出力じ、それらをアドレス検出回路３、データ復
調回路４、ロック判定回路５に夫々与える。
アドレス検出回路３は同期データＳＤから光ディスクの
へ、ダ部ＨＤのアドレス情報ｒＤを検出じ、その完了信
号ＡＤＣを出力する。データ復調回路４は同期データＳ
Ｄの（２，７）変調信号と再生クロックＶ ＣＯＣＫで
（２，７）復調じ、データ復調完了時に復調データを誤
り訂正回路６に与えると共に、データ復調完了信号ＤＭ
Ｃを出力する。ロック判定回路５はヘッダ部ＨＤ及びデ
ータ部ＤＴに記憶された固定パターンＶＦＯの同期デー
タＳＤと再生クロックＶＣＯＣＲとの位相差によりＰＬ
Ｌ回路２がロックしたか否かを判定じ、未ロック状態の
ときは高速／低速切換信号ＨＣＬ“０″を、ロック状態
のときはＨＬＣ“工”を夫々ＰＬＬ回路２に出力する。
へ、ダ部ＨＤのアドレス情報ｒＤを検出じ、その完了信
号ＡＤＣを出力する。データ復調回路４は同期データＳ
Ｄの（２，７）変調信号と再生クロックＶ ＣＯＣＫで
（２，７）復調じ、データ復調完了時に復調データを誤
り訂正回路６に与えると共に、データ復調完了信号ＤＭ
Ｃを出力する。ロック判定回路５はヘッダ部ＨＤ及びデ
ータ部ＤＴに記憶された固定パターンＶＦＯの同期デー
タＳＤと再生クロックＶＣＯＣＲとの位相差によりＰＬ
Ｌ回路２がロックしたか否かを判定じ、未ロック状態の
ときは高速／低速切換信号ＨＣＬ“０″を、ロック状態
のときはＨＬＣ“工”を夫々ＰＬＬ回路２に出力する。
またロック判定回路５はＰＬＬ回路２がディスク再生デ
ータＤＲＤに再生クロックＶＣＯＣＫをロックできない
ときのために用いるカウンタを有している。カウンタは
基準クロック２ＦＣにを計数するものであり、上述のと
きは予め定められたクロック数をカウンタが計数終了す
ることにより、高速／低速切換信号ＨＬＣ“１”を出力
する。
ータＤＲＤに再生クロックＶＣＯＣＫをロックできない
ときのために用いるカウンタを有している。カウンタは
基準クロック２ＦＣにを計数するものであり、上述のと
きは予め定められたクロック数をカウンタが計数終了す
ることにより、高速／低速切換信号ＨＬＣ“１”を出力
する。
誤り訂正回路６は復調データの誤りを検出じ、その誤り
を誤り訂正符号を用いて所定の演算により訂正じ、訂正
後の再生データＲＤを出力するとともに、訂正不可の場
合、そのことを示す誤り訂正不可検出信号ＥＣＮをマイ
クロコンピュータ７に出力する。誤り訂正回路６は第８
図に示すフォーマントの光ディスクの場合、符号方向に
最大８ハイドの誤りを訂正でき、連続４０バイトまでの
誤りを訂正できる。マイクロコンピュータ７は前記検出
信号ＥＣＮを受取ると、リトライリード制御信号ＲＰＣ
をリードゲート発生回路１に出力する。
を誤り訂正符号を用いて所定の演算により訂正じ、訂正
後の再生データＲＤを出力するとともに、訂正不可の場
合、そのことを示す誤り訂正不可検出信号ＥＣＮをマイ
クロコンピュータ７に出力する。誤り訂正回路６は第８
図に示すフォーマントの光ディスクの場合、符号方向に
最大８ハイドの誤りを訂正でき、連続４０バイトまでの
誤りを訂正できる。マイクロコンピュータ７は前記検出
信号ＥＣＮを受取ると、リトライリード制御信号ＲＰＣ
をリードゲート発生回路１に出力する。
ヘッダ／データゲート発生回路８は内部にカウンタを設
けてあり、アドレス検出回路３からのアドレス完了信号
ＡＤＣ及び基準クロック２ＦＣＫを受け、アドレス完了
信号ＡＤＣの入力タイミングでヘッダ／データデー）
ＨＤＧを“ビから０”に変化させ、データ部ＤＴ後端に
関連するタイミングに定められたクロック数を計数完了
するとＨＤＣを“０″から“ビに変化させる。このＩＤ
Ｃによりヘッダ部１（Ｄとデータ部ＤＴとを識別する。
けてあり、アドレス検出回路３からのアドレス完了信号
ＡＤＣ及び基準クロック２ＦＣＫを受け、アドレス完了
信号ＡＤＣの入力タイミングでヘッダ／データデー）
ＨＤＧを“ビから０”に変化させ、データ部ＤＴ後端に
関連するタイミングに定められたクロック数を計数完了
するとＨＤＣを“０″から“ビに変化させる。このＩＤ
Ｃによりヘッダ部１（Ｄとデータ部ＤＴとを識別する。
第２図は本発明装置のリートゲート発生回路１の構成を
示すブロック図である。
示すブロック図である。
ディスク再生データＤＲＤはヘッダ部ＨＤのセクタマー
ク針を検出するセクタマーク検出回路１１及びヘッダ部
ＨＤの固定パターンＶＦＯ，、νＦＯ□を検知するヘッ
ダ部ＶＦＯ検知回路１０に与えられる。また基準クロッ
ク２ＦＣＫばセクタマーク検出回路ＩＩ、ヘッダ部ＶＦ
Ｏ検知回路１０、第１カウノタ１２及び第２カウンタ１
３に夫々与えられる。
ク針を検出するセクタマーク検出回路１１及びヘッダ部
ＨＤの固定パターンＶＦＯ，、νＦＯ□を検知するヘッ
ダ部ＶＦＯ検知回路１０に与えられる。また基準クロッ
ク２ＦＣＫばセクタマーク検出回路ＩＩ、ヘッダ部ＶＦ
Ｏ検知回路１０、第１カウノタ１２及び第２カウンタ１
３に夫々与えられる。
セクタマーク検出回路１１はディスク再生データＤＲＤ
を基準クロック２ＦＣＫの入力タイミングでサンプリン
グじ、セクタマークＳＭ４こ記録している低周波数パタ
ーンじｌ”又は“Ｏ”が連続しているパターン）を検出
じ、セクタマーク検出信号ＳＭＤを第１カウンタ１２に
出力すると共にそのランチ出力を第２カウンタ１３及び
セレクタ１４ｂに出力する。
を基準クロック２ＦＣＫの入力タイミングでサンプリン
グじ、セクタマークＳＭ４こ記録している低周波数パタ
ーンじｌ”又は“Ｏ”が連続しているパターン）を検出
じ、セクタマーク検出信号ＳＭＤを第１カウンタ１２に
出力すると共にそのランチ出力を第２カウンタ１３及び
セレクタ１４ｂに出力する。
第１カウンタ１２はヘッダ部ＨＤのリードゲートを開く
タイミングを定めるものであり、セクタマーク検出回路
１１からのセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クコツク２ＦＣＫの計数を開始じ、計数終了後
に第１計数完了信号ＣＴＩをセレクタ１４ａに出力する
。へ、ソダ部ＶＦＯ検知回路１０にはへ、ダ／データゲ
ートＨＤＧが与えられており、ディスク再生データ１）
ＲＤを基準クロック２ＦＣＫの入力タイミングでサンプ
リングじ、ヘッダ／データゲートが“１“のときヘッダ
部ＨＤの最初の固定パターンＶＦＯ，を検知じ、シＦＯ
検知信号シＦＤをセレクタ１４ａに出力する。セレクタ
１４ａは第１計数完了信号ＣＴＩ及びＶＦＯ検知信号Ｖ
ＦＤを選択するものであり、セクタマークＳＭの検出の
可否により、それらを切換える。即ちセクタマークＳＭ
が検出される場合はセクタマーク検出信号ＳＭＤのラッ
チ出力が次のセクタマークＳＭの検出タイミングまで“
ビとなり、それによりセレクタ１４ａは第１計数完了信
号ＣＴＩを選択じ、それをフリップフロップ１５ａ及び
同１５ｃのセント端子に与え、その出力タイミングでフ
リップフロップ１５ａ及び同１５ｃをセントじ、リード
ゲート信号ＲＧＩ 、ＲＧ２を“１”にじ、リードゲー
トを開く。
タイミングを定めるものであり、セクタマーク検出回路
１１からのセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クコツク２ＦＣＫの計数を開始じ、計数終了後
に第１計数完了信号ＣＴＩをセレクタ１４ａに出力する
。へ、ソダ部ＶＦＯ検知回路１０にはへ、ダ／データゲ
ートＨＤＧが与えられており、ディスク再生データ１）
ＲＤを基準クロック２ＦＣＫの入力タイミングでサンプ
リングじ、ヘッダ／データゲートが“１“のときヘッダ
部ＨＤの最初の固定パターンＶＦＯ，を検知じ、シＦＯ
検知信号シＦＤをセレクタ１４ａに出力する。セレクタ
１４ａは第１計数完了信号ＣＴＩ及びＶＦＯ検知信号Ｖ
ＦＤを選択するものであり、セクタマークＳＭの検出の
可否により、それらを切換える。即ちセクタマークＳＭ
が検出される場合はセクタマーク検出信号ＳＭＤのラッ
チ出力が次のセクタマークＳＭの検出タイミングまで“
ビとなり、それによりセレクタ１４ａは第１計数完了信
号ＣＴＩを選択じ、それをフリップフロップ１５ａ及び
同１５ｃのセント端子に与え、その出力タイミングでフ
リップフロップ１５ａ及び同１５ｃをセントじ、リード
ゲート信号ＲＧＩ 、ＲＧ２を“１”にじ、リードゲー
トを開く。
またセクタマークＳｌ’ｌが検出されず、前記ランチ出
力が“０″の場合はＶＦＯ検出信号ＶＦＤを選択じ、そ
れをフリップフロップ１５ａ及び同１５ｃのセット端子
に与え、その検出タイミングでフリ７・プフロノプ１５
ａ及び同１５ｃをセントじ、リードゲート信号ＲＧ、及
び同ＲＧ２を“１”乙こじ、リードゲートを開く。一方
、リードゲートを閉じるタイミング、即ちフリップフロ
ップ１５ａのりセントはアドレス検出完了信号ＡＤＣの
検出タイミングで行われ、そのタイミングでリードゲー
ト信号ＲＧ、が０”となり、閉しられる。
力が“０″の場合はＶＦＯ検出信号ＶＦＤを選択じ、そ
れをフリップフロップ１５ａ及び同１５ｃのセット端子
に与え、その検出タイミングでフリ７・プフロノプ１５
ａ及び同１５ｃをセントじ、リードゲート信号ＲＧ、及
び同ＲＧ２を“１”乙こじ、リードゲートを開く。一方
、リードゲートを閉じるタイミング、即ちフリップフロ
ップ１５ａのりセントはアドレス検出完了信号ＡＤＣの
検出タイミングで行われ、そのタイミングでリードゲー
ト信号ＲＧ、が０”となり、閉しられる。
第２カウンタ１３は基準クロック２ＦＣＫをカウントし
てデータ部ＤＴのリードゲートを開くタイミングを定め
るものであり、セクタマーク検出回路１３からのラッチ
出力により、第１及び第２のクロ、り数が設定される。
てデータ部ＤＴのリードゲートを開くタイミングを定め
るものであり、セクタマーク検出回路１３からのラッチ
出力により、第１及び第２のクロ、り数が設定される。
この計数はセクタ１４ｂにて選択されるアドレス検出完
了信号ＡＤＣ又はセクタマーク検出信号ＳＭＤの人力タ
イミングにより開始される。セレクタ１４ｂは通常、セ
クタマーク検出回路１１からのラッチ出力“１”を受け
て、セクタマーク検出信号ＳＭＤを選択する。第２カウ
ンタ１３はセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クロック２ＦＣＫの計数を開始じ、第１のクロ
ック数の計数終了後に第２計数完了信号ＣＴ２をフリッ
プフロップ１５ｂのセット端子に与える。またセクタマ
ークＳＭが検出できなかったとき （ランチ出力“０”
）はアドレス検出完了信号ＡＤＣを受けて計数を開始じ
、第２のクロック数の計数終了後に第２計数完了信号Ｃ
Ｔ２を出力する。フリップフロップ１５ｂは第２計数完
了信号ＣＴ２の入力タイミングでセットされ、データ部
ＤＴのリードゲート信号ＲＧ２を“１”にじ、リードゲ
ートを開く。フリップフロップ１５ｂ及び同１５Ｃのリ
セフトはデータ復調完子信号ＤＭＣによって行われ、そ
のタイミングでリードゲート信号ＲＧ２が“０”になり
、リートゲートが閉しられる。
了信号ＡＤＣ又はセクタマーク検出信号ＳＭＤの人力タ
イミングにより開始される。セレクタ１４ｂは通常、セ
クタマーク検出回路１１からのラッチ出力“１”を受け
て、セクタマーク検出信号ＳＭＤを選択する。第２カウ
ンタ１３はセクタマーク検出信号ＳＭＤを受けて、そこ
から基準クロック２ＦＣＫの計数を開始じ、第１のクロ
ック数の計数終了後に第２計数完了信号ＣＴ２をフリッ
プフロップ１５ｂのセット端子に与える。またセクタマ
ークＳＭが検出できなかったとき （ランチ出力“０”
）はアドレス検出完了信号ＡＤＣを受けて計数を開始じ
、第２のクロック数の計数終了後に第２計数完了信号Ｃ
Ｔ２を出力する。フリップフロップ１５ｂは第２計数完
了信号ＣＴ２の入力タイミングでセットされ、データ部
ＤＴのリードゲート信号ＲＧ２を“１”にじ、リードゲ
ートを開く。フリップフロップ１５ｂ及び同１５Ｃのリ
セフトはデータ復調完子信号ＤＭＣによって行われ、そ
のタイミングでリードゲート信号ＲＧ２が“０”になり
、リートゲートが閉しられる。
フリップフロップ１５ａから出力されたり一ドゲート信
号ＲＧ、はオアゲート１７の一入力端子に与えられ、フ
リップフロップ１５ｂ及び同１５ｃから出力されたリー
ドゲート信号ＲＧ２はセレクタ１４ｃに与えられる。セ
レクタ１４ｃはマイクロコンピュータ７からのりトライ
リード制御信号ＲＰＣによって切換えられ、リトライ時
にはフリップフロップ１５ｃからのリードゲート信号Ｒ
Ｇ２を選択する。セレクタ１４ｃから出力されたリード
ゲート信号ＲＧｚはスイッチ１６を介してオアゲート１
７の他入力端子に与えられる。そしてオアゲート１７の
出力がリードゲート信号ＲＧとしてＰＬＬ回路２に与え
られる。二こでスイッチ回路１６はマイクロコンピュー
タ７からのデータリード制御信号ＤＲＣの“１”、“０
”によってオンオフされ、データリード時にオンじ、リ
ードゲート信号ＲＧ２を伝播する。
号ＲＧ、はオアゲート１７の一入力端子に与えられ、フ
リップフロップ１５ｂ及び同１５ｃから出力されたリー
ドゲート信号ＲＧ２はセレクタ１４ｃに与えられる。セ
レクタ１４ｃはマイクロコンピュータ７からのりトライ
リード制御信号ＲＰＣによって切換えられ、リトライ時
にはフリップフロップ１５ｃからのリードゲート信号Ｒ
Ｇ２を選択する。セレクタ１４ｃから出力されたリード
ゲート信号ＲＧｚはスイッチ１６を介してオアゲート１
７の他入力端子に与えられる。そしてオアゲート１７の
出力がリードゲート信号ＲＧとしてＰＬＬ回路２に与え
られる。二こでスイッチ回路１６はマイクロコンピュー
タ７からのデータリード制御信号ＤＲＣの“１”、“０
”によってオンオフされ、データリード時にオンじ、リ
ードゲート信号ＲＧ２を伝播する。
本発明装置に用いるＰＬＬ回路２は第１１図に示すもの
と同様であり、説明を省略するが、ロック判定回路５か
らの高速／低速切換信号ＨＬＣにより切換ねる高速／低
速の２つのＰＬＬ引込モートを有している。ＰＬＬ回路
２はＰＬＬ引込開始時は高速引込モードにて高応答てＰ
ＬＬ引込動作を行い、ディスク再生データＤＲＤに再生
クロックｖｃｏｃにをロックすると共に、ロック後は低
速引込モードにて応答性を低下させ、ロック外れを防止
するようにＰＬＬ引込動作を行う。
と同様であり、説明を省略するが、ロック判定回路５か
らの高速／低速切換信号ＨＬＣにより切換ねる高速／低
速の２つのＰＬＬ引込モートを有している。ＰＬＬ回路
２はＰＬＬ引込開始時は高速引込モードにて高応答てＰ
ＬＬ引込動作を行い、ディスク再生データＤＲＤに再生
クロックｖｃｏｃにをロックすると共に、ロック後は低
速引込モードにて応答性を低下させ、ロック外れを防止
するようにＰＬＬ引込動作を行う。
次にこのように構成された本発明装置の動作を説明する
。第３図はデータ再生時の各部の信号波形を示すタイミ
ングチャートである。
。第３図はデータ再生時の各部の信号波形を示すタイミ
ングチャートである。
通常の再生時はセクタマークＳ？Ｉが検出されると、セ
クタマーク検出信号ＳＭＤが“１″から“０″に基準ク
ロ、り２ＦＣＫの一周期間変化する（第３図（ａ））。
クタマーク検出信号ＳＭＤが“１″から“０″に基準ク
ロ、り２ＦＣＫの一周期間変化する（第３図（ａ））。
それにより第１カウンタ１２が計数を開廷じ、第１計数
完了信号ＣＴＬ“０”を出力する （第３図（ｂ））。
完了信号ＣＴＬ“０”を出力する （第３図（ｂ））。
第１計数完了信号ＣＴＩ “０”が出力されると、フ
リップフロップ１５ａがセットされ、リードゲート信号
ＲＧ、が“０”から“１”に変化する （第３図（ｆ）
）。そしてへ／ダ部）ＩＤＯ後端位置を示すアドレス検
出完了信号ＡＤＣ“０″の変化により （第３図（Ｃ）
）、フリップフロップ１５ａがリセットされ、リードゲ
ート信号ＲＧ、が“１”から“０”に変化しく第３図（
ｆ））、へ・７ダ部１１０のリードゲートか閉じられる
。
リップフロップ１５ａがセットされ、リードゲート信号
ＲＧ、が“０”から“１”に変化する （第３図（ｆ）
）。そしてへ／ダ部）ＩＤＯ後端位置を示すアドレス検
出完了信号ＡＤＣ“０″の変化により （第３図（Ｃ）
）、フリップフロップ１５ａがリセットされ、リードゲ
ート信号ＲＧ、が“１”から“０”に変化しく第３図（
ｆ））、へ・７ダ部１１０のリードゲートか閉じられる
。
次に第２カウンタ１３の第２計数完了信号ＣＴ２の出力
タイミングでフリップフロップ１５ｂがセットされ（第
３図（ｄ）） 、データ部ＤＴのリードゲート信号ＲＧ
２が“０”から“１”に変化しく第３図（ｇ））、デー
タ復調信号ＤＭＣ“０”が出力されるまで（第３図（ｅ
））開く。ここで、マイクロコンピュータ７からのデー
タリード制御信号ＤＲＣ“１”によりスイッチ１６がオ
ンじ、２つのリードゲート信号ＲＧ、 、ＲＧ２がオア
ゲート１７に入力されリードゲート信号ＲＧがＰＬＬ回
路２に出力される（第３図（ｈ））。
タイミングでフリップフロップ１５ｂがセットされ（第
３図（ｄ）） 、データ部ＤＴのリードゲート信号ＲＧ
２が“０”から“１”に変化しく第３図（ｇ））、デー
タ復調信号ＤＭＣ“０”が出力されるまで（第３図（ｅ
））開く。ここで、マイクロコンピュータ７からのデー
タリード制御信号ＤＲＣ“１”によりスイッチ１６がオ
ンじ、２つのリードゲート信号ＲＧ、 、ＲＧ２がオア
ゲート１７に入力されリードゲート信号ＲＧがＰＬＬ回
路２に出力される（第３図（ｈ））。
一方リトライリード時は、セレクタ１４ｃがリトライリ
ード制御信号１？ｌｌＣによりフリップフロップ１５ｃ
の側に切換ねり、リードゲート信号ＲＧ２が第１計数完
了信号ＣＴＩの出力タイミングで′ビになりリードゲー
トが開き、データ復調完了信号ＤＭＣ“０″のタイミン
グで“０″となりリードゲートが閉しる（第３図（り）
。従ってヘッダ部ＨＤからデータ部ＤＴにかけてリート
ゲートが常に開いており、ロック判定回路５は１度ロッ
ク判定を行うとデータ復調完了まで高速／低速切換信号
肛Ｃ”１”を出力したままとなる（第３図（ｋ））。こ
のため第１１図に示すＰＬＬ回路２のループフィルタ２
４の出力ＬＦはヘッダ部ＨＤで低速引込モードに切換っ
たままとなり （第３図（ｍｌ）、ディスク再生データ
ＤＲＤにロックしたまのレベルとなる（第３図（ｊ））
。従ってループフィルタ２４の出力ＬＰは回転ジッタ等
の低周波の変動に追従し変化するだけとなり、デ゛−タ
部ＤＴの先頭の固定パターンＶＦＯ２に欠陥領域Ｂが存
在しても低速引込モードで低応答特性となっているので
欠陥領域Ｂに対してほとんど応答せず、ＰＬＬが大きく
乱れな（なり、ロック外れが生しなくなる。
ード制御信号１？ｌｌＣによりフリップフロップ１５ｃ
の側に切換ねり、リードゲート信号ＲＧ２が第１計数完
了信号ＣＴＩの出力タイミングで′ビになりリードゲー
トが開き、データ復調完了信号ＤＭＣ“０″のタイミン
グで“０″となりリードゲートが閉しる（第３図（り）
。従ってヘッダ部ＨＤからデータ部ＤＴにかけてリート
ゲートが常に開いており、ロック判定回路５は１度ロッ
ク判定を行うとデータ復調完了まで高速／低速切換信号
肛Ｃ”１”を出力したままとなる（第３図（ｋ））。こ
のため第１１図に示すＰＬＬ回路２のループフィルタ２
４の出力ＬＦはヘッダ部ＨＤで低速引込モードに切換っ
たままとなり （第３図（ｍｌ）、ディスク再生データ
ＤＲＤにロックしたまのレベルとなる（第３図（ｊ））
。従ってループフィルタ２４の出力ＬＰは回転ジッタ等
の低周波の変動に追従し変化するだけとなり、デ゛−タ
部ＤＴの先頭の固定パターンＶＦＯ２に欠陥領域Ｂが存
在しても低速引込モードで低応答特性となっているので
欠陥領域Ｂに対してほとんど応答せず、ＰＬＬが大きく
乱れな（なり、ロック外れが生しなくなる。
従ってデータ部ＤＴのデータに再生クロンクシｃｏｃＫ
をロックさせることができ、再生エラーを防止できるこ
とになる。
をロックさせることができ、再生エラーを防止できるこ
とになる。
次に本発明の他の実施例について説明する。第４図は本
発明装置の第２の実施例のり一ト°ゲート発生回路１の
構成を示すブロック図である。第１の実施例ではリード
ゲート信号ＲＧ２をヘッダ部ＨＤからデータ部ＤＴに亘
り、開状態としたが、本実施例ではデータ部ＤＴのリー
ドゲート信号ＲＧ２をデータ部ＤＴの固定パターンＶＦ
Ｏ，を検知後に開く。ここでの説明は第１の実施例との
相異部分を中心に説明する。ディスク再生データＤＲＤ
及び基準クロック２ＦＣＫはヘッダ部ＶＦＯ検知回路１
０、セクタマーク検出回路１１に与えられると共に、デ
ータ部ＶＦＯ検知回路１８にも与えられる。またヘッダ
／データデ−４１（ＤＧはヘッダ部ＶＦＯ検知回路１０
及びデータ部νＦＯ検知回路１８に与えられる。データ
部ＶＦＯ検知回路１８はリトライリード時にデータ部Ｄ
Ｔの固定パターンＶＦＯ：ｌを検知する。即ち、ヘッダ
／データゲートが“０”で閉しているときディスク再生
データＤＲＤの“１００”パターンを検知することによ
り固定パターンＶＦＯ＋を検知する。また出力されたＶ
ＦＯ検知信号ＶＦＤ２はフリップフロップ１５ｃのセン
ト端子に与えられ、フリップフロップ１５ｃをセットじ
、リードゲート信号ＲＧ２を出力する。フリップフロッ
プ１５ｃのリセットは第１の実施例と同様にデータ復調
完了信号ＤＭＣによって行われる。そしてリトライリー
ド時にはりトライリード制御信号ＲＰＣによりセレクタ
１４ｃがフリップフロップ１５ｃのリードゲート信号Ｒ
Ｇ２を選択じ、スイッチ１６を介してオアゲート１７の
他入力端子に与えられる。これによりデータ部ＤＴでの
ＰＬＬの引込動作が高速引込モードで開始される。また
このとき固定パターンＶＦＯ３終了以後同期パターン部
５ＹＮＣの領域でも高速引込モードでＰＬＬ動作を続け
るとＰＬＬ動作か乱れる虞れがあるので、四ツク判定回
路５はロックの判定ではなく内部のカウンタの基準クロ
ック２ＦＣＫの計数終了により高速／低速切換信号“１
”を出力する。従ってロック完了前に高速引込モートか
ら低速引込モードに切換ねる場合が発生するが、その後
データ部で、しかも低速モードでロック完了可能である
。
発明装置の第２の実施例のり一ト°ゲート発生回路１の
構成を示すブロック図である。第１の実施例ではリード
ゲート信号ＲＧ２をヘッダ部ＨＤからデータ部ＤＴに亘
り、開状態としたが、本実施例ではデータ部ＤＴのリー
ドゲート信号ＲＧ２をデータ部ＤＴの固定パターンＶＦ
Ｏ，を検知後に開く。ここでの説明は第１の実施例との
相異部分を中心に説明する。ディスク再生データＤＲＤ
及び基準クロック２ＦＣＫはヘッダ部ＶＦＯ検知回路１
０、セクタマーク検出回路１１に与えられると共に、デ
ータ部ＶＦＯ検知回路１８にも与えられる。またヘッダ
／データデ−４１（ＤＧはヘッダ部ＶＦＯ検知回路１０
及びデータ部νＦＯ検知回路１８に与えられる。データ
部ＶＦＯ検知回路１８はリトライリード時にデータ部Ｄ
Ｔの固定パターンＶＦＯ：ｌを検知する。即ち、ヘッダ
／データゲートが“０”で閉しているときディスク再生
データＤＲＤの“１００”パターンを検知することによ
り固定パターンＶＦＯ＋を検知する。また出力されたＶ
ＦＯ検知信号ＶＦＤ２はフリップフロップ１５ｃのセン
ト端子に与えられ、フリップフロップ１５ｃをセットじ
、リードゲート信号ＲＧ２を出力する。フリップフロッ
プ１５ｃのリセットは第１の実施例と同様にデータ復調
完了信号ＤＭＣによって行われる。そしてリトライリー
ド時にはりトライリード制御信号ＲＰＣによりセレクタ
１４ｃがフリップフロップ１５ｃのリードゲート信号Ｒ
Ｇ２を選択じ、スイッチ１６を介してオアゲート１７の
他入力端子に与えられる。これによりデータ部ＤＴでの
ＰＬＬの引込動作が高速引込モードで開始される。また
このとき固定パターンＶＦＯ３終了以後同期パターン部
５ＹＮＣの領域でも高速引込モードでＰＬＬ動作を続け
るとＰＬＬ動作か乱れる虞れがあるので、四ツク判定回
路５はロックの判定ではなく内部のカウンタの基準クロ
ック２ＦＣＫの計数終了により高速／低速切換信号“１
”を出力する。従ってロック完了前に高速引込モートか
ら低速引込モードに切換ねる場合が発生するが、その後
データ部で、しかも低速モードでロック完了可能である
。
第５図に第２の実施例におけるデータ再生時の各部の信
号波形を示すタイミングチャートである。
号波形を示すタイミングチャートである。
第５図（ａｌ〜（ｈｌの通常リード時の動作は第１の実
施例と同様であり、説明を省略する。
施例と同様であり、説明を省略する。
リトライリード時はヘッダ部ＨＤのリードゲート信号Ｒ
Ｇ、はアドレス検出完了信号ＡＤＣの検出タイミングで
“０″になる。そしてデータ部ＤＴのリードゲート信号
ＲＧ、はデータ部νＦＯ検知回路が固定パターンＶＦＯ
，を検知するタイミングで“１”となり、データの欠陥
領域Ｂではリードゲートは開かない（第５図（ｉ））。
Ｇ、はアドレス検出完了信号ＡＤＣの検出タイミングで
“０″になる。そしてデータ部ＤＴのリードゲート信号
ＲＧ、はデータ部νＦＯ検知回路が固定パターンＶＦＯ
，を検知するタイミングで“１”となり、データの欠陥
領域Ｂではリードゲートは開かない（第５図（ｉ））。
従ってループフィルタ２４の出力ＬＦはヘッダ部ＨＤで
ロック時のレベルに維持された後、−旦基準値に戻り、
データ部ＤＴで再度ロック時のレベルに増加する （第
５図（ｊ））。またロック判定回路５はヘッダ部ＨＤで
ロックを判定して高速／低速切換信号肛Ｃ“１”を出力
じ、ＰＬＬ回路２を低速引込モードにした後、アドレス
検出完了信号ＡＤＣの出力タイミングで前記切換信号Ｈ
ＬＣ“０”を出力じ、高速引込モードに戻す。そしてデ
ータ部ＤＴでの固定パターン検知後の固定パターンＶＦ
Ｏ３の終了のタイミングでロック判定回路５は再度高速
／低速切換信号肛Ｃ“１”を出力じ、ＰＬＬ回路２を低
速引込モードにする（第５図（Ｉ））。これによりデー
タ部ＤＴの同期バクーン部５ＹＮＣ及びデータエリアの
先頭部分Ａでは実際には未だロックが完了しておらず、
それらに記録されたデータの再生エラーが生しることに
なるが、低速モートのままでデータに対するロック動作
を断続しており、誤り訂正回路６での訂正能力内（連続
４０ハイド以内）でデータにロックできる。その結果、
訂正回路での訂正か可能となり、データ部ＤＴ内のデー
タの再生不能を招く虞れはない。
ロック時のレベルに維持された後、−旦基準値に戻り、
データ部ＤＴで再度ロック時のレベルに増加する （第
５図（ｊ））。またロック判定回路５はヘッダ部ＨＤで
ロックを判定して高速／低速切換信号肛Ｃ“１”を出力
じ、ＰＬＬ回路２を低速引込モードにした後、アドレス
検出完了信号ＡＤＣの出力タイミングで前記切換信号Ｈ
ＬＣ“０”を出力じ、高速引込モードに戻す。そしてデ
ータ部ＤＴでの固定パターン検知後の固定パターンＶＦ
Ｏ３の終了のタイミングでロック判定回路５は再度高速
／低速切換信号肛Ｃ“１”を出力じ、ＰＬＬ回路２を低
速引込モードにする（第５図（Ｉ））。これによりデー
タ部ＤＴの同期バクーン部５ＹＮＣ及びデータエリアの
先頭部分Ａでは実際には未だロックが完了しておらず、
それらに記録されたデータの再生エラーが生しることに
なるが、低速モートのままでデータに対するロック動作
を断続しており、誤り訂正回路６での訂正能力内（連続
４０ハイド以内）でデータにロックできる。その結果、
訂正回路での訂正か可能となり、データ部ＤＴ内のデー
タの再生不能を招く虞れはない。
次に第３の実施例ζこついて説明する。第２の実施例で
は実際にデータ部ＤＴの固定パターンνＦＣｈを検知す
ることによりデータ部ＤＴのり一ドゲート信号ＲＧ、を
開いていたが、これにはデータ部ＶＦＯ検知回路１８が
必要となる。本実施例ではデータ部ＤＴの固定パターン
ＶＦＯ３を検出するのではなく、第２カウンタの第２計
数完了信号ＣＴ２の出力タイミングをマイクロコンピュ
ータ７にて通常リード時より遅くなるようにリトライリ
ード毎に順次タイミングをずらせて設定じ、固定パター
ンＶＦＯ，の検出頭域Ｂでリードゲートを開くようにす
る。
は実際にデータ部ＤＴの固定パターンνＦＣｈを検知す
ることによりデータ部ＤＴのり一ドゲート信号ＲＧ、を
開いていたが、これにはデータ部ＶＦＯ検知回路１８が
必要となる。本実施例ではデータ部ＤＴの固定パターン
ＶＦＯ３を検出するのではなく、第２カウンタの第２計
数完了信号ＣＴ２の出力タイミングをマイクロコンピュ
ータ７にて通常リード時より遅くなるようにリトライリ
ード毎に順次タイミングをずらせて設定じ、固定パター
ンＶＦＯ，の検出頭域Ｂでリードゲートを開くようにす
る。
第６図は本発明装置の第３の実施例の構成を示すブロッ
ク図、第７図は第３の実施例のリードゲート発生回路ｌ
の構成を示すブロック図である。
ク図、第７図は第３の実施例のリードゲート発生回路ｌ
の構成を示すブロック図である。
この実施例の光ディスク再生装置では第６図に示す如く
マイクロコンピュータ７は誤り訂正不可信号ＥＣＮの人
力によるリトライリード時にカウンタ設定値制御信号Ｃ
ＳＣを出力する構成となっている点が他の実施例と異な
る点であり、他の構成は同一である。即ちマイクロコン
ピュータ７によって第２カウンタ１３の設定値を任意に
変更でき、何回かのりトライ時に徐々に遅らせるように
変更する。
マイクロコンピュータ７は誤り訂正不可信号ＥＣＮの人
力によるリトライリード時にカウンタ設定値制御信号Ｃ
ＳＣを出力する構成となっている点が他の実施例と異な
る点であり、他の構成は同一である。即ちマイクロコン
ピュータ７によって第２カウンタ１３の設定値を任意に
変更でき、何回かのりトライ時に徐々に遅らせるように
変更する。
またリードゲート発生回路１は第７図に示す如くセレク
タ１４ｃ及びフリ・ノブフロップ１５ｃが不要となり、
構成が前述した２つの実施例に比べ簡素化する。即ちリ
トライリード時はデータ部ＤＴのリードゲート信号ＲＧ
２が通常リード時より遅いタイミングで開くように第２
カウンタ１３の初期値がりトライリード毎にカウンタ設
定値制御信号Ｃ３Ｃにより制御される。従って固定パタ
ーンＶＦＯ３に欠陥領域か存在している場合であっても
、初期値をリトライリート毎に順次遅らせて設定するこ
とにより、欠陥領域Ｂてリートゲート信号ＲＧ２が開く
ことかな（なり、ＰＬＬの動作が安定する。
タ１４ｃ及びフリ・ノブフロップ１５ｃが不要となり、
構成が前述した２つの実施例に比べ簡素化する。即ちリ
トライリード時はデータ部ＤＴのリードゲート信号ＲＧ
２が通常リード時より遅いタイミングで開くように第２
カウンタ１３の初期値がりトライリード毎にカウンタ設
定値制御信号Ｃ３Ｃにより制御される。従って固定パタ
ーンＶＦＯ３に欠陥領域か存在している場合であっても
、初期値をリトライリート毎に順次遅らせて設定するこ
とにより、欠陥領域Ｂてリートゲート信号ＲＧ２が開く
ことかな（なり、ＰＬＬの動作が安定する。
なお、この実施例でも第２の実施例と同様に固定パター
ンＶＦＯ３の終端のタイミングでロック判定回路５は高
速／低速切換信号１（ＬＣ“０”を出力することになり
、同期パターン部５ＹＮＣ及びデータ領域の先頭部分で
は再生エラーが生じる虞があるが、これは連続した再生
エラーとなるが、再生エラー長か、先Ｓこも述べたよう
に訂正回路６の訂正能力内で納まるので誤り訂正回路６
て十分に訂正可能になる。
ンＶＦＯ３の終端のタイミングでロック判定回路５は高
速／低速切換信号１（ＬＣ“０”を出力することになり
、同期パターン部５ＹＮＣ及びデータ領域の先頭部分で
は再生エラーが生じる虞があるが、これは連続した再生
エラーとなるが、再生エラー長か、先Ｓこも述べたよう
に訂正回路６の訂正能力内で納まるので誤り訂正回路６
て十分に訂正可能になる。
なお、第１の実施例と第２の実施例及び第１の実施例と
第３の実施例とは組合わせて実施することが可能であり
、例えば最初のりトライリード時に第１の実施例を用い
、それでも再生不能となる場合に次のりトライリード以
降第２又は第３の実施例を用いることによりヘッダ部と
データ部との間の無記録部でのＰＬＬ０ロック外れにも
十分に対応することができる。
第３の実施例とは組合わせて実施することが可能であり
、例えば最初のりトライリード時に第１の実施例を用い
、それでも再生不能となる場合に次のりトライリード以
降第２又は第３の実施例を用いることによりヘッダ部と
データ部との間の無記録部でのＰＬＬ０ロック外れにも
十分に対応することができる。
また以上３つの実施例では１３０Ｒの５１２ハイドフオ
ーマントの光ディスクを例に本発明を説明したが、本発
明はこれに限るものではなく、ヘッダ部とデータ部とに
分かれてフォーマットされた全ての種類の光ディスクを
再生する光ディスク再生装置に適用可能なことは言うま
でもない。
ーマントの光ディスクを例に本発明を説明したが、本発
明はこれに限るものではなく、ヘッダ部とデータ部とに
分かれてフォーマットされた全ての種類の光ディスクを
再生する光ディスク再生装置に適用可能なことは言うま
でもない。
以上説明したとおり、本発明の第１の発明においては、
リードゲートをヘッダ部からデータ部に亘って開いてお
くことにより、データ部における位相同期動作を低速引
込モードで行い、再生データに対する応答性を低下させ
、固定パターンの欠落等の欠陥により再生データが乱れ
た場合であっても、データ部において再生クロツクが乱
れることがなくなり、データ部のデータが確実に再生で
きデータ再生能力の向上がはかれ、高信顧性を得ること
ができる。また第２の発明においてはデータ部の固定パ
ターンの検出タイミングに関連してデータ部のリードゲ
ートを開くようにすることにより、高速引込モード時に
は必ず正常な再生データを得ることができ、位相同期動
作が乱れず同様にデータ部の固定パターンに欠陥が生じ
た場合であってもデータ部のデータが確実に再生でき、
データ再生能力の向上がはかれ、高信鯨性を得ることが
できる等価れた効果を奏する。
リードゲートをヘッダ部からデータ部に亘って開いてお
くことにより、データ部における位相同期動作を低速引
込モードで行い、再生データに対する応答性を低下させ
、固定パターンの欠落等の欠陥により再生データが乱れ
た場合であっても、データ部において再生クロツクが乱
れることがなくなり、データ部のデータが確実に再生で
きデータ再生能力の向上がはかれ、高信顧性を得ること
ができる。また第２の発明においてはデータ部の固定パ
ターンの検出タイミングに関連してデータ部のリードゲ
ートを開くようにすることにより、高速引込モード時に
は必ず正常な再生データを得ることができ、位相同期動
作が乱れず同様にデータ部の固定パターンに欠陥が生じ
た場合であってもデータ部のデータが確実に再生でき、
データ再生能力の向上がはかれ、高信鯨性を得ることが
できる等価れた効果を奏する。
第１図は本発明に係る光ディスク再生装置の構成を示す
ブロック図、第２図は本発明に用いるリードゲート発生
回路の構成を示すブロック図、第３図はデータ再生時の
各部の信号波形を示すタイミングチャート、第４図は本
発明装置の第２の実施例に用いるリードゲート発生回路
の構成を示すブロック図、第５図は第２の実施例の各部
の信号波形を示すタイミングチャート、第６図は本発明
装置の第３の実施例の構成を示すブロック図、第７図は
第３の実施例に用いるリードゲート発生回路の構成を示
すブロック図、第８図は１５０規格の光ディスクの１セ
クタ内のフォーマント図、第９図は従来の光ディスク再
生装置の構成を示すブロツク図、第１０図は従来の光デ
ィスク再生装置に用いるリードゲート発生回路の構成を
示すプロ、り図、第１１図は光ディスク再生装置に用い
るＰＬＬ回路の構成を示すプロ、り図、第１２図は従来
の光ディスク装置のデータ再生時の各部の信号波形を示
すタイミングチャート、第１３図、第１４図はＰＬＬ回
路の動作を示すタイミングチャートである。 １・・・リードゲート発生回路 ２・・・ＰＬＬ回路１
１・・・セクタマーク検出回路 １２・・・第１カウン
タ１３・・・第２カウンタ ＲＧ、 ＲＧ＋ 、ＲＧ２
・・・リードゲート信号 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄平成３年５月
１５
ブロック図、第２図は本発明に用いるリードゲート発生
回路の構成を示すブロック図、第３図はデータ再生時の
各部の信号波形を示すタイミングチャート、第４図は本
発明装置の第２の実施例に用いるリードゲート発生回路
の構成を示すブロック図、第５図は第２の実施例の各部
の信号波形を示すタイミングチャート、第６図は本発明
装置の第３の実施例の構成を示すブロック図、第７図は
第３の実施例に用いるリードゲート発生回路の構成を示
すブロック図、第８図は１５０規格の光ディスクの１セ
クタ内のフォーマント図、第９図は従来の光ディスク再
生装置の構成を示すブロツク図、第１０図は従来の光デ
ィスク再生装置に用いるリードゲート発生回路の構成を
示すプロ、り図、第１１図は光ディスク再生装置に用い
るＰＬＬ回路の構成を示すプロ、り図、第１２図は従来
の光ディスク装置のデータ再生時の各部の信号波形を示
すタイミングチャート、第１３図、第１４図はＰＬＬ回
路の動作を示すタイミングチャートである。 １・・・リードゲート発生回路 ２・・・ＰＬＬ回路１
１・・・セクタマーク検出回路 １２・・・第１カウン
タ１３・・・第２カウンタ ＲＧ、 ＲＧ＋ 、ＲＧ２
・・・リードゲート信号 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄平成３年５月
１５
Claims (3)
- （１）セクタの特定位置を示すセクタマーク、ＰＬＬ引
込用の固定パターン及びアドレス識別情報を複数組予め
記録してあるヘッダ部と、該ヘッダ部と無記録部を挟ん
で連なり、ＰＬＬ引込用の固定パターンの記録領域及び
データ記録用領域を含むデータ部とを１セクタ内に有す
る光ディスクからの再生データと該再生データのサンプ
リングクロックとの位相同期を高速引込モードと低速引
込モードとの２つの引込モードで行う位相同期手段と、
該位相同期手段の位相同期期間を定めるリードゲートを
生成するリードゲート発生手段とを備えた光ディスク再
生装置において、 前記リードゲート発生手段は前記ヘッダ部の固定パター
ンの検出タイミングに関連して前記リードゲートを開き
、前記データ部のデータ記録用領域の再生終了のタイミ
ングに関連して開いたリードゲートを閉じるべくなして
あり、 前記位相同期手段は、前記ヘッダ部での位相同期を前記
高速引込モードで行い、ＰＬＬ引込完了後は前記データ
部の再生終了のタイミングまで位相同期を前記低速引込
モードで行うべくなしてあることを特徴とする光ディス
ク再生装置。 - （２）セクタの特定位置を示すセクタマーク、ＰＬＬ引
込用の固定パターン及びアドレス識別情報を複数組予め
記録してあるヘッダ部と、該ヘッダ部と無記録部を挟ん
で連なり、ＰＬＬ引込用の固定パターンの記録領域及び
データ記録用領域を含むデータ部とを１セクタ内に有す
る光ディスクからの再生データと該再生データのサンプ
リングクロックとの位相同期を高速引込モードと低速引
込モードとの２つの引込モードで行う位相同期手段と、
該位相同期手段の位相同期期間を定めるリードゲートを
生成するリードゲート発生手段とを備えた光ディスク再
生装置において、 前記リードゲート発生手段は、前記ヘッダ部の固定パタ
ーンの検出タイミングに関連して前記リードゲートを開
き、前記ヘッダ部の再生終了タイミングに関連して開い
たリードゲートを一旦閉じ、前記データ部の固定パター
ンの検出タイミングに関連して再度リードゲートを開き
、前記データ記録用領域の再生終了のタイミングに関連
して開いたリードゲートを閉しるべくなしてあることを
特徴とする光ディスク再生装置。 - （３）セクタの特定位置を示すセクタマーク、ＰＬＬ引
込用の固定パターン及びアドレス識別情報を複数組予め
記録してあるヘッダ部と、該ヘッダ部と無記録部を挟ん
で連なり、ＰＬＬ引込用の固定パターンの記録領域及び
データ記録用領域を含むデータ部とを１セクタ内に有す
る光ディスクからの再生データと該再生データのサンプ
リングクロックとの位相同期を高速引込モードと低速引
込モードとの２つの引込モードで行う位相同期手段と、
該位相同期手段の位相同期期間を定めるリードゲートを
生成するリードゲート発生手段とを備えた光ディスク再
生装置において、 前記リードゲート発生手段は、前記ヘッダ部の固定パタ
ーンの検出タイミングに関連して前記リードゲートを開
き、前記ヘッダ部の再生終了タイミングに関連して開い
たリードゲートを一旦閉じ、任意のタイミングで再度リ
ードゲートを開き、前記データ記録用領域の再生終了の
タイミングに関連して開いたリードゲートを閉じるべく
なしてあることを特徴とする光ディスク再生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259346A JP2846441B2 (ja) | 1990-09-26 | 1990-09-26 | 光ディスク再生装置 |
| US07/765,129 US5278815A (en) | 1990-09-26 | 1991-09-25 | Digital data reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259346A JP2846441B2 (ja) | 1990-09-26 | 1990-09-26 | 光ディスク再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134762A true JPH04134762A (ja) | 1992-05-08 |
| JP2846441B2 JP2846441B2 (ja) | 1999-01-13 |
Family
ID=17332836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2259346A Expired - Fee Related JP2846441B2 (ja) | 1990-09-26 | 1990-09-26 | 光ディスク再生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5278815A (ja) |
| JP (1) | JP2846441B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3049919B2 (ja) * | 1992-01-31 | 2000-06-05 | ソニー株式会社 | データ再生装置 |
| JPH05314661A (ja) * | 1992-05-08 | 1993-11-26 | Ricoh Co Ltd | 光情報記録媒体 |
| US5740358A (en) * | 1992-06-25 | 1998-04-14 | Cirrus Logic, Inc. | Defect management and split field processing in disk storage systems |
| US7548497B2 (en) * | 1992-10-05 | 2009-06-16 | Mitsubishi Denki Kabushiki Kaisha | Optical disk and optical disk drive device |
| US6529451B2 (en) * | 1992-10-05 | 2003-03-04 | Mitsubishi Denki Kabushiki Kaisha | Optical disk and optical disk drive device |
| JP3078686B2 (ja) | 1992-10-05 | 2000-08-21 | 三菱電機株式会社 | 光ディスク、光ディスク駆動装置および光ディスクの書き込み読み出し方法 |
| JP2849006B2 (ja) * | 1992-10-12 | 1999-01-20 | シャープ株式会社 | 情報再生装置 |
| JPH06139732A (ja) * | 1992-10-27 | 1994-05-20 | Nec Ic Microcomput Syst Ltd | 磁気ディスクコントローラ |
| JPH06150565A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | データ記録媒体および記録再生装置 |
| JPH06203501A (ja) * | 1992-12-29 | 1994-07-22 | Sony Corp | 円盤状記録媒体及びその製造装置 |
| US5463606A (en) * | 1992-12-22 | 1995-10-31 | Olympus Optical Co., Ltd. | Optical information reading and reproducing apparatus using pseudo DC-free codes |
| JPH07176145A (ja) * | 1993-12-17 | 1995-07-14 | Sharp Corp | 情報再生装置 |
| JPH10510386A (ja) * | 1994-12-09 | 1998-10-06 | シーゲート テクノロジー，インコーポレイテッド | ディスク・ドライブ・システムにデータを書き込むときの周波数を制御する装置及び方法 |
| JP3331090B2 (ja) * | 1995-05-16 | 2002-10-07 | 株式会社東芝 | ディスク記録再生装置のデータ再生処理装置及びデータ再生方法 |
| JPH09231567A (ja) * | 1996-02-28 | 1997-09-05 | Sony Corp | 光デイスク装置、光デイスク及び記録方法 |
| JP3724168B2 (ja) * | 1998-02-03 | 2005-12-07 | 三菱電機株式会社 | 状態検出装置及び光ディスク装置 |
| US6308298B1 (en) | 1998-11-16 | 2001-10-23 | Ecrix Corporation | Method of reacquiring clock synchronization on a non-tracking helical scan tape device |
| JP2000195172A (ja) * | 1998-12-24 | 2000-07-14 | Sony Corp | データ記録及び／又は再生装置 |
| US7514037B2 (en) * | 2002-08-08 | 2009-04-07 | Kobe Steel, Ltd. | AG base alloy thin film and sputtering target for forming AG base alloy thin film |
| KR100459721B1 (ko) * | 2002-08-31 | 2004-12-03 | 삼성전자주식회사 | 제어가능한 더미 리드 게이트를 이용한 재생방법 및 그제어장치 |
| KR20040110923A (ko) * | 2003-06-21 | 2004-12-31 | 삼성전자주식회사 | 에러 정정 부호화 방법, 그 장치, 에러 정정 복호화 방법및 그장치 |
| JP2005182850A (ja) * | 2003-12-16 | 2005-07-07 | Hitachi Ltd | Ｐｌｌ回路及びそれを用いた光ディスク装置 |
| JP2009123289A (ja) * | 2007-11-15 | 2009-06-04 | Hitachi Ltd | オフセット補償器及びそれを用いた光ディスクドライブ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63200305A (ja) * | 1987-02-13 | 1988-08-18 | Pioneer Electronic Corp | 回転ヘツド式デイジタル信号再生装置 |
| JPH01303630A (ja) * | 1988-05-31 | 1989-12-07 | Matsushita Electric Ind Co Ltd | デジタルディスク再生装置の同期検出装置 |
| JPH02306475A (ja) * | 1989-05-19 | 1990-12-19 | Olympus Optical Co Ltd | 情報読み取り回路 |
-
1990
- 1990-09-26 JP JP2259346A patent/JP2846441B2/ja not_active Expired - Fee Related
-
1991
- 1991-09-25 US US07/765,129 patent/US5278815A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5278815A (en) | 1994-01-11 |
| JP2846441B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04134762A (ja) | 光ディスク再生装置 | |
| US4982110A (en) | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock | |
| US7126776B1 (en) | Disk drive having a sector clock that is synchronized to the angular speed of the spindle motor | |
| JP4487433B2 (ja) | 記録媒体記録装置 | |
| JP2554719B2 (ja) | 記録データ読取り方式 | |
| EP0270057B1 (en) | Apparatus for reproducing data from magnetic recording medium | |
| US7586707B2 (en) | Magnetic disk drive with increased storage capacity | |
| US5777967A (en) | Optical disk device | |
| EP0734020B1 (en) | Apparatus and method for detecting a sync pattern and an address mark within data provided from a recording medium | |
| JPH01133269A (ja) | アナログフロッピーディスクデータセパレータ | |
| EP0522592B1 (en) | Disk drive array system having internal synchronization and external synchronization monitoring | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH0770164B2 (ja) | クロツク信号再生装置 | |
| JPH04162263A (ja) | 情報再生装置 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JPH02306475A (ja) | 情報読み取り回路 | |
| JPH0793755A (ja) | 画像情報処理装置 | |
| JPH0734537Y2 (ja) | 磁気記録再生装置のクロック再生装置 | |
| JPH05182356A (ja) | 情報記録再生装置の位相同期回路 | |
| JPH0945009A (ja) | データ記録再生装置及びデータ記録再生装置に適用する同期パルス信号生成回路 | |
| JPS63229987A (ja) | 回転ヘツド型再生装置 | |
| JPS61168164A (ja) | ヘリカルスキヤン磁気記録再生装置 | |
| JPS59177708A (ja) | 位相同期回路 | |
| JPH03253118A (ja) | フェーズロックドループ回路 | |
| JPH07302469A (ja) | ディスク再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |