JPH07302469A - ディスク再生装置 - Google Patents

ディスク再生装置

Info

Publication number
JPH07302469A
JPH07302469A JP9501994A JP9501994A JPH07302469A JP H07302469 A JPH07302469 A JP H07302469A JP 9501994 A JP9501994 A JP 9501994A JP 9501994 A JP9501994 A JP 9501994A JP H07302469 A JPH07302469 A JP H07302469A
Authority
JP
Japan
Prior art keywords
frequency
clock
phase
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9501994A
Other languages
English (en)
Inventor
Izumi Kimura
いづみ 木村
Hiroshi Tadokoro
博 田所
Toshifumi Takeuchi
敏文 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9501994A priority Critical patent/JPH07302469A/ja
Publication of JPH07302469A publication Critical patent/JPH07302469A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【目的】 伝送レートfの整数倍でない水晶発振子を用
いても、伝送レートに対応する周波数f1 のクロック生
成を可能とすること。 【構成】 発振子9の発振周波数が伝送レートfの整数
倍でない場合、そのずれ分を補正する補正手段28を設
ける。 【効果】 伝送レートfの整数倍でない水晶発振子を備
えていても、伝送レートに対応する周波数f1 のクロッ
クを供給することが可能になる。よって、CDの再生シ
ステム用の水晶発振子の発振周波数が伝送レートfの整
数倍でない場合でも、同じ水晶発振子を用いて全体のシ
ステムの動作及び伝送レートに対応する周波数f1 のク
ロックの生成が可能になる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はディスク再生装置に係
り、特に、ディスク再生装置において用いられるクロッ
ク再生回路に関するものである。
【0002】
【従来の技術】“0”または“1”に相当するディジタ
ル信号をディスクから読み取り、そのディジタル信号に
同期し伝送レートに対応する周波数f1 と同じ周波数の
クロックを生成するクロック生成回路としては、例えば
特開平3−289820号公報に開示されたものが挙げ
られる。この先願に開示された従来技術では、高速固定
クロックを用いてクロックを生成するディジタルPLL
(フェイズ・ロックド・ループ)回路によるクロック生
成回路が記載されている。また、実公平5−10278
号公報に開示されているように、電圧制御発振器,位相
比較器,ローパスフィルタで構成されるアナログPLL
回路によるクロック生成回路も知られている。
【0003】
【発明が解決しようとする課題】従来、ディジタルPL
Lの場合、伝送レートに対応する周波数f1 の整数倍の
水晶発振子を用いなければならず、信号処理システムの
マスタクロックの周波数f2 と異なる場合は、2種類の
水晶発振子が必要となるか、周波数を統一した回路設計
を必要とするが、従来技術ではこの点についての配慮が
なされていなかった。
【0004】また従来、クロック生成回路としてディス
ク再生装置に具備されているのは、アナログPLLある
いはディジタルPLLのどちらか一方であるのが通例で
あった。前者のアナログPLLを用いた場合には、ディ
スクの傷等による連続的なエラーが発生するディスクの
再生時にはエラーレートが悪く、後者のディジタルPL
Lを用いた場合には、ノイズの多いディスクの再生時に
はエラーレートが悪くなる。すなわち、ディスクの状態
によっては、アナログPLLの方がエラーレートが悪く
なったり、ディジタルPLLの方がエラーレートが悪く
なったりするが、従来技術では、このディスクの状態に
応じてエラーレートを改善するという点についての配慮
がなされていなかった。
【0005】本発明は上記の点に鑑みなされたもので、
その目的とするところは、伝送レートに対応する周波数
1 の整数倍でない発振周波数F2 の水晶発振子を用い
て、伝送レートに対応する周波数f1 のクロックを生成
し、ディスク再生を可能とすることにある。
【0006】また、本発明の他の目的とするところは、
クロック生成回路としてアナログPLLとディジタルP
LLの双方を具備して、通常はノイズに強いアナログP
LLを用いて再生し、ディスクの傷等により連続的なエ
ラーが発生した場合にはエラー伝搬の少ないディジタル
PLLに切り替えて再生することにより、ディスクの状
態にかかわりなく安定した再生を可能とすることにあ
る。
【0007】
【課題を解決するための手段】本発明によるディスク再
生装置は、上記した目的を達成するため、伝送レートが
fである情報データが記録されているディスクを再生す
る再生装置において、ディスクを回転させる回転手段
と、上記ディスクから情報を読み取る情報読み取り手段
と、該情報読み取り手段によって読み取った信号から該
信号に同期し上記伝送レートに対応する周波数f1 のク
ロックを生成するクロック生成手段と、伝送レートに対
応する周波数f1 の整数倍でない周波数F2 で発振する
発振手段と、上記クロック生成手段で生成されたクロッ
クを用い、上記情報読み取り手段から入力された信号に
所定の処理を施した再生データを、上記発振手段の周波
数F2 の整数倍の分周比の周波数に相当するレートf3
で出力するデータ処理手段とを、具備し、上記クロック
生成手段は、上記発振手段が有する上記伝送レートに対
応する周波数f1 の整数倍でない周波数F2 の信号を入
力とし、上記伝送レートに対応する周波数f1 にするた
めの補正手段を有するように、構成される。
【0008】さらに、本発明によるディスク再生装置
は、データの連続欠落を検出する連続欠落検出手段と、
上記したディジタル系クロック生成手段(ディジタルP
LL回路)よりなる第1のクロック生成手段と、位相比
較器,電圧制御発振器,低域フィルタを有する第2のク
ロック生成手段と、上記第1のクロック生成手段の出力
と上記第2のクロック生成手段の出力を切り替える切替
手段とを具備した、構成とされる。
【0009】
【作用】上記伝送レートに対応する周波数f1 と、伝送
レートに対応する周波数f1 の整数倍でない周波数F2
との関係が、i,j,kを整数とし、k,jをF2
(f1 ・i)の公約数としたとき、 F2/f1=(k/j)・i で表されるとき、上記したディジタル系クロック生成手
段(ディジタルPLL回路)は、上記周波数F2 の入力
信号をi分周する分周手段と、上記読み取り手段による
信号の“0”から“1”または“1”から“0”の変化
点を検出する第1の検出手段と、該第1の検出手段によ
り検出された上記変化点の位相を検出する第2の検出手
段と、現時点での生成クロックの位相情報と上記第2の
検出手段による位相情報とを比較する位相比較手段と、
該位相比較手段の位相情報から生成クロックを上記伝送
レートに対応する周波数f1 に補正する補正手段とを、
を具備し、また、上記補正手段は、kを計数する計数手
段と、補正のための変化点を生成する変化点生成手段
と、kの計数中に(j−k)クロック分付加または削除
できるようにi分周する上記分周手段の出力の位相を進
めたり遅らせたり制御する制御手段とを、有することに
より、上記伝送レートに対応する周波数f1 の整数倍で
ない発振周波数F2 の水晶発振子を用いても、ディジタ
ル系クロック生成手段(ディジタルPLL回路)で上記
伝送レートに対応する周波数f1 のクロック生成が可能
になる。
【0010】さらにまた、データの連続欠落を検出する
連続欠落検出手段と、上記したディジタル系クロック生
成手段よりなる第1のクロック生成手段と、位相比較
器,電圧制御発振器,低域フィルタを有する第2のクロ
ック生成手段と、上記第1のクロック生成手段の出力と
上記第2のクロック生成手段の出力を切り替える切替手
段とを、を具備し、上記連続欠落検出手段によって検出
されたデータ欠落信号により、上記第1のクロック生成
手段の出力と上記第2のクロック生成手段の出力とを切
り替えることにより、通常はノイズに強い上記第2のク
ロック生成回路を用いて再生し、ディスクの傷等により
連続的なエラーが発生した場合にはエラー伝搬の少ない
上記第1のクロック生成回路に切り替えて再生すること
により、ディスクの状態にかかわりなく安定した再生が
可能になる。
【0011】
【実施例】以下、本発明をコンパクトディスク(以下、
CDと称す)再生装置へ適用した実施例によって説明す
る。
【0012】図1は本発明の1実施例に係るディスク再
生装置のブロック図、図2は図1のクロック生成回路中
のディジタル系クロック生成回路の第1具体例を示すブ
ロック図、図3は図2のディジタル系クロック生成回路
における生成クロックのタイミングチャートである。
【0013】図1において、1はディスク(CD)、2
はディスク1を回転させるモータ、3はピックアップサ
ーボ回路、4はモータ2の駆動回路、5はピックアップ
(光ピックアップ)、6はプリアンプ、7はディジタル
データに変換された入力信号、9は伝送レートに対応す
る周波数f1 の整数倍でない発振周波数F2 の水晶発振
子、10は、発振子9の出力を分周及び補正して周波数
1 のクロックを生成するディジタル系クロック生成回
路、及び後述するアナログ系クロック生成回路を有する
クロック生成回路、11は周波数f1 の生成クロック、
12はデータの復調や誤り訂正などの所定の処理を行う
データ処理回路、13はデータからの速度情報をもとに
ディスクの速度制御情報を生成する速度制御回路、14
はディスクの速度情報、15はCD信号処理回路、16
はシステム制御マイコン、17はモータの状態を示す信
号である。
【0014】また、図2において、10Dは上記クロッ
ク生成回路10中のディジタル系クロック生成回路、1
1Dはディジタル系生成クロック、18は上記入力信号
7の“0”から“1”または“1”から“0”の変化点
を検出する変化点検出回路、19は検出された変化点の
ディジタル位相を検出するディジタル位相検出回路、2
0は検出された変化点の位相と現時点での生成クロック
11Dの位相を比較する位相比較回路、21はディジタ
ル位相検出回路19と位相比較回路20で構成される適
正変化点判断回路、22は上記水晶発振子9の出力を分
周したディジタル系クロック生成回路10Dの動作クロ
ック、23は動作クロック22を分周して位相の異なる
周波数f1 のクロックを生成する分周回路、24a〜2
4dは位相の異なる周波数f1 のクロック、25は選択
回路、26はクロックを切り替える位相情報、27は分
周回路23と選択回路25で構成される分周および選択
回路、28Aは周波数f2 とf1 のずれ分を補正する補
正回路、40は上記水晶発振子9の出力を分周して動作
クロック22を生成する分周回路、41は加算回路、4
2はスイッチ回路である。
【0015】ここで、CDから再生される信号は、伝送
レートに対応する周波数f1 の周期をTとすると、3T
から11Tまでの範囲でTの整数倍のパルス幅をもつ信
号から成る。このパルス幅を識別することによりデータ
の正しい復調が行われるため、CDを再生する際には、
伝送レートに対応する周波数f1 のクロックを生成する
ことが不可欠である。
【0016】上記した構成においてその動作を説明す
る。図1において、システム制御マイコン16の制御の
もとに、速度制御回路13は駆動回路4を介してモータ
2によりディスク1を回転させる。これと同時に、シス
テム制御マイコン16は、ピックアップサーボ3を介し
てピックアップ5を駆動制御し、ピックアップ5によっ
て伝送レートに対応する周波数f1 の周期Tの整数倍の
パルス幅を持つ信号を、ディスク1から読み出し、これ
をプリアンプ6を介して入力信号7としてCD信号処理
回路15に入力する。このCD信号処理回路15は、伝
送レートに対応する周波数f1 の整数倍でない発振周波
数F2 の水晶発振子9を分周したクロックで動作する。
【0017】そして、クロック生成回路10のディジタ
ル系クロック生成回路10Dは、CD信号処理回路15
と同じ発振周波数F2 の水晶発振子9の出力から、伝送
レートに対応する周波数f1 のクロックを生成する。
【0018】図2を用いて、ディジタル系クロック生成
回路10Dの動作をさらに詳しく説明する。ディジタル
系クロック生成回路10Dは、発振周波数がF2 である
水晶発振子9の出力を分周した信号を動作クロック22
として動作する。いま、仮に水晶発振子9の発振周波数
2 と伝送レートに対応する周波数f1 の関係とを、F
2/f1=(48/49)・8であるとして、以下の説明
を進める。
【0019】上記動作クロック22は、上記F2 を分周
回路40で2分周した信号であり、この動作クロック2
2でディジタルの入力信号7の“0”から“1”または
“1”から“0”の変化点を、変化点検出回路18で検
出し、この変化点検出回路18で検出された変化点のデ
ィジタル位相をディジタル位相検出回路19で検出す
る。ディジタル位相検出のリファレンスとなるのは、分
周回路29でF2 を2分周した信号をさらに分周回路2
3で4分周して生成される、位相が90度づつずれた4
つの信号24a〜24dである。この4つの位相のいず
れであるかをディジタル位相検出回路19で検出し、こ
れを位相比較回路20で現時点でのディジタル系生成ク
ロック11Dと比較して、クロック切り替えのための位
相情報26を位相比較回路20にて生成する。この位相
情報26によって、選択回路25は適正な位相のクロッ
クを選択し、ディジタル系生成クロック11Dとして上
記したデータ処理回路12に出力する。
【0020】次に、図3を用いてディジタル系クロック
について説明をする。ディジタル系クロック24a〜2
4dの関係は、図3のタイミングチャートに示すよう
に、水晶発振子9の発振周波数F2 を8分周した周期
で、90度づつ位相をずらした形になっている。ここで
は、仮に水晶発振子9の発振周波数F2 と伝送レートに
対応する周波数f1との関係を、F2 /f1 =(48/
49)・8としているので、周波数F2 /8=f2 のパ
ルスと周波数f1 のパルスとの関係は図中に示すよう
に、周波数f2 のパルス48周期分に対し周波数f1
パルスは49周期分となる。すなわち、周波数f2 のパ
ルス12周期分に対し1回の割合で位相を90度進める
補正を4回加えると、周波数f2 のパルス48周期の間
に360度位相が進み、周波数f2 のパルスから周波数
1 のパルスが生成されることになる。
【0021】図2に示したディジタル系クロック生成回
路10Dでは、この補正を補正回路28Aで行ってい
る。補正回路28Aは、周波数f2 のパルスを12周期
分計測する手段と、周波数f2 のパルス12周期分の計
測中に、現在選択されている分周回路23の出力24a
〜24dの位相に対して90度位相が進むような変化点
を加える変化点生成手段と、12周期分計測手段と変化
点生成手段とを制御する手段とを有し、12周期分計測
手段が周波数f2 のパルス12周期分を計測するごと
に、上記したスイッチ回路42をオンさせて変化点生成
手段の出力を上記した加算回路41に出力し、現在選択
されている分周回路23の出力24a〜24dの位相に
対して90度位相が進むような変化点を加える動作を行
う。
【0022】こうして生成されたディジタル系生成クロ
ック11Dを用いて、データ処理回路12は、データの
復調及び誤り訂正を含む所定の処理を行い、再生データ
を、水晶発振子9の発振周波数F2 の整数倍の分周比の
周波数に相当するレートf3で出力する。また、速度制
御回路13では、データからの速度情報をもとにディス
クの速度情報14を生成し、その速度情報14から駆動
回路4でディスクの回転を制御する。システム制御マイ
コン16は、速度制御回路13にモータ2の状態を示す
信号17を出力しモータ2の制御を行う。
【0023】このように本発明では、伝送レートに対応
する周波数f1 の整数倍でない発振周波数F2 の水晶発
振子を備えていても、伝送レートに対応する周波数f1
のクロックを供給することが可能になり、CDの再生シ
ステム用の水晶発振子が伝送レートに対応する周波数f
1 と整数倍でない関係にあっても、同じ水晶発振子を用
いて全体のシステムの動作及び伝送レートに対応する周
波数f1 のクロックの生成が可能になる。
【0024】次に、本発明の1実施例に係るディスク再
生装置で用いられるクロック生成回路10中のディジタ
ル系クロック生成回路の第2具体例を、図4を用いて説
明する。図4は、上記第2具体例によるディジタル系ク
ロック生成回路のブロック図であり、同図において図2
と均等な構成要素および信号には、図2と同一符号を付
してある。図4において、28Bは、周波数f2 とf1
のずれ分を補正する補正回路である。
【0025】図4に示した構成においても、その基本動
作は図2に示したディジタル系クロック生成回路と同じ
であるが、図4に示した本例では、補正回路28Bに
て、周波数f2 のパルス12周期分に対し1回の割合で
位相が90度進んだクロックを選択するように位相比較
回路20に補正を加え、周波数f2 のパルス48周期の
間にこれを4回行なうようにしている。これによって
も、周波数f2 のパルス48周期の間に360度位相が
進み、周波数f2 のパルスから周波数f1 のパルスが生
成される。
【0026】次に、本発明の1実施例に係るディスク再
生装置で用いられるクロック生成回路10中のディジタ
ル系クロック生成回路の第3具体例を、図5を用いて説
明する。図5は、上記第3具体例によるディジタル系ク
ロック生成回路のブロック図であり、同図において図2
及び図4と均等な構成要素および信号には、図2及び図
4と同一符号を付してある。図5において、28Cは、
周波数f2 とf1 のずれ分を補正する補正回路である。
【0027】図5に示した構成においても、その基本動
作は図2及び図4に示したディジタル系クロック生成回
路と同じであるが、図5に示した本例では、補正回路2
8Cにて、周波数f2 のパルス12周期分に対し1回の
割合で位相が90度進んだ信号に切り替える補正を分周
回路23に加え、周波数f2 のパルス48周期の間にこ
れを4回行なうようにしている。これによっても、周波
数f2 のパルス48周期の間に360度位相が進み、周
波数f2 のパルスから周波数f1 のパルスが生成され
る。
【0028】以上、上記した各例で説明したように、一
般的に周波数f1 ,F2 の関係を、i,j,kを整数と
し、k,jをF2 と(f1 ・i)の公約数としたとき、 F2/f1=(k/j)・i で表した場合、分周回路の分周比はiであり、kの計数
中に、生成クロック出力に(j−k)クロック分付加ま
たは削除するような設計をすればよい。
【0029】次に、本発明の1実施例に係るディスク再
生装置において適用される、アナログ系クロック生成回
路10Aとディジタル系クロック生成回路10Dとから
なるクロック生成回路10についてを、図6を用いて説
明する。
【0030】図6は、図1のクロック生成回路10の構
成を示すブロック図であり、このクロック生成回路10
中のディジタル系クロック生成回路10Dは、上述した
図2または図4または図5の構成の任意のものが採用可
能であるが、ここでは図2に示した構成のディジタル系
クロック生成回路10Dとしてある。なお、図6中で、
図1及び図2と均等な構成要素および信号には、図1及
び図2と同一符号を付してある。
【0031】図6において、8はデータ欠落信号、10
Aは図のような構成のアナログ系クロック生成回路、1
1Aはアナログ系生成クロック、29は位相比較回路、
30は低域フィルタ、31は電圧制御発振器、32はア
ナログ/ディジタル系クロック切替回路である。
【0032】上記した構成において、入力信号7は、ア
ナログ系クロック生成回路10Aとディジタル系クロッ
ク生成回路10Dに同時に入力され、両者10A,10
Dで同時にクロック生成を行う。ディジタル系クロック
生成回路10Dは、先に説明した動作でディジタルクロ
ック11Dを生成する。アナログ系クロック生成回路1
0Aでは、位相比較回路29において、電圧制御発振器
31の出力である生成クロック11Aと入力信号7との
位相比較を行い、位相差を電圧に変換する。この位相比
較回路29の出力を、低域フィルタ30で高周波成分や
ノイズを除去して電圧制御発振器31に入力し、アナロ
グクロック11Aを得る。
【0033】ここで前述したように、ディジタル系クロ
ック生成はノイズによる変化点により誤動作する点に注
意を要し、アナログ系クロック生成は連続してデータが
欠落した場合にエラー伝搬を起こす点に注意を要するた
め、プリアンプ6にて検出したデータ欠落信号8を用い
て(本例では、プリアンプ6中にデータの連続欠落を検
出する機能を具備させているが、プリアンプ6と切替回
路32との間にデータ連続欠落検出回路を設けてもよ
い)、データが所定数(もしくは所定期間)にわたって
連続欠落した場合には、ディジタル系クロック11Dを
選択し、そうでない場合は(通常は)、アナログ系クロ
ック11Aを選択するように、切替回路32にてクロッ
クを切り替え、周波数f1 のクロック11(アナログ系
クロック11Aまたはディジタル系クロック11D)を
出力する。
【0034】このように本実施例によれば、アナログP
LL構成のクロック生成回路10AとディジタルPLL
構成のクロック生成回路10Dの双方を備えることによ
り、通常は雑音に強いアナログPLLを用いたクロック
生成を行い、また、ディスクの傷等によりデータが欠落
した場合には安定したクロックを供給するディジタルP
LLを用いたクロック生成を行うことが可能になる。
【0035】
【発明の効果】以上のように本発明によれば、伝送レー
トに対応する周波数f1 の整数倍でない発振周波数F2
の水晶発振子を用いて、伝送レートに対応する周波数f
1 のクロックを生成できる。よって、CDの再生システ
ム用の水晶発振子の発振周波数が伝送レートfの整数倍
でない場合でも、同じ水晶発振子を用いて全体のシステ
ムの動作及び伝送レートに対応する周波数f1 のクロッ
クの生成が可能になり、ディスク再生システム全体の水
晶発振子の数を低減できて、コストダウンを図ることが
できる。
【0036】また、本発明によれば、アナログPLL構
成のクロック生成回路とディジタルPLL構成のクロッ
ク生成回路の双方を備えることにより、通常は雑音に強
いアナログPLLを用いたクロック生成を行い、また、
ディスクの傷等によりデータが欠落した場合には安定し
たクロックを供給するディジタルPLLを用いたクロッ
ク生成を行うことが可能になる。
【図面の簡単な説明】
【図1】本発明の1実施例に係るディスク再生装置のブ
ロック図である。
【図2】図1のクロック生成回路中のディジタル系クロ
ック生成回路の第1具体例を示すブロック図である。
【図3】図2のディジタル系クロック生成回路における
ディジタル系クロックの位相関係を示すタイミングチャ
ート図である。
【図4】図1のクロック生成回路中のディジタル系クロ
ック生成回路の第2具体例を示すブロック図である。
【図5】図1のクロック生成回路中のディジタル系クロ
ック生成回路の第3具体例を示すブロック図である。
【図6】図1のクロック生成回路(ディジタル系クロッ
ク生成回路とアナログ系クロック生成回路を備えたクロ
ック生成回路)の構成を示すブロック図である。
【符号の説明】
1 ディスク(CD) 2 ディスク回転駆動用のモータ 3 ピックアップサーボ回路 4 モータの駆動回路 5 ピックアップ(光ピックアップ) 6 プリアンプ 7 ディジタルデータに変換された入力信号 8 データ欠落信号 9 伝送レートに対応する周波数f1 の整数倍でない発
振周波数F2 の水晶発振子 10 クロック生成回路 10A アナログ系クロック生成回路 10D ディジタル系クロック生成回路 11 周波数f1 の生成クロック 11A アナログ系クロック 11D ディジタル系クロック 12 データ処理回路 13 速度制御回路 14 ディスクの速度情報 15 CD信号処理回路 16 システム制御マイコン 17 モータの状態を示す信号 18 変化点検出回路 19 ディジタル位相検出回路 20 位相比較回路 21 適正変化点判断回路 22 ディジタル系クロック生成回路10Dの動作クロ
ック 23 分周回路 24a〜24d 位相の異なる周波数f1 のクロック 25 選択回路 26 クロックを切り替える位相情報 27 分周および選択回路 28(28A,28B,28C) 周波数f2 とf1
ずれ分を補正する補正回路 29 位相比較回路 30 低域フィルタ 31 電圧制御発振器 40 分周回路 41 加算回路 42 スイッチ回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 伝送レートがfである情報データが記録
    されているディスクを再生する再生装置において、 ディスクを回転させる回転手段と、 上記ディスクから情報を読み取る情報読み取り手段と、 該情報読み取り手段によって読み取った信号から、該信
    号に同期し上記伝送レートに対応する周波数f1 のクロ
    ックを生成するクロック生成手段と、 上記伝送レートに対応する周波数f1 の整数倍でない周
    波数F2 で発振する発振手段と、 上記クロック生成手段で生成されたクロックを用い、上
    記情報読み取り手段から入力された信号に所定の処理を
    施した再生データを、上記発振手段の周波数F2 の整数
    倍の分周比の周波数に相当するレートf3 で出力するデ
    ータ処理手段とを、具備し、 上記クロック生成手段は、上記発振手段が有する上記伝
    送レートに対応する周波数f1 の整数倍でない周波数F
    2 の信号を入力とし、上記伝送レートに対応する周波数
    1 にするための補正手段を有することを特徴とするデ
    ィスク再生装置。
  2. 【請求項2】 請求項1記載において、 上記f1 と上記F2 との関係が、i,j,kを整数と
    し、k,jをF2 と(f1 ・i)の公約数としたとき、 F2/f1=(k/j)・i で表されるとき、 上記クロック生成手段は、 上記周波数F2 の入力信号をi分周する分周手段と、 上記読み取り手段による信号の“0”から“1”または
    “1”から“0”の変化点を検出する第1の検出手段
    と、 該第1の検出手段によって検出された上記変化点の位相
    を検出する第2の検出手段と、 現時点での生成クロックの位相情報と上記第2の検出手
    段による位相情報とを比較する位相比較手段と、 該位相比較手段の位相情報を用い、上記分周手段のi個
    以下の位相から生成クロック出力の位相を選択する位相
    選択手段とを、具備し、 また、上記クロック生成手段中の上記補正手段は、 上記kを計数する計数手段と、 上記kの計数中に上記生成クロック出力に(j−k)ク
    ロック分付加または削除できるように上記生成クロック
    の位相を進めたり遅らせたり制御する制御手段とを、有
    することを特徴とするディスク再生装置。
  3. 【請求項3】 請求項2記載において、 上記補正手段の上記制御手段は、 上記第1の検出手段の出力に補正のための変化点を生成
    する変化点生成手段の出力を加えることにより、i分周
    する上記クロック生成手段の出力の位相を進めたり遅ら
    せたり制御することを特徴とするディスク再生装置。
  4. 【請求項4】 請求項2記載において、 上記補正手段の上記制御手段は、 上記位相比較手段の出力に補正値を加えることによりi
    分周する上記クロック生成手段の出力の位相を進めたり
    遅らせたり制御することを特徴とするディスク再生装
    置。
  5. 【請求項5】 請求項2記載において、 上記補正手段の上記制御手段は、 上記分周手段の出力位相に補正を加えることによりi分
    周する上記クロック生成手段の出力の位相を進めたり遅
    らせたり制御することを特徴とするディスク再生装置。
  6. 【請求項6】 請求項1記載において、 データの連続欠落を検出する連続欠落検出手段と、 請求項1または2に記載の上記クロック生成手段よりな
    る第1のクロック生成手段と、 位相比較器および電圧制御発振器および低域フィルタを
    有する第2のクロック生成手段と、 上記第1のクロック生成手段の出力と上記第2のクロッ
    ク生成手段の出力を切り替える切替手段とを、具備し、 上記連続欠落検出手段によって検出されたデータ欠落信
    号により、上記第1のクロック生成手段の出力と上記第
    2のクロック生成手段の出力とを切り替えることを特徴
    とするディスク再生装置。
JP9501994A 1994-05-09 1994-05-09 ディスク再生装置 Pending JPH07302469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9501994A JPH07302469A (ja) 1994-05-09 1994-05-09 ディスク再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9501994A JPH07302469A (ja) 1994-05-09 1994-05-09 ディスク再生装置

Publications (1)

Publication Number Publication Date
JPH07302469A true JPH07302469A (ja) 1995-11-14

Family

ID=14126339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9501994A Pending JPH07302469A (ja) 1994-05-09 1994-05-09 ディスク再生装置

Country Status (1)

Country Link
JP (1) JPH07302469A (ja)

Similar Documents

Publication Publication Date Title
JP4487433B2 (ja) 記録媒体記録装置
JPS58220226A (ja) 位相ロツクル−プ制御回路
JP2891125B2 (ja) 光ディスク再生装置
JP2581074B2 (ja) デジタルpll回路
JPH10215175A (ja) Pll回路及び信号再生装置
JPH1098377A (ja) Pll回路
JP2000230947A (ja) デジタル位相制御ループにおける周波数検出方法
JPH10257041A (ja) フェイズロックドループ回路及び再生装置
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
JP2000182318A (ja) 光ディスク再生装置
JPH07302469A (ja) ディスク再生装置
US6690631B2 (en) Clock generation circuit and integrated circuit for reproducing an audio signal comprising such a clock generation circuit
EP0869484B1 (en) CD encode device and method for an optical disk drive
JP3342937B2 (ja) データ再生用pll回路の制御装置及びデータ再生システム
JPH0734538Y2 (ja) Pll回路
KR100186394B1 (ko) 광디스크 시스템의 비트클럭 회복장치
JPH01307317A (ja) Pll回路
JPH0757384A (ja) ディスクプレーヤ
JP2595091B2 (ja) ビット同期回路及びビット同期方法さらにそれを用いたディスク再生装置
JP3043209B2 (ja) 光ディスク装置のスピンドル制御回路
JPS63175264A (ja) 光学的記録装置
JP3509221B2 (ja) 円盤状記録媒体の記録再生装置
KR19990009247A (ko) 디스크 회전 제어 방법 및 장치
JP2000011378A (ja) 光ディスク記録装置
JPH02179287A (ja) 回転サーボ制御方式