DE19932635B4 - Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit - Google Patents

Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit Download PDF

Info

Publication number
DE19932635B4
DE19932635B4 DE19932635A DE19932635A DE19932635B4 DE 19932635 B4 DE19932635 B4 DE 19932635B4 DE 19932635 A DE19932635 A DE 19932635A DE 19932635 A DE19932635 A DE 19932635A DE 19932635 B4 DE19932635 B4 DE 19932635B4
Authority
DE
Germany
Prior art keywords
clock
synchronization
signals
phase
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19932635A
Other languages
English (en)
Other versions
DE19932635A1 (de
Inventor
Rolf Dipl.-Ing. Finsterbusch
Steffen Dipl.-Ing. Hellmich
Marco Seja
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19932635A priority Critical patent/DE19932635B4/de
Priority to US09/504,290 priority patent/US6603830B1/en
Publication of DE19932635A1 publication Critical patent/DE19932635A1/de
Application granted granted Critical
Publication of DE19932635B4 publication Critical patent/DE19932635B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Synchronisierverfahren für eine Empfangseinheit (2),
– wobei der Empfangseinheit (2) von einer Sendeeinheit (1) zyklisch ausgesandte Synchronisationssignale (S) übermittelt werden,
– wobei die Empfangseinheit (2) die Synchronisationssignale (S) einem Phasenregler (5) einer phasenverriegelten Schleife (6) mit einem Taktgeber (7) zuführt,
– wobei der Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine Anzahl (Z) von Taktsignalen ausgibt,
– wobei der Phasenregler (5) beim Empfang der Synchronisationssignale (S) momentane Phasenfehler (z) ermittelt und den Taktgeber (7) derart nachregelt, daß der Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine Sollanzahl (Z*) von Taktsignalen ausgibt,
dadurch gekennzeichnet,
daß der Phasenregler (5) die momentanen Phasenfehler (z) zu einem Integrationswert (I) aufintegriert, daß der Integrationswert (I) zu einem Integrationsbruchteil (ki) ausgeregelt wird, wobei der Integrationsbruchteil (ki) kleiner als eins ist und daß vor der Ermittlung des ersten momentanen Phasenfehlers (z) der Taktgeber (7) die Sollanzahl (Z*) von Taktsignalen ausgibt, dann angehalten wird...

Description

  • Die vorliegende Erfindung betrifft ein Synchronisierverfahren für eine Empfangseinheit,
    • – wobei der Empfangseinheit von einer Sendeeinheit zyklisch ausgesandte Synchronisationssignale übermittelt werden,
    • – wobei die Empfangseinheit die Synchronisationssignale einem Phasenregler einer phasenverriegelten Schleife mit einem Taktgeber zuführt,
    • – wobei der Taktgeber zwischen zwei Synchronisationssignalen eine Anzahl von Taktsignalen ausgibt,
    • – wobei der Phasenregler beim Empfang der Synchronisationssignale momentane Phasenfehler ermittelt und den Taktgeber derart nachregelt, daß der Taktgeber zwischen zwei Synchronisationssignalen eine Sollanzahl von Taktsignalen ausgibt,
    sowie eine hiermit korrespondierende Empfangseinheit.
  • Derartige Synchronisierverfahren und die korrespondierenden Empfangseinheiten sind allgemein bekannt. Sie werden unter anderem in Feldbussystemen, z.B. dem PROFIBUS, eingesetzt.
  • Feldbussysteme sind verteilte Steuerungssysteme, die in der Regel eine Sendeeinheit (Kopfbaugruppe, Busmaster) und eine Vielzahl von Empfangseinheiten (Slaves) aufweisen. Die Ansteuerung der einzelnen Slavebaugruppen geschieht in der Regel dadurch, daß die Sendeeinheit den Empfangseinheiten ein Befehlstelegramm übermittelt. Bei Empfang des Befehlstelegramms geben die Empfangseinheiten Sollwerte an eine gesteuerte technische Anlage aus, die ihnen zuvor von der Sendeeinheit übermittelt worden sind. Gleichzeitig lesen sie Istwerte von der gesteuerten technischen Anlage ein, welche sie nachfolgend an die Sendeeinheit übermitteln. Die Sendeeinheit errechnet dann neue Sollwerte, die sie den einzelnen Empfangs einheiten übermittelt, so daß diese für das nächste Befehlstelegramm bereit sind.
  • Die Befehlstelegramme werden von der Sendeeinheit zeitlich äquidistant gesendet. Aus den Befehlstelegrammen sind daher Synchronisationssignale ableitbar, mittels derer die Empfangseinheiten mit der Sendeeinheit synchronisierbar sind.
  • In der Praxis verbleibt zwischen dem Übermitteln der eingelesenen Istwerte an die Sendeeinheit und dem Übermitteln der Sollwerte an die Empfangseinheiten einerseits und den Übermitteln des nächsten Befehlstelegramms andererseits ein zeitlicher Spielraum. Dieser wird in der Regel für sogenannte azyklische Telegramme genutzt. Hierbei kann es geschehen, daß aufgrund von Verzögerungen durch die azyklischen Telegramme einzelne Befehlstelegramme verspätet gesendet werden. Der Empfang derart verspätet gesendeter Befehlstelegramme bewirkt eine fehlerhafte Nachsynchronisation der Empfangseinheiten. Bei vielen Anwendungen ist diese fehlerhafte Nachsynchronisation unkritisch. Bei zeitkritischen Anwendungen hingegen, insbesondere bei der Kopplung interpolierender Antriebsachsen, sind derartige fehlerhafte Nachsynchronisation nicht tolerierbar.
  • Aus der Patentschrift US 5,065,384 ist ein Taktsignalgenerierungskreis, bei dem ein Referenztaktsignal generiert wird, bekannt.
  • Aus der Patentschrift DE 691 26 471 T2 ist ein Phasenverriegelungschleifensystem und eine Pulsdichtemodulationstechnik für die Umsetzung eines Mehrbit-Phasenfehlereingangs in ein Hochauflösungssteuersignal für einen abgestuften Mehrphasen-Taktgenerator bekannt.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Synchronisierverfahren für eine Empfangseinheit zu schaffen, mittels derer die Empfangseinheit mit hinreichender Genauigkeit mit der Sendeeinheit synchronisierbar ist.
  • Die Aufgabe wird dadurch gelöst, daß der Phasenregler die momentanen Phasenfehler zu einem Integrationswert aufintegriert und daß der Integrationswert zu einem Integrationsbruchteil ausgeregelt wird, wobei der Integrationsbruchteil kleiner als eins ist und daß vor der Ermittlung des ersten momentanen Phasenfehlers (z) der Taktgeber (7) die Sollanzahl (Z*) von Taktsignalen ausgibt, dann angehalten wird und beim Empfang des nächsten Synchronisationssignals (S) wieder gestartet wird.
  • Wenn der Phasenregler die momentanen Phasenfehler zu einem Proportionalbruchteil ausregelt, wobei der Proportionalbruch teil kleiner als eins ist, ergibt sich eine schnellere Ausregelung des Phasenfehlers. Dies gilt insbesondere dann, wenn der Proportionalbruchteil größer als der Integrationsbruchteil ist.
  • Wenn der Phasenregler den Taktgeber nur dann nachregelt, wenn der Absolutwert des momentanen Phasenfehlers einen Maximalfehler nicht übersteigt, bewirken Verzögerungen der Synchronisationssignale durch azyklische Telegramme keine fehlerhafte Nachregelung des Taktgebers.
  • Wenn bei Übersteigen des Maximalfehlers ein Zähler hochgezählt wird, ist insbesondere ein dauerhafter Fehler der Kommunikation zwischen Sendeeinheit und Empfangseinheit erkennbar.
  • Wenn der phasenverriegelten Schleife von einer Steuereinheit ein Gültigkeitssignal übermittelt wird und das Synchronisierverfahren nur bei Vorliegen des Gültigkeitssignals ausgeführt wird, ist sicherstellbar, daß die Synchronisation auf die richtigen Synchronisationssignale erfolgt.
  • Wenn innerhalb des Taktgebers ein Taktgenerator Primärtaktsignale erzeugt, die einem Frequenzteiler zugeführt werden, der ausgangsseitig die heruntergeteilten Primärtaktsignale als Taktsignale ausgibt, ist gewährleistet, daß alle zwischen dem Taktgenerator und dem Frequenzteiler angeordneten Komponenten ebenfalls phasenrichtig synchronisiert sind.
  • Wenn vor der Ermittlung des ersten momentanen Phasenfehlers der Taktgeber die Sollanzahl von Taktsignalen ausgibt, dann angehalten wird und beim Empfang des nächsten Synchronisationssignals wieder gestartet wird, ergibt sich eine besonders schnelle Synchronisation der Empfangseinheit beim Anlauf.
  • Wenn beim Empfang des ersten Synchronisationssignals nach dem Wiederstarten des Taktgebers der momentane Phasenfehler zu mindest im wesentlichen ausgeregelt wird und das Aufintegrieren der momentanen Phasenfehler und das Ausregeln des Integrationswerts, ggf. auch das Ausregeln des momentanen Phasenfehlers, erst ab dem Empfang des zweiten Synchronisationssignals ausgeführt wird, wird die Synchronisierung zu Beginn des Verfahrens noch weiter beschleunigt.
  • Weitere Vorteile und Einzelheiten ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels. Dabei zeigen in Prinzipdarstellung:
  • 1 ein verteiltes Steuerungssystem,
  • 2 eine Empfangseinheit und
  • 3 eine phasenverriegelte Schleife.
    •
  • Gemäß 1 weist ein verteiltes Steuerungssystem eine Sendeeinheit 1 und Empfangseinheiten 2 auf, die über ein Bussystem 3 miteinander verbunden sind. Die Sendeeinheit 1 sendet zyklisch Telegramme an die Empfangseinheiten 2, welche entsprechend auf die empfangenen Telegramme reagieren. Beispielsweise lesen die Empfangseinheiten 2 von einer gesteuerten technischen Anlage 4 Eingangsgrößen ein und geben Ausgangsgrößen an die technische Anlage 4 aus. Dies ist in 1 durch die Pfeile zwischen den Empfangseinheiten 2 und der technischen Anlage 4 angedeutet.
  • Die Kommunikation zwischen der Sendeeinheit 1 und den Empfangseinheiten 2 erfolgt in der Regel nach folgendem, zyklisch abgearbeiteten Schema: Zunächst übermittelt die Sendeeinheit 1 den Empfangseinheiten 2 Ausgangsgrößen, die an die technische Anlage 4 ausgegeben werden sollen. Dann übermittelt sie ein Befehlstelegramm an die Empfangseinheiten 2. Bei Übermittlung des Befehlstelegramms geben die Empfangseinheiten 2 die Ausgangsgrößen an die technische Anlage 4 aus und lesen Eingangsgrößen von der technischen Anlage 4 ein. Sodann werden die eingelesenen Eingangsgrößen von der Sendeeinheit 1 abgefragt.
  • Im Idealfall wird das obenstehende Schema streng zyklisch und zeitlich streng äquidistant abgearbeitet. Insbesondere die Befehlstelegramme können daher als Synchronisationssignale S verwendet werden bzw. aus den Befehlstelegrammen Synchronisationssignale S abgeleitet werden. Mittels der Synchronisationssignale S können sich dann die Empfangseinheiten 2 mit der Sendeeinheit 1 synchronisieren.
  • Die von den Empfangseinheiten 2 empfangenen Synchronisationssignale werden gemäß 2 und 3 über einen Busanschlußbaustein 2' einem Phasenregler 5 einer phasenverriegelten Schleife 6 zugeführt. Die phasenverriegelte Schleife 6 weist einen Taktgeber 7 auf. Innerhalb des Taktgebers 7 erzeugt ein Taktgenerator 8 Primärtaktsignale, die einem Frequenzteiler 9 zugeführt werden. Ausgangsseitig gibt der Frequenzteiler 9 die heruntergeteilten Primärtaktsignale als Taktsignale aus. Die Taktsignale werden einem Taktsignalzähler 10 zugeführt.
  • Bei idealer Regelung des Taktgenerators 8 gibt der Taktgeber 7 zwischen zwei Synchronisationssignalen S exakt eine Sollanzahl Z* von Taktsignalen aus. In der Regel gibt der Taktgeber 7 aber eine Anzahl Z von Taktsignalen aus, welche von der Sollanzahl Z* abweicht. Der Phasenregler 5 ermittelt daher beim Empfang der Synchronisationssignale momentane Phasenfehler z und regelt dann den Taktgeber 7 derart nach, daß er zwischen zwei Synchronisationssignalen S die Sollanzahl Z* von Taktsignalen ausgibt. Dies geschieht wie folgt:
    Vor Beginn der Synchronisation, also vor der Ermittlung des ersten momentanen Phasenfehlers z, wird zunächst von einer Steuereinheit 11 einer Ansteuereinheit 12 ein Startsignal vorgegeben. Diese steuert daraufhin den Taktgenerator 8 des Taktgebers 7 an. Wenn der Taktsignalzähler 10 die Sollanzahl Z* von Taktsignalen gezählt hat, übermittelt der Taktsignalzähler 10 ein Signal an die Ansteuereinheit 12. Diese hält daraufhin den Taktgenerator 8 wieder an. Die phasenverriegelte Schleife 6 ist dadurch sozusagen „vorgespannt". Beim Empfang des nächsten Synchronisationssignals, das ebenfalls an die Ansteuereinheit 12 übermittelt wird, startet diese dann den Taktgenerator 8 wieder. Dadurch wird der Taktsignalzähler 10 neu hochgezählt.
  • Das Erreichen der Sollanzahl Z* sowie das Eintreffen des nächsten Synchronisationssignals S wird an einen Primärtaktzähler 13 gemeldet. Beim Eintreffen des ersten dieser beiden Signale wird der Primärtaktzähler 13 gestartet, beim Eintreffen des zweiten der beiden Signale gestoppt. Der (vorzeichenbehaftete) Zählerstand des Primärtaktzählers 13 ist somit ein direktes Maß für den Fehler zwischen der Taktung des Taktgebers 7 und der Periodizität der Synchronisationssignale S.
  • Beim Empfang des ersten Synchronisationssignals S nach dem Wiederstarten des Taktgebers 7 wird der Zählerstand des Primärtaktzählers 13 an die Steuereinheit 11 übermittelt. Diese errechnet daraus einen Korrekturwert für die Ansteuerung des Taktgenerators 8 und gibt diesen Korrekturwert direkt dem Phasenregler 5 vor. Dadurch wird der beim ersten Synchronisationszyklus detektierte momentane Phasenfehler z zumindest im wesentlichen ausgeregelt.
  • In den weiteren Synchronisationszyklen wird der Primärtaktzähler 13 stets in Abhängigkeit vom Synchronisationssignals S und dem Erreichen der Sollanzahl Z* gesteuert. Beim Eintreffen des ersten dieser beiden Signale wird der Primärtaktzähler 13 gestartet und beim Eintreffen des zweiten dieser beiden Signale gestoppt. Der Zählerstand des Primärtaktzählers 13 wird einem Vergleicher 14 zugeführt. Der Zählerstand des Primärtaktzählers 13 wird betragsmäßig mit einem Maximalfehler verglichen. Wenn der Zählerstand den Maximalfehler übersteigt, wird ein Auszeitzähler 15 hochgezählt. In diesem Fall wird an den Phasenregler 5 kein Fehlersignal ausgegeben. Der Phasenregler 5 behält sein bisheriges Ausgangssignal bei.
  • Anderenfalls wird das Ausgangssignal A des Phasenreglers 5 nach folgenden Formeln berechnet: I(i) = I(i – 1) + ki·z(i) A(i) = kp·z(i) + I(i)z(i) ist dabei der momentane Phasenfehler, kp der Proportionalbruchteil, zu dem der momentane Phasenfehler z(i) ausgeregelt wird, I(i) der Integrationswert, zu dem die momentanen Phasenfehler z(k), k = 0,1,2,3 ... i aufintegriert wurden und ki der Integrationsbruchteil, zu dem der Integrationswert I ausgeregelt wird.
  • In der Praxis haben sich folgende Werte als günstig erwiesen: Der Integrationsbruchteil ki sollte typisch zwischen 0,01 und 0,04 liegen, also kleiner als 1 sein. Auch der Proportionalbruchteil kp sollte kleiner als 1 sein, aber größer als der Integrationsbruchteil ki. Typisch liegt der Proportionalbruchteil kp zwischen 0,04 und 0,10.
  • In der Regel wird der Primärtaktzähler 13 bei jeder Übermittlung eines Synchronisationssignals S gestartet bzw. gestoppt. Es ist aber auch möglich, der phasenverriegelten Schleife 6 zusätzlich von der Steuereinheit 11 ein Gültigkeitssignal G zu übermitteln. In diesem Fall wird der Primärtaktzähler 13 nur dann gestartet und gestoppt, wenn das Gültigkeitssignal G anliegt. Es ist ferner möglich, den Primärtaktzähler 13 um einen Phasenversatz bezüglich des Synchronisationssignals S versetzt zu starten und auszuwerten.
  • Mit dem erfindungsgemäßen Verfahren lassen sich insbesondere auch verteilt gesteuerte interpolierende Achsen mit hinreichender Genauigkeit ansteuern.

Claims (9)

  1. Synchronisierverfahren für eine Empfangseinheit (2), – wobei der Empfangseinheit (2) von einer Sendeeinheit (1) zyklisch ausgesandte Synchronisationssignale (S) übermittelt werden, – wobei die Empfangseinheit (2) die Synchronisationssignale (S) einem Phasenregler (5) einer phasenverriegelten Schleife (6) mit einem Taktgeber (7) zuführt, – wobei der Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine Anzahl (Z) von Taktsignalen ausgibt, – wobei der Phasenregler (5) beim Empfang der Synchronisationssignale (S) momentane Phasenfehler (z) ermittelt und den Taktgeber (7) derart nachregelt, daß der Taktgeber (7) zwischen zwei Synchronisationssignalen (S) eine Sollanzahl (Z*) von Taktsignalen ausgibt, dadurch gekennzeichnet, daß der Phasenregler (5) die momentanen Phasenfehler (z) zu einem Integrationswert (I) aufintegriert, daß der Integrationswert (I) zu einem Integrationsbruchteil (ki) ausgeregelt wird, wobei der Integrationsbruchteil (ki) kleiner als eins ist und daß vor der Ermittlung des ersten momentanen Phasenfehlers (z) der Taktgeber (7) die Sollanzahl (Z*) von Taktsignalen ausgibt, dann angehalten wird und beim Empfang des nächsten Synchronisationssignals (S) wieder gestartet wird.
  2. Synchronisierverfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Phasenregler (5) die momentanen Phasenfehler (z) zu einem Proportionalbruchteil (kp) ausregelt, wobei der Proportionalbruchteil (kp) kleiner als eins ist.
  3. Synchronisierverfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Proportionalbruchteil (kp) größer als der Integrationsbruchteil (ki) ist.
  4. Synchronisierverfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Phasenregler (5) den Taktgeber (7) nur dann nachregelt, wenn der Absolutwert des momentanen Phasenfehlers (z) einen Maximalfehler nicht übersteigt.
  5. Synchronisierverfahren nach Anspruch 4, dadurch gekennzeichnet, daß bei Übersteigen des Maximalfehlers ein Zähler (15) hochgezählt wird.
  6. Synchronisierverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, daß der phasenverriegelten Schleife (6) von einer Steuereinheit (11) ein Gültigkeitssignal (G) übermittelt wird und daß das Synchronisierverfahren nur bei Vorliegen des Gültigkeitssignals (G) ausgeführt wird.
  7. Synchronisierverfahren nach einem der obigen Ansprüche, dadurch gekennzeichnet, daß innerhalb des Taktgebers (7) ein Taktgenerator (8) Primärtaktsignale erzeugt, die einem Frequenzteiler (9) zugeführt werden, der ausgangsseitig die heruntergeteilten Primärtaktsignale als Taktsignale ausgibt.
  8. Synchronisierverfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Wiederstarten des Taktgebers (7) der Taktgeber (7) erst nach einem Phasenversatz gestartet wird und daß die Anzahl (Z) der vom Taktgeber (7) bis zum nächsten empfangenen Synchronisationssignal (S) zuzüglich dem Phasenversatz ausgegebene Taktsignale ermittelt wird.
  9. Synchronisierverfahren nach Anspruch 1 oder 8, dadurch gekennzeichnet, daß beim Empfang des ersten Synchronisationssignals (S) nach dem Wiederstarten des Taktgebers (7) der momentane Phasenfehler (z) zumindest im wesentlichen ausgeregelt wird und das Aufinteg rieren der momentanen Phasenfehler (z) und das Ausregeln des Integrationswerts (I), ggf. auch das Ausregeln des momentanen Phasenfehlers (z), erst ab dem Empfang des zweiten Synchronisationssignals (S) ausgeführt wird.
DE19932635A 1999-02-15 1999-07-13 Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit Expired - Lifetime DE19932635B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19932635A DE19932635B4 (de) 1999-02-15 1999-07-13 Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit
US09/504,290 US6603830B1 (en) 1999-02-15 2000-02-15 Synchronization method for a receiving unit and a receiving unit corresponding thereto

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19906297.8 1999-02-15
DE19906297 1999-02-15
DE19932635A DE19932635B4 (de) 1999-02-15 1999-07-13 Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit

Publications (2)

Publication Number Publication Date
DE19932635A1 DE19932635A1 (de) 2000-08-17
DE19932635B4 true DE19932635B4 (de) 2005-04-21

Family

ID=7897572

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19932635A Expired - Lifetime DE19932635B4 (de) 1999-02-15 1999-07-13 Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit

Country Status (1)

Country Link
DE (1) DE19932635B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10046920C2 (de) * 2000-09-21 2003-08-14 Siemens Ag Verfahren zum gesteuerten Einsynchronisieren auf ein nicht stabiles Taktsystem und hiermit korrespondierende Empfangseinheit
DE10048191A1 (de) 2000-09-28 2002-04-25 Siemens Ag Verfahren zur Synchronisierung einer Mehrzahl von Bussystemen und hiermit korrespondierendes hierarchisches Mehrbussystem
DE10057026C2 (de) * 2000-11-17 2003-08-14 Siemens Ag Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten
GB0100094D0 (en) * 2001-01-03 2001-02-14 Vtech Communications Ltd System clock synchronisation using phased-lock loop
DE10110422A1 (de) 2001-03-05 2002-09-19 Harman Becker Automotive Sys Verfahren zur Steuerung eines mehrkanaligen Tonwiedergabesystems und mehrkanaliges Tonwiedergabesystem
DE10112638A1 (de) * 2001-03-16 2002-09-26 Harman Becker Automotive Sys Verfahren und Schaltungsanordnung zur Erzeugung des RDS-Bittaktes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065384A (en) * 1987-12-17 1991-11-12 Pioneer Electronic Corporation Clock signal generating circuit for a data storing and reproducing system
DE69126471T2 (de) * 1990-05-02 1998-02-05 Nat Semiconductor Corp Steuervorrichtung für Vorschub/Verzögerung mit PDM-Speicherung und zweiter Ordnung Schleifenfilter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065384A (en) * 1987-12-17 1991-11-12 Pioneer Electronic Corporation Clock signal generating circuit for a data storing and reproducing system
DE69126471T2 (de) * 1990-05-02 1998-02-05 Nat Semiconductor Corp Steuervorrichtung für Vorschub/Verzögerung mit PDM-Speicherung und zweiter Ordnung Schleifenfilter

Also Published As

Publication number Publication date
DE19932635A1 (de) 2000-08-17

Similar Documents

Publication Publication Date Title
EP1653651B1 (de) Modulares numerisches steuergerät mit low-jitter synchronisation
DE69836798T2 (de) Verfahren zur erzeugung einer doppler freien genauen lokalen uhr in einem satelliten oder drahtlosen netz
EP1720022B1 (de) Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung
DE3687630T2 (de) Taktsynchronisierschaltung.
DE2631685A1 (de) Verfahren und system zur gegenseitigen synchronisation eines leitzeitbasissystems und eines lokalen zeitbasissystems
WO2019001929A1 (de) Verfahren, computer-lesbares medium, system, und fahrzeug umfassend das system zum validieren einer zeitfunktion eines masters und der clients in einem netzwerk eines fahrzeugs
EP1325578B1 (de) Verfahren zum gesteuerten einsynchronisieren auf ein nicht stabiles taktsystem und hiermit korrespondierende empfangseinheit
DE69123473T2 (de) Schaltungsanordnung zum Ableiten eines Bitsynchronisierungssignals mittels Rahmensynchronisation
DE10064928A1 (de) Verfahren, Taktgebermodul und Empfängermodul zur Synchronisierung eines Empfängermoduls
EP1172954B1 (de) Verfahren, Module und Programm-Module zur Synchronisierung
DE112015003343B4 (de) Netzwerksystem, Zeit-Master-Station und Zeit-Slave-Station
EP3440846A1 (de) Drahtlos-mikrofon- und/oder in-ear-monitoring-system und verfahren zum steuern eines drahtlos-mikrofon- und/oder in-ear-monitoring-systems
DE19932635B4 (de) Synchronisierverfahren für eine Empfangseinheit und hiermit korrespondierende Empfangseinheit
EP1211070B2 (de) Vorrichtung und Verfahren zur Synchronisation von an mehreren Einheiten ablaufenden Prozessen
EP1346505B1 (de) Verfahren zur synchronisierung einer mehrzahl von bussystemen und hiermit korrespondierendes hierarchisches mehrbussystem
DE102018129189B4 (de) Verfahren zum betreiben eines netzwerkteilnehmers in einem automatisierungskommunikationsnetzwerk
DE60034977T2 (de) Synchronregelungsvorrichtung
DE10057026C2 (de) Verfahren zur digitalen Erzeugung von äquidistanten synchronen frequenzvervielfachten Takten
EP1223698B1 (de) Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
DE102015200190A1 (de) Frequenzumrichter
EP2171490B1 (de) Verfahren zur synchronisation von mehreren messkanalbaugruppen und/oder messgeräten sowie entsprechendes messgerät
DE102014109471B4 (de) Takt-Wiederherstellung mit Frequenzsynchronisation
EP0715412B1 (de) Verfahren und Anordnung zur Ermittlung von Phasenänderungen eines Referenz-Eingangssignals eines Phasenregelkreises
EP2928110B1 (de) Verfahren zur Synchronisation eines isochronen Systems mit einem übergeordneten Taktsystem
DE3234576A1 (de) Digitaler phasenregelkreis zur synchronisierung beim empfang binaerer signale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R071 Expiry of right