JPH0352659B2

JPH0352659B2 -

Info

Publication number: JPH0352659B2
Application number: JP60219523A
Authority: JP
Inventors: Shinji Aoshima; Sadayuki Narisawa
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1985-10-02
Filing date: 1985-10-02
Publication date: 1991-08-12
Also published as: JPS6278766A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ビデオデイスク等のデイスク再生
装置において、デイスクモータを正常回転に引き
込むための回路に関する。

〔従来の技術〕

ビデオデイスク等のデイスク再生装置において
は、起動時は、例えばデイスクモータに直結され
たFG（Frequency Generator）等による速度検出
に基づき所定の目標速度近辺までAFC制御
（Auto Frequency Control）によりデイスクモ
ータを立ち上げ、目標速度に近付いたらデイスク
再生信号から得られる再生クロツク（同期信号
等）に基づきPLL制御により高精度の速度制御
を行なつている。

ところで、ビデオデイスクの記録方式として
は、角速度一定（constant angular velocity；
以下CAVという）のものと、線速度一定
（constant linear velocity；以下CLVという）
のものとがある。回転数でいえば前者は全周
1800rpmで一定であるが後者は最内周1800rpmか
ら最外周600rpmと連続的に変化する。したがつ
てこの種のデイスクモータの制御回路としては、
これら両方式のいずれにも問題なく対応できるも
のが望ましい。

前述したAFC／PLL切換制御でも、目標回転
速度で約1800rpm相当値に設定しておけば起動時
の回転数はCAV、CLVデイスクとも1800rpmで
あるので、AFC制御でデイスクモータを立ち上
げてやれば、両デイスクともデイスク再生信号か
ら再生クロツクが得られる状態となりその後
PLL制御に切換わつていくので、起動について
はそれほど問題はない。以後デイスク再生信号か
ら確実に再生クロツクが得られていれば、PLL
制御にてCAV、CLVデイスクとも所定の回転制
御状態が維持されていく。

ところが全ての不測事態に対処するためにはこ
の構成だけでは不充分である。すなわち、回転数
一定のCAVデイスクの場合には問題とはならな
いが、回転数が変化するCLVデイスクの場合、
再生途中において、外部からの衝撃あるいはデイ
スク上の傷等何らかの原因によりフオーカスアウ
ト等が生じ、デイスク再生信号から再生クロツク
が得られないような状態に至つたと仮定すると、
もはや再生クロツクによるPLL制御の続行が不
可能となるため、当然AFC制御に切換わらざる
を得ず、その際本来の回転数が例えば800rpmで
あるべきにもかかわらず、AFC制御の目標回転
速度が前述の約1800rpm相当値に設定されていれ
ば、デイスク回転数は強制的に1800rpm近辺まで
上昇していまい、この状態では、本来の再生クロ
ツクは決して得られず、当然PLL制御に復帰で
きず、信号再生不可能の状態で永久にデイスクが
回り続けることになる。

そこで、従来は、それまでのデイスク再生位置
を何らかの形で記憶しておき、万一このような状
況に至つた際にはAFC制御の目標回転速度を修
正するようにしていたが、AFC制御の目標回転
速度を変化させるためには基準クロツクを変化さ
せる必要があり、これは基準クロツクの多段分周
構成およびその選択制御構成等が必要となつて、
回路の複雑化かつコストアツプにつながつてい
た。また更に問題としては、それまでのデイスク
再生位置をどのようにして認識するかということ
である。デイスク上に位置情報が記録されている
ものについては、その情報を用いれば良いが、現
時点では市販デイスクの全てにこの種情報が記録
されているわけではないので万全を期すには、や
はりヘツド位置を所定の精度で検出可能な検出機
構を別途設ける必要が生じてくる。この種検出機
構の付加は、装置全体としての大幅なコストアツ
プにつながつていた。

〔発明が解決しようとする問題点〕

この発明は、前記従来の技術の技術における問
題点を解決しようとするものであり、回転制御構
成、特にAFC等下位制御構成をそれほど複雑化
することなく、簡単な構成で、CAV、CLVいず
れの方式のデイスクに対しても、起動時における
PLL等上位制御への引込、および再生途中の上
位制御離脱時における上位制御への再引込を確実
に行なえるようにしたデイスクモータの制御回路
を提供しようとするものである。

〔問題点を解決するための手段〕

この発明は、デイスク回転速度の上限値および
下限値を設定し、AFC等の粗い回転制御で固定
の最大回転速度に向けて速度上昇して、前記上限
値に達したら停止速度に向けて速度下降し、前記
下限値に達したら前記AFC等の粗い回転制御で
再び最大回転速度に向けて速度上昇を繰り返すよ
うに制御し、その間PLL等の精密な回転制御に
入れる状態が得られたら、前記精密な回転制御に
切換えるようにしたものである。

〔作用〕

この発明の前記解決手段によれば、粗い回転制
御では、上限値に達した後速度を下降させ、下限
値に達したら再び速度上昇させるように、下限値
を上限値との間で加速、減速を繰り返し、その間
精密な回転制御に入れる状態が得られたら、これ
に切換えるようにしたので、確実に精密な回転制
御への引込むことができ、またたとえ精密な回転
制御に引込める状態が変化するような場合でも同
様に精密な回転制御に引き込ませることができ
る。また、再生位置に対応した周波数の基準クロ
ツクを作成して、FGパルス等の検出信号と位相
比較して制御するものでないので、基準クロツク
の周波数可変制御構成やヘツド位置検出構成が不
要となり、極めて簡単な構成でかつ安価に実現す
ることができる。

〔実施例〕

この発明の一実施例を第１図に示す。第１図で
は、デイスクモータを下限値と上限値の間で
AFC制御による加速および減速を繰り返すため
の回路を示している。PLL等上位の回転制御の
ための制御回路およびこれら回転制御の切換を行
なう回路については示していない。

第１図において、FGパルスインターバルカウ
ンタ１０は、水晶発振クロツクで駆動されるレフ
アレンスカウンタ１２の出力を分周器１４で分周
して得られる基準クロツクIFGBでカウントアツ
プされ、FGパルスによりクリアされる。したが
つて、FGパルスカウンタ１０は、FGパルスでク
リアされる直前において、FGパルスの周期（す
なわち、デイスクモータの速度に反比例するも
の）に応じたカウント値となり、FGパルスの周
期が長い場合（すなわち、デイスクモータの速度
が遅い場合）はカウント値は大きくなり、FGパ
ルスの周期が短い場合（すなわち、デイスクモー
タの速度が速い場合）はカウント値は小さくな
る。

比較器１６は、デイスクモータの速度が下限値
に達したことを検出するもので、下限値として設
定されたカウント値M₁とFGパルスインターバル
カウンタ１２のカウント値ＮとをFGパルスのタ
イミングで比較し、Ｎ＞M₁の場合下限値に達し
たと判断し、信号FGBTMを出力する。

比較器１８は、デイスクモータの速度が上限値
に達したことを検出するもので、上限値として設
定されたカウント値M₂とFGパルスインターバル
カウンタ１２のカウント値ＮとをFGパルスのタ
イミングで比較し、Ｎ＜M₂（M₂＜M₁）の場合上
限値に達したと判断し、信号FGTOPを出力す
る。

なお、前記速度上限値および下限値は、最終的
に回転制御されるデイスクの正規回転数に対応す
る目標回転速度に基づいて決定されるものである
が、この場合CLVデイスク等の回転数が変化す
るものまで含めて考えるため、目標回転速度もあ
る幅を有したものとなり、ここでは前記速度上限
値としては、制御系自体が有する時定数によるオ
ーバシユート分を考慮し、目標回転速度の最大値
よりもやや低い値に設定され、前記速度下限値と
しては、同様にアンダシユート分を考慮し、目標
回転速度の最小値よりやや高い値に設定されてい
る。

AFCBRKレジスタ２０は、AFC制御をオフす
る信号AFCBRKを出力するもので、AFC・
PLAY命令（AFCモードで駆動する命令）が与
えられている状態で上限値検出信号FGTOPが与
えられるとFGパルスのタイミングでセツトされ、
AFCオフ信号AFCBRK＝“１”を出力し、AFC
制御をオフする。また、下限値検出信号
FGBTMが与えられると、FGパルスのタイミン
グでリセツトされ、AFCオフ信号AFCBRK＝
“０”を出力し、AFC制御をオンする。

デイスクモータコントロール回路２２は、デイ
スクモータを正方向に回転させる信号DM＋と、
逆方向に回転させる信号DM−と、デイスク回転
サーボをオフする信号DMSTPとを出力する。そ
して、前記AFCオフ信号AFCBRK＝“１”が与
えられている場合は、信号DMSTPを“１”と
し、信号DM＋、DM−をともに“０”として
AFC制御をオフする。すなわちデイスクモータ
の駆動を停止する。また、AFCオフ信号
AFCBRK＝“０”のときは、FGパルスと、レフ
アレンスカウンタ１２の出力を分周器２４で分周
して作成した基準クロツクIFGとを位相比較し
て、信号DM＋、DM−によりAFC制御を行な
う。すなわち、基準クロツクIFGで設定された値
がAFC目標回転速度となる。

次に、第１図におけるデイスクモータコントロ
ール２２の具体例を第２図に示す。

第２図において、DM＋レジスタ２６は信号
DM＋を出力するもので、基準クロツクIFGのタ
イミングでセツトされ、FGパルスのタイミング
でリセツトされる。ただし、DM−レジスタ２８
が先にセツトされているときは、インバータ３０
を介してアンド回路２８がオフされるので、DM
＋レジスタ２６はセツトされない。また、FGパ
ルスが出力されている間は、インバータ３２を介
してアンド回路２８がオフされるので、DM＋レ
ジスタ２６はセツトされない。また、信号
AFCBRKが出力されたときは、インバータ３４
を介してアンド回路２８がオフされ、オア回路３
６を介してリセツト入力が“１”となるのでDM
＋レジスタ２６はリセツトされる。

DM−レジスタ２８は信号DM−を出力するも
ので、FGパルスのタイミングでセツトされ、基
準クロツクIFGのタイミングでリセツトされる。
ただし、DM＋レジスタ２６が先にセツトされて
いるときは、インバータ３８を介してアンド回路
４０がオフされるので、DM−レジスタ２８はセ
ツトされない。また、基準クロツクIFGが出力さ
れている間は、インバータ４２を介してアンド回
路４０がオフされるので、DM−レジスタ２８は
セツトされない。また、信号AFCBRKが出力さ
れたときは、インバータ３４を介してアンド回路
４０がオフされ、オア回路４４を介してリセツト
入力が“１”となるのでDM−レジスタ２８はリ
セツトされる。

第２図のデイスクモータコントロール２２によ
るAFC制御動作を第３図に示す。

デイスクモータコントール２２では、基準クロ
ツクIFGとFGパルスとでモータ回転が基準クロ
ツクIFGに対応するように位相制御される。すな
わち、基準クロツクIFGがFGパルスに先行して
発生する場合は、信号DM−はインヒビツトさ
れ、信号DM＋が基準クロツクIFGとFGパルス
との位相ずれに応じたパルス幅で発生される。ま
た、FGパルスが基準クロツクIFGに先行して発
生する場合は、信号DM＋はインヒビツトされ、
信号DM−がFGパルスと基準クロツクIFGとの
位相ずれに応じたパルス幅で発生される。これら
信号DM＋、DM−により、デイスクサーボに負
帰還がかかつて、正常回転となるように制御す
る。

第１図の回路によるデイスクモータ起動時の具
体的な動作を第４図を参照しつつ説明する。

起動は、デイスクの最内周から始まるので、
CAV，CLVいずれのデイスクにおいても正規回
転数は1800rpmとなり、デイスクモータの目標回
転速度はこの回転数に対応するものとなる。ま
た、ここでは、信号FGTOPを発生する速度上限
値として、前記正規回転数1800rpmよりやや低い
1700rpmの回転数に相当する値に定めている。こ
れは制御系自体が有する時定数によつてオーバシ
ユートが生じ、このオーバーシユート分で充分回
転数1800rpmまで達し得ることを考慮している。
信号FGBTMを発生する速度下限値としては、
CLVデイスクの正規回転数最小値が600rpmであ
ること、および系の時定数によるアンダシユート
分を考慮して、前記600rpmよりやや高い回転数
800rpmに相当する値に定められている。デイス
クモータコントロール２２におけるAFC目標回
転速度を決定する基準クロツクIFGは回転数
1800rpmに相当する値に固定されている。

起動時は速度０であるので、信号FGBTMが
“１”となつており、このとき、AFC・PLAY命
令が与えられると、AFCBRKレジスタ２０はリ
セツトされる。したがつて、信号AFCBRKは
“０”となり、デイスクモータコントロール２２
は、信号DMSTP＝“０”として、基準クロツク
IFGとFGパルスとの位相比較により、信号DM
＋、DM−を用いて、AFC制御を行なう。この結
果、デイスクモータはデイスク回転数1800rpmに
相当する目標回転速度を目指して加速される。

モータ速度が図中斜線で示す同期信号抽出可能
範囲に達すると、通常は上位のPLL制御に移行
していくはずである。しかし、このとき、何らか
の原因により同期信号を取り損ねたり、PLL制
御へ移行できないまま速度上限値に達すると、信
号FGTOPが“１”となり、AFCBRKレジスタ
２０がセツトされ、信号AFCBRK＝“１”とな
る。これにより、デイスクモータコントロール２
２の出力はDM＋、DM−が“０”、DMSTPが
“１”となつて、AFC制御がオフされ、デイスク
モータはフリー回転となり、モータ回転速度を自
然低下させようとする。このとき制御系自体が有
する時定数の関係で、モータ回転速度変化はオー
バシユートを伴ない、信号FGTOPが“１”とな
つてもすぐには回転速度が低下していくことはな
く、一旦、目標回転速度（1800rpm相当値）を越
えさらに高回転速度に達した後、モータ回転速度
が自然低下し始める。図に示すようにこのオーバ
シユート部分も、また自然低下の当初の部分もい
ずれも同期信号抽出可能範囲内にあるので、ここ
で同期信号が得られればPLL制御に引込める。

以上の過程で上位のPLL制御に引込まれない
場合でも、自然低下によりモータ回転速度が速度
下限値に達すると、FGBTMが“１”となつて
AFCBRKレジスタ２０がリセツトされ、同様に
系の時定数によるアンダシユートを経た後再度
AFC制御により再び目標回転速度を目指して加
速される。

このように、速度下限値と上限値の間で、
AFC制御による速度上昇およびフリー回転によ
る速度下降を繰り返すうちに、何か本質的な異常
がない限り、必ず同期信号が得られて、上位の
PLL制御に移行し、デイスクの正規回転数に相
当するモータ回転速度で安定状態に入る。

なお、ここで速度上限値によるAFCオフの制
御を行なうことは、AFC制御系の有する時定数
によるオーバシユート変化を適度に抑制する意味
でも効果があり、これにより、PLL制御への引
込みおよび速度安定化に要する時間短縮が図れ
る。

次に、すでにPLL制御に入りデイスクを安定
再生している最中に、不測に外部衝撃を受けた
り、デイスク上に傷がある等の何らかの原因で、
フオーカスアウト等を生じてしまい、デイスクか
ら同期信号が得られなくなりモータ制御が一旦
AFC制御に戻つてしまつた場合の、PLL制御へ
の再引込について説明する。

まず、CAVデイスクでは、デイスク回転数は
再生位置に拘らず、常に一定（1800rpm）である
から、第３図で述べた起動時の場合のPLL制御
への引込みと全く同様である。

CLVデイスクの場合には、再生位置により、
デイスクの正規回転数が異なる。そこで一例とし
てデイスク最外周近辺を再生中に、同期信号欠損
が生じた場合の第１図の回路の動作を第５図に示
す。この時のデイスク正規回転数は（600＋α）
rpmであり、同期信号抽出可能範囲は図中に斜線
部として示すようにこの回転数の上下所定幅の範
囲となる。同期信号欠損が生じAFC制御に切換
るとデイスクモータはAFC目標回転速度
（1800rpm相当）を目指して加速し始める。この
際加速の当初で、同期信号抽出可能範囲内のうち
に再び同期信号が得られる状態に回復していれ
ば、その時点でPLL制御に再引込みされ、以下
の過程は生じない。しかし、そうでない場合には
モータ回転速度は上昇し、やがて速度上限値に近
づく。このあたりでは同期信号が得られる可能性
は全くない。速度上限値に達すると、第４図で述
べたものと同様の動作が行なわれ、やがて、デイ
スクモータの回転速度は自然低下の状態となる。
こうして回転速度が再び同期信号抽出可能範囲に
突入する。ここですでに異常状態が解決されてい
ればPLL制御に引き込まれる。しかし未だ同期
信号が得られなければ、回転速度の自然低下が続
行され、やがて、速度下限値に達する。すると信
号FGBTMが発せられ、AFC制御が再びオンさ
れる。先にも述べたようにアンダシユート分があ
るので一旦回転数600rpmに相当する回転速度以
下まで減速するが、やがて加速状態に転じ、再び
同期信号抽出可能範囲を上昇していき、PLL制
御への引込みトライがなされる。ここでも引込め
ない時には、デイスクモータは再びAFC目標回
転速度を目指して加速されていく。以下はこの繰
り返しである。この繰り返しにより、何か本質的
な異常でない限り、いつかは必ずPLL制御に再
引込が可能である。また、同期信号欠損が最外周
近辺ではなくより内周側で生じた場合でも、第５
図に示すデイスクの正規回転数に相当するデイス
クのモータの目標回転速度およびその上下所定幅
の同期信号抽出可能範囲が上下にシフトされるだ
けであり、かつそのシフト範囲はデイスク回転数
1800rpmから600rpmの間しかあり得ず、これに
対してデイスクモータの回転速度変化は速度上限
値と下限値による制御でこれら範囲を充分カバー
できるから、第５図にて述べた動作によつて必ず
PLL制御に再引込が可能となる。しかも、これ
らは何ら特別な再生位置検出手段を一切必要とす
ることなく実現できる。

なお、第５図の場合において、上述の速度上限
値と下限値による制御を行なわなかつたとしたら
どのようになるかということを参考までに説明す
る。その場合、デイスク回転速度は、第５図中に
破線で示すように、何度かのオーバシユート、ア
ンダシユートを経た後AFC目標回転速度
（1800rpm）に収束していき、この状態では永久
的に同期信号の抽出は不可能であり、デイスクの
信号再生も不可能のまま永久に回り続けることに
なる。

〔発明の効果〕

以上説明したように、この発明のデイスクモー
タの制御回路は、デイスク回転速度の上限値およ
び下限値を設定し、AFC等の粗い回転制御で固
定の最大回転速度に向けて速度上昇して、前記上
限値に達したら停止速度に向けて速度下降し、前
記下限値に達したら前記AFC等の粗い回転制御
で再び最大回転速度に向けて速度上昇を繰り返す
ように制御し、その間PLL等の精密な回転制御
に入れる状態が得られたら、この精密な回転制御
に切換えるようにしたので、CAV、CLVあらゆ
る方式のデイスクに利用でき、起動時における粗
い回転制御から精密な回転制御への引込みはもと
より、例えば回転数が再生位置により変化する
CLVデイスクを精密な回転制御にて再生中、何
らかの原因で不測に粗い回転制御に移行してしま
つたような場合も含め、あらゆる再生途中での精
密な回転制御への再引込を確実に行なうことがで
きる。また、再生位置に対応した周波数の基準ク
ロツクを作成して、FGパルス等の検出信号と位
相比較して制御するものでないので、基準クロツ
クの周波数可変制御構成やヘツド位置検出構成が
不要となり、極めて簡単な構成でかつ安価に実現
することができる。

【図面の簡単な説明】

第１図は、この発明は、この発明の一実施例を
示すブロツク図である。第２図は、第１図におけ
るデイスクモータコントロール２２の具体例を示
す回路図である。第３図は、第２図の回路による
AFC動作を示すタイムチヤートである。第４図
は、第１図における起動時の動作説明図である。
第５図は、第１図におけるCLVデイスク再生時
の動作説明図である。１６，１８……比較器、２０……AFCBRKレ
ジスタ、２２……デイスクモータコントロール、
２６……DM＋レジスタ、２８……DM−レジス
タ。

Claims

【特許請求の範囲】１回転速度検出手段を有するデイスクモータ
と、このデイスクモータを固定の最大回転速度に向
けて速度上昇させるか、あるいは停止速度に向け
て速度下降させるかのいずれかにより粗い回転制
御を行なう回路と、デイスク再生信号に基づき精密な回転制御を行
なう回路と、前記固定の最大回転速度以下の範囲でデイスク
回転速度の上限値および下限値をそれぞれ設定す
る手段と、前記粗い回転制御で速度上昇させ前記上限値に
達したら速度下降させ、前記下限値に達したら前
記粗い回転制御で速度上昇を繰り返するように制
御し、その間前記精密な回転制御に入れる状態が
得られたら、前記精密な回転制御に切換えるよう
に制御する制御回路とを具備してなるデイスクモ
ータの制御回路。