JPH0341022B2

JPH0341022B2 -

Info

Publication number: JPH0341022B2
Application number: JP59022100A
Authority: JP
Priority date: 1984-02-09
Filing date: 1984-02-09
Publication date: 1991-06-20
Also published as: JPS60167010A

Description

【発明の詳細な説明】（利用分野）本発明は、磁気記録再生装置などにおける回転
体あるいは走行体などを所定の基準信号に位相同
期させる時間を短縮する位相制御装置に関する。

（背景）モータなどの回転体、あるいはそれによつて駆
動されるテープなどの走行体を所定の基準信号に
位相同期させる従来の制御装置について、VTR
を例にして説明する。

第１図は回転ヘツド型VTRにおける再生時の
ヘツドデイスクサーボ制御系を示すブロツク図で
あり、第２図はその動作説明用の波形図である。

第１図において、６，７は映像信号をフイール
ド毎に磁気テープ５に記録し再生する磁気ヘツド
であり、この二つの磁気ヘツド６，７は、デイス
ク３の上に互いに180°の角度で取付けられて、デ
イスクモータ２によりデイスク３と共に定速回転
される。

デイスク３には、磁気ヘツド６の位置に関連し
てマグネツト８が取付けられており、これをタツ
クヘツド１で検出して、磁気ヘツド６の回転に同
期したパルスをタツクヘツド１より得る。このタ
ツクヘツド１からのパルスは位相調整回路１０に
より、磁気ヘツド６，７と磁気テープ５が所定の
相対位置関係になるように位相調整されてのち、
ヘツド切換信号形成回路１１に供給される。この
ヘツド切換信号形成回路１１において、磁気ヘツ
ド６，７の回転に同期したデユーテイ比50％のヘ
ツド切換信号SW（第２図のSW）が形成されて出
力される。

この信号SWは位相比較回路３２の一方に供給
される。

３０はクロツク発生回路である。３１はｎビツ
トの分周回路で構成される基準信号生成回路であ
り、回路３０からのクロツクCPを分周して映像
信号のフレーム周波数にほぼ等しい周波数の基準
信号REF（第２図のREF）を生成する。

ヘツド切換信号形成回路１１からの信号SW
は、位相比較回路３２にて回路３１からの基準信
号REFと位相比較され、両者の位相差に応じた
位相誤差信号が位相比較回路３２より出力され
る。この位相誤差信号は、加算回路３３とモータ
駆動増幅回路３４を介してデイスクモータ２に供
給される。

４は周波数発生器で、デイスクモータ２に取付
けられており、デイスクモータ２の回転数に応じ
た周波数の信号FGを発生し、このFG信号は増幅
回路２０で増幅された矩形整形されてから周波数
弁別回路２１に供給される。

該周波数弁別回路２１において周波数発生器４
からのFG信号の周波数が弁別されて、モータ２
の回転数の変動に応じた速度誤差信号が出力さ
れ、加算回路３３にて位相比較回路３２からの位
相誤差信号と加算される。

以上の構成によつて構成される制御系により、
デイスクモータ２は一定速で回転するように速度
制御され、かつ基準信号REFに対しヘツド切換
信号SWが一定位相差τ₀（第２図のτ₀）で同期する
ように位相制御される。

このヘツド切換信号SWは、図示されていない
再生映像回路に供給され、磁気ヘツド６，７より
フイールド毎に交互に再生される映像信号を一つ
に連続する信号に切換えるために用いられる。

以上が従来から公知のVTRにおけるヘツドデ
イスクサーボ系の基本的な制御動作である。

以上のような従来の位相制御装置において、始
動時の同期引込時間を短縮することは従来から重
要な課題であり、例えばVTRなどの磁気記録再
生装置において、その引込時間が長いと安定した
再生画の映出開始時間が遅くなつて装置の機動性
が著しく損なわれる問題があつた。

この引込時間を短縮する方法として、位相制御
系のループゲインを同期引込時に一時的に増加さ
せたり、あるいは移送検波された誤差信号の大き
さに応じて負帰還量を制御したりして系の応答速
度を改善させる方法が従来から公知である。しか
し、こうした従来方法では複雑な調整回路を必要
としたり、あるいは制御特性に多少の悪影響を及
ぼし、起動特性が改善される反面定常時の制御特
性が悪化したりするという欠点があつた。

また、一般に回転体、走行体などは所定速度を
越えてしまうと、すなわち飛越状態になると、そ
の慣性効果によつて同期引込が一層遅くなるとい
う性質がある。ところが、上記の従来方法はこう
した飛越状態を起し易いので、同期引込が遅くな
り、所望の効果がなかなか得られないという欠点
があつた。

（目的）本発明の目的は、前記した従来装置の欠点を除
去し、定常時の制御特性に全く影響を与えること
なく、しかも前記した飛越状態を起しにくくして
確実に同期引込時間を短縮させる位相制御装置を
提供することにある。

（概要）本発明の特徴は、回転体あるいは走行体の始動
時に、所定速度よりやや低めの速度に到達したこ
とを検知し、その時点で位相制御系の同期引込位
相と同位相あるいはその近傍の信号を少なくとも
１パルス形成し、この信号で位相基準となる基準
信号を同期化して引込時間を短縮するようにした
点にある。

（実施例）以下に、本発明を実施例によつて説明する。

第３図は本発明の一実施例のブロツク図を示
す。図において、４０はロツク位相パルス形成回
路、５０はパルス抜き取り回路を示し、これら以
外の符号は第１図と同一物を示す。

また、第４図は第３図の主要部の信号のタイム
チヤートを示す。

次に本発明に係わる位相制御の同期引込時間を
短縮させる回路の動作について説明する。なお、
第３図の基本的な位相制御動作については、背景
の所で述べたのと同一であるので、説明を省略す
る。

周波数弁別回路２１は上記したように周波数発
生器４からのFG信号の周波数を弁別する。この
弁別の結果、FG信号の周波数ｆが、同期引込時
の周波数f₀よりやや低めの周波数f₁及びf₀よりや
や高めの周波数f₂に対して、f₁≦ｆ≦f₂であると
検知されると、該回路２１からは高レベル
（“Ｈ”）の検知信号が出力される。一方、前記周
波数ｆがｆ＜f₁又はｆ＞f₂であると検知されると
低レベル（“Ｌ”）となる検知信号Ｘ（第４図のＸ）
が出力される。

この検知信号Ｘはパルス抜き取り回路５０の一
方に供給される。

４０はロツク位相パルス形成回路であり、ヘツ
ドデイスクサーボ系の同期引込位相と同位相ない
しその近傍の位相パルスLPを形成する。

この実施例では、第４図のLPに示すように、
ヘツド切換信号形成回路１１からの信号SWの立
上り位相より時間τ₀で遅延した位相、すなわち同
期引込位相と同位相でパルスLPが形成される。

ロツク位相パルス形成回路４０からのパルス
LPはパルス抜き取り回路５０の他方に供給され
る。

パルス抜き取り回路５０において、ロツク位相
パルス形成回路４０からのパルスLPより、周波
数弁別回路２１からの検知信号Ｘが“Ｌ”から
“Ｈ”に変化してから最初の１パルスだけが抜き
取られて出力される。

この出力パルスRPは基準信号生成回路３１に
供給される。

モータ２の始動後、周波数発生器４からのFG
信号の周波数ｆが所定値f₀よりやや低めのf₁にな
るまでは検知信号Ｘは“Ｌ”であり、この期間で
は回路５０からはパルスは出力されない。

しかし、FG信号の周波数ｆがf₁を越えると検
知信号Ｘは“Ｈ”となり、パルス抜き取り回路５
０においてパルスLPより最初の１パルス（第４
図のＡ）が抜き取られ、その出力パルスRP（第４
図のRP）によつて、後述するように、基準信号
REFは瞬時的にパルスRPに同期化される。

その結果、第４図に示すように、位相制御系の
位相基準となる基準信号REFが同期引込み位相、
すなわち信号SWの立上り位相より時間τ₀遅延し
た位相の近傍に瞬時的に位相シフトされることと
なる。このため、以後の位相制御動作によつて速
やかに短時間で位相同期状態に引き込まれる。パ
ルスRPは同期引込みまでの過度期間でのみ出力
されるから、同期引込み後の定常状態での制御特
性には何ら影響を与えない。また、パルスRPは
モータ２が所定速度に到達する前に検知出力され
て同期状態に引込まれるから、被越状態を起すこ
となく確実に引込み時間を短縮させることができ
る。

第５図に、本発明に係わるパルス抜き取り回路
５０と基準信号生成回路３１の一具体例を示す。

図において、１０１はクロツク発生回路３０か
ら出力されたクロツクCPが入力するクロツクCP
の入力端子、１０２は周波数弁別回路２１からの
検知信号Ｘの入力端子、１０３はロツク位相パル
ス形成回路４０からのパルスLPの入力端子であ
る。１０４は基準信号REFの出力端子である位
相比較回路３２の入力に接続される。

また、６１はｎビツトのカウンタ、６２，６３
はデコーダ、６４はＲ／Ｓフリツプフロツプ回
路、６５，６６はORゲート、６７，５３，５４
はANDゲート、５２はインバータ、５１はＤフ
リツプフロツプである。

まず、基準信号生成回路３１の動作、および該
回路３１から第４図に示されているような波形の
信号REFが得られる理由について説明する。

カウンタ６１において端子１０１から入力して
くるクロツクCPが計数され、その計数出力がデ
コーダ６２，６３でデコードされる。カウンタ６
１の計数値がN₀になるとデコーダ６２から“Ｈ”
が出力される。フリツプフロツプ６４は、このデ
コーダ６２からの“Ｈ”出力によつてゲート６７
を介してセツトされ、そのＱ出力は“Ｈ”とな
る。またゲート６７からの出力はゲート６５を介
してカウンタ６１のリセツト入力Ｒに入力され、
これによりカウンタ６１はリセツトされてその計
数値は零となり、デコーダ６２の出力は“Ｌ”と
なる。

カウンタ６１は引続き計数し、その計数値が
N₀になると、デコーダ６２から“Ｈ”が出力さ
れる。しかし、この時はANDゲート６７が閉じ
ているので、この“Ｈ”は該ゲート６７によつて
遮断される。

したがつて、カウンタ６１はさらに計数を続
け、その計数値がN₁になるとデコーダ６３から
“Ｈ”が出力される。フリツプフロツプ６４は、
ゲート６６を介して伝達されてきた該デコーダ６
３からの“Ｈ”出力によつてリセツトされ、その
Ｑ出力は“Ｌ”となる。またゲート６６からの出
力はゲート６５を介してカウンタ６１に供給さ
れ、カウンタ６１は再びリセツトされ、その計数
値は零となりデコーダ６３の出力は“Ｌ”とな
る。

以上の動作が繰返し行なわれ、その結果フリツ
プフロツプ６４のＱ出力（第４図のREF）は、
カウンタ６１がN₀を計数する期間では“Ｌ”、
N₁を計数する期間では“Ｈ”となる。このＱ出
力は基準信号REFとして端子１０４より出力さ
れる。

次にパルス抜き取り回路５０の動作について説
明する。

フリツプフロツプ５１のＤ入力には常時“Ｈ”
が入力されており、リセツト入力Ｒが“Ｌ”のと
きにクロツク入力に入力されるゲート５３から
のパルス立下りでトリガされて、そのＱ出力は
“Ｈ”、出力は“Ｌ”となる。

一方、端子１０２からの検知信号Ｘが“Ｌ”の
期間では、インバータ５２の出力が“Ｈ”となつ
てフリツプフロツプ５１はリセツトされる。この
ため、その出力は“Ｈ”となる。また、ゲート
５３，５４は閉じられる。

検知信号が“Ｈ”になると、ゲート５３は開
く。また、インバータ５２の、出力は“Ｌ”とな
つてフリツプフロツプ５１はリセツト解除され
る。このため、端子１０３からパルスＡ（第４図
のＡ）が入力してくると、このパルスＡはゲート
５３を介してフリツプフロツプ５１のクロツク入
力に入力され、その立下りで出力は“Ｌ”と
なり、以後その状態が保持される。

したがつて、ゲート５４からは、パルスLPよ
り、検知信号Ｘが“Ｈ”になつてから最初のパル
スＡだけが抜き取られて出力される。

このゲート５４からの出力パルスRPは基準信
号生成回路３１のORゲート６６を通つてフリツ
プフロツプ６４のリセツト入力Ｒに入力され、こ
れによりＱ出力、すなわち基準信号REFは“Ｌ”
になる。また同時にカウンタ６１はこのパルス
RPによつてリセツトされ、以後N₀，N₁の計数順
で計数を再開始するように状態設定される。

以上の動作によつて、第４図に示されているよ
うに、基準信号REFは瞬時的にパルスRPに同期
化される。それ以後は、前記の位相制御動作によ
つてヘツド切換信号SWは基準信号REFに速やか
に位相同期化される。

また、本実施例によれば、同期引込後に突発的
な外乱などによつて同期外れを生じた場合でも速
やかに同期引込状態に復帰させることができる。
すなわち、外乱などによつて制御撹乱されて、例
えばモータ２の回転速度がFG信号の周波数にし
てf₁より低くなるような速度に低下した場合に
は、周波数弁別回路２１でそれが検知されて検知
信号Ｘは“Ｌ”となる。これとは逆に、FG信号
の周波数がf₂より高くなるような速度に上昇した
場合にも、前記したように検知信号Ｘは“Ｌ”と
なる。したがつて、再び前記の位相同期化作用が
働いて、以後速やかに同期状態に引込まれる。

以上の第３図の実施例は、回転体の位相制御装
置に本発明を適用した場合であるが、本発明はこ
れに限定される走行体の位相制御装置、例えば第
３図のテープ５の走行位相を制御するような、い
わゆるキヤプスタンサーボ制御装置にも本発明を
適用できることは明らかであろう。

また、第５図の具体例では、検知信号Ｘに基づ
き１個のパルスだけ抜き取つた場合を示したが、
これに限らず複数個のパルスを抜き取るようにし
ても良い。更には、検知信号Ｘとして回転体、走
行体の速度に基づいて直接的に検出する代わり
に、始動後に所定時間経過したことをもつて間接
的に検出した信号、例えば起動開始を指令する信
号を単安定マルチ回路などによつて所定時間遅延
した信号を用いても良く、これらいずれの場合に
おいても得られる効果は同じである。

（効果）以上述べたように、本発明によれば、定常状態
での制御特性に何ら影響を与えることなく、しか
も飛越状態を起さずに確実に同期引込時間を短縮
することができる。

また、同期引込み近傍に到達したか否かを検知
する手段を具備しているため、高い精度で同期引
込み時間の短縮を図ることができ、装置間で同期
引込み時間のばらつきを小さく抑えることができ
る。

また、基準信号生成手段のリセツトは、同期引
込みまでの過渡期間では行われないため、所定速
度に到達していない過度期間において、制御系の
目標値となる基準信号の位相がリセツトによつて
擾乱されることはなく、速やかに安定した同期引
込みを行なわせることができる。

さらに、同期引込後に外乱などによつて同期外
れを生じても速やかに同期引込状態に復帰させる
ことができ、装置の機動性、安定性を高めること
ができる。

【図面の簡単な説明】

第１図は従来の位相制御装置のブロツク図、第
２図は第１図の主要部の信号のタイムチヤート、
第３図は本発明の一実施例を示すブロツク図、第
４図はその各部のタイムチヤート、第５図は第３
図における本発明に係わる回路の一具体例を示す
ブロツク図である。２１……周波数弁別回路、３１……基準信号生
成回路、４０……ロツク位相パルス形成回路、５
０……パルス抜き取り回路。

Claims

【特許請求の範囲】１回転体あるいは走行体を位相制御する位相制
御装置において、前記回転体あるいは走行体が予
定速度の近傍に到達したことを検知する検知手段
と、前記位相制御の同期引込位相と同位相あるい
はその近傍の位相のパルス信号を形成するロツク
位相パルス形成手段と、該形成手段によつて形成
されたパルスの少なくとも１個のパルスを前記検
知手段からの検知信号に関連して抜き取るパルス
抜き取り手段と、クロツク信号をもとにして所定
の基準信号を生成すると共に、該基準信号を前記
パルス抜き取り手段からの信号に同期化する基準
信号生成手段を具備し、前記基準信号生成手段か
ら出力される基準信号に前記回転体あるいは走行
体を位相同期させるように負帰還制御するように
したことを特徴とする位相制御装置。２前記検知手段は、前記回転体あるいは走行体
が予定速度の近傍に到達したことを、その速度に
関連して直接的に検知するようにしたことを特徴
とする前記特許請求の範囲第１項記載の位相制御
装置。３前記検知手段は、前記回転体あるいは走行体
が予定速度の近傍に到達したことを、時間的に間
接検知するようにしたことを特徴とする前記特許
請求の範囲第１項記載の位相制御装置。