JPS6355273B2

JPS6355273B2 -

Info

Publication number: JPS6355273B2
Application number: JP54171745A
Authority: JP
Inventors: Mitsutoshi Magai; Masaaki Sakai; Kenji Nakano; Tadahiko Nakamura
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1979-12-29
Filing date: 1979-12-29
Publication date: 1988-11-01
Also published as: JPS5696581A

Description

【発明の詳細な説明】本発明は垂直ブランキング信号及び擬似同期信
号発生回路に関し、特にVTR等の記録再生装置
のサーボ回路において、再生時に再生ビデオ信号
と同期した上記二つの信号を得る場合に用いて好
適なものである。

回転ヘツドを有するヘリカルスキヤン形VTR
において、再生時に再生ビデオ信号の垂直ブラン
キング期間でACC及びAPCの動作が一旦中断さ
れ、次のバースト信号で再び動作されるが、動作
が安定するまでに時間がかかり、この間画面に色
むら等が生じる。これを防ぐため従来では、垂直
ブランキング期間でACC及びAPC回路の時定数
を変えて、次のバースト信号が来るまでに回路を
安定し易い状態にして置くようにしている。この
ためには再生ビデオ信号の垂直ブランキング期間
を示す信号が必要となる。一方、VTRでスロー
モーシヨン再生、スチル再生等（以下これらの再
生をスペシヤルモードと称する）を行う場合は、
ヘツドがテープ上のビデオトラツクの間のガード
バンドを走査するため、再生ビデオ信号にガード
バンドノイズが混入し、このノイズによつて垂直
同期信号が乱され、画面の垂直同期がかからなく
なることがある。これを防ぐため従来では、再生
ビデオ信号と同期した擬似垂直同期信号を作るよ
うにしている。上述した垂直ブランキング信号及
び擬似同期信号を作るために、従来では、例えば
回転２ヘツド形VTRの場合には、２つのヘツド
を１フイールド毎に切換えるためのスイツチング
信号により、モノマルチをトリガして、スイツチ
ングポジシヨンから所定時間隔てた位置に目的と
する信号を得るようにしている。なおスイツチン
グポジシヨンは垂直同期信号より一定時間（数
Ｈ）手前に設定されていて、概ね垂直ブランキン
グ期間の始端に対応させることができる。

而して、斯種ヘリカルスキヤン式VTRにおい
ては、周知のようにドラム位相サーボ、ドラム速
度サーボ、キヤプスタン位相サーボ及びキヤプス
タン速度サーボ等の４種類のサーボ系が設けられ
ている。従来これらのサーボ回路は一般にアナロ
グ制御方式が用いられているため、IC化が難し
くまた経時変化、温度特性等の問題があつた。そ
こで、最近デイジタル制御方式によるサーボ回路
の開発が進められ、一部で実施化されつつある。
このようなデイジタルサーボ回路において、垂直
ブランキング信号及び擬似垂直同期信号を作る場
合に、CRの時定数を含む前記モノマルチを用い
ると、IC化が困難となり、またCRの調整に手間
を要する。そこで、カウンタを用いてデイジタル
的にモノマルチを構成することが考えられるが、
素子数が増大してICチツプサイズが大型となり、
また消費電力が増大する等の問題が生じる。

本発明は上記の問題を解決するためのもので、
次に本発明を含むデイジタルサーボ回路の実施例
の概略を第１〜３図と共に説明する。尚、このサ
ーボ回路が適用されるヘリカルスキヤン式VTR
の形式は特に問わないが、ここでは回転２ヘツド
180゜オメガ巻きタイプの場合について述べる。

第１図は回転ドラム及びキヤプスタンの回転位
相及び回転速度を制御する誤差信号を作る回路を
示し、第２図は上記誤差信号を受けて制御される
モータ駆動部分の回路を示す。このサーボ回路で
はドラム及びキヤプスタンの位相及び速度を検出
するために、従来と同様にドラムにPG（パルスジ
エネレータ）が設けられると共にキヤプスタンに
FG（周波数発電機）が設けられる。

第２図及び第３図に示すように、Ａヘツド及び
Ｂヘツドが取付けられたドラム１の底面には６個
の磁石２が配され、その内側に１個の磁石３が磁
石２に対して所定の角度間隔を以つて配されてい
る。また、磁石２の回転円周上に近接して２個の
ヘツド４，５が30゜〜40゜の間隔を以つて配され、
磁石３の回転円周上に近接してヘツド６が配され
ている。これらの磁石２，３及びヘツド４，５に
より上記PGが構成される。上記構成によれば、
ドラム１が回転するときヘツド４，５から得られ
る略180HzのパルスSPG_A信号とSPG_B信号との間
隔はドラム１の速度を表わすものとなる。また、
ヘツド６から得られる略30HzのパルスPPG信号
の周期はドラム１の位相を表わすものとなる。

テープ７を走行させるためのキヤプスタン８の
軸には、周面に所定周期の着磁が成された円板９
が設けられ、この円板９に近接してヘツド１０，
１１が配されている。これらの円板９及びヘツド
１０，１１により上記FGが構成される。この構
成によれば、ヘツド１０，１１から得られる360
Hz又は450HzのパルスFG_A信号とFG_B信号との間
隔はキヤプスタン８の速度を表わすものとなる。
また、テープ７のコントロールトラツクに記録さ
れたCTL信号はCTLヘツド１２で検出される。
このCTL信号は再生時のキヤプスタン位相サー
ボに用いられる。

第１図の回路は、点線で囲まれるデイジタル部
と他の部分のアナログ部とに分けられるが、両者
共LSIの同一チツプ上に形成される。この回路は
基本的には、第２図の各ヘツドから得られる
SPG_A、SPC_B、FG_A、FG_B、CTL等のパルスを受
けて、これらのパルス間隔に加えられるクロツク
をカウンタで計数し、この計数値によりPWM回
路（パルス巾変調回路）の出力デユーテイ比を制
御し、このPWM出力を誤差電圧としてLSIの外
に出すような構成となつている。このために基準
発振器１５が設けられ、この基準発振器１５で
種々の周波数クロツクを作つて各カウンタに供給
するようにしている。この基準発振器１５は、上
記クロツクの外に所要の基準パルスも作つてお
り、記録時又は外部同期再生時にはビデオ信号の
バーストから得られるサブキヤリア信号SCをク
ロツクとして駆動され、外部同期モード以外の再
生時には自走発振する。また、アセンブル編集時
には、再生モード時に外部ビデオ信号の垂直同期
信号でリセツトされる。

ドラム速度サーボ系においては、フリツプフロ
ツプ１６をSPG_A信号により可変遅延回路１７を
通じてセツトすると共にSPG_B信号でリセツトす
る。従つてこのフリツプフロツプ１６の出力パル
ス巾はドラムの速度に応じたものとなり、このパ
ルス巾でDSカウンタ（ドラムスピードカウンタ）
１８を動作させてクロツクを計数する。この計数
値によりPWM回路１９の出力デユーテイ比が制
御されることにより、ドラム位相サーボ用の誤差
電圧DSPWM信号がバツフアアンプ２０を通じ
て得られる。尚、可変遅延回路１７は周波数調整
電圧E_C1が加えられてSPG_A信号の周波数を調整す
る。

ドラム位相サーボ系においては、フリツプフロ
ツプ２１をPPG信号により可変遅延回路２２を
通じてセツトすると共に基準発振器１５から得ら
れる30Hzの基準信号SP₁でリセツトする。従つて
このフリツプフロツプ２１の出力パルス巾はドラ
ムの位相を表わすものとなり、このパルス巾で
DPカウンタ（ドラム位相カウンタ）２３を動作
させてクロツクを計数する。この計数値により
PWM回路２４の出力デユーテイ比が制御される
ことにより、ドラム位相制御用の誤差電圧
DPPWM信号がスイツチ回路２５の接点ａ及び
バツフアアンプ２０を通じて得られる。尚、可変
遅延回路２２は調整電圧E_C2が加えられることに
よりPPG信号の位相を調整する。また、スイツ
チ回路２５はスペシヤルモード（スローモーシヨ
ン、スチル、サーチモード等）時には接点ｂ側に
切換えられる。この切換えはシユミツト回路２６
を通じて加えられる切換え信号SSにより行われ
る。このスペシヤルモードでは、再生ビデオ信号
の水平同期信号PBHが正規の時間間隔で再生さ
れるようにＨ、AFCPWM回路２７からDPPWM
信号を得るようにしている。このためにこのH.
AFCPWM回路２７にはPWM回路２４の出力の
一部が加えられると共にPBHD信号がシユミツ
ト回路２６を通じて加えられる。尚第１図の２６
で示す全てのシユミツト回路はノイズ対策のため
に設けられるものである。PPG信号はヘツドＡ，
Ｂのスイツチング信号SWを作るためにも用いら
れる。このためにSPG_A信号とPPG信号とがPG
抜き取り回路２８に加えられる。この回路２８で
はPPG信号の間隔の略中央位置が検出され、こ
の検出位置が可変遅延回路２９で調整電圧E_C3に
より調整された後、スイツチングパルス発振器３
０に加えられる。この発振器３０には別にPPG
信号が加えられており、このPPG信号と上記検
出位置とに基いて所定のスイツチング信号SWが
得られる。この信号SWは垂直発振器４９にも加
えられ、この垂直発振器４９より、ノーマルモー
ド時の信号系を制御する垂直ブランキングパルス
VBLK信号及びスペシヤルモード時の擬似垂直
同期信号VD′が得られる。

キヤプスタン速度サーボ系においては、フリツ
プフロツプ３１をFG_A信号でセツトし、FG_B信号
でリセツトする。従つてこのフリツプフロツプ３
１の出力パルス巾はキヤプスタンの速度に応じた
ものとなり、このパルス巾でCSカウンタ（キヤ
プスタンスピードカウンタ）３２を動作させてク
ロツクを計数する。この計数数でPWM回路３３
の出力デユーテイ比を制御することにより、キヤ
プスタン速度制御用の誤差信号CSPWMが得られ
る。CSカウンタ３２に加えられるクロツクは周
波数はスイツチ回路３４により、キヤプスタンの
設定速度に応じて２通りに切換えられる。キヤプ
スタンの速度は、例えば１時間記録再生と２時間
記録再生とで異る。この速度設定信号SHがフリ
ツプフロツプ等から成る速度設定回路３５を介し
てスイツチ回路３４に加えられることにより、ク
ロツク周波数が切換えられる。

キヤプスタン位相サーボ系においては、記録時
には、FG_B信号を分周カウンタ３６によつて略30
Hzに分周した信号がスイツチ回路３７のREC.
ASS接点を介してフリツプフロツプ３８をリセ
ツトする。また、基準発振器１５から得られる30
Hzの信号SP₂が、スイツチ回路３７のREC接点を
介して上記フリツプフロツプ３８をセツトする。
尚、上記信号SP₂はバツフアアンプ２０を通じて
REC、CTL信号としてテープのコントロールト
ラツクに記録される。上記フリツプフロツプ３８
の出力パルス巾はキヤプスタンの位相を表わすも
のとなり、このパルス巾でCPカウンタ（キヤプ
スタン位相カウンタ）３９が動作されてクロツク
が計数される。この計数値でPWM回路４０の出
力デユーテイ比が制御されることにより、キヤプ
スタン位相制御用の誤差電圧CPPWM信号が得
られる。再生時には、上記SP₂信号が可変遅延回
路４１及びスイツチ回路３４のPB.ASS接点を介
してフリツプフロツプ３８をセツトすると共に、
PB.CTL信号がPB接点を介してフリツプフロツ
プ３８をリセツトすることによつて、CPPWM
信号が得られる。可変遅延回路４１は調整電圧
E_C4が加えられることにより、信号SP₂によるサ
ーボ基準位置を調整する。スイツチ回路３７は、
記録モード設定信号REC又は後述するアセンブ
ル編集モード設定信号ASSがゲート４２を介し
て加えられることにより切換えられる。

FG_A、FG_B信号は逓倍回路４３で４倍の周波数
に逓倍されてPWM回路４４及びキヤプスタン速
度検出回路４５に加えられ、これらの回路より
CSPWM（スペシヤル）及び信号CSを得る。信号
CSPWM（スペシヤル）は、スペシヤルモード時
におけるキヤプスタン速度検出信号となり、信号
CSはキヤプスタン速度の倍率を表わすものとな
る。

アセンブル編集時においては、テープが編集点
に達したときスイツチ回路３７の下側接点がPB
からREC.ASS側に切換わる。またこのとき分周
カウンタ３６がPB.CTL信号でリセツトされるこ
とにより、CTL信号及びビデオトラツクの接ぎ
目の移行がスムースに行われる。

基準発振器１５の出力を入力ビデオ信号の偶数
フイールド及び奇数フイールドで同期させる必要
がある場合は、この基準発振器１５はフレーム検
出回路４７からのフレームパルスでリセツトされ
る。このフレーム検出回路４７は、入力ビデオ信
号の同期信号REC.SYNC信号から垂直同期分離
回路４８で抜き取られた垂直同期信号VDに基い
て上記フレームパルスを作り、ON・OFF信号に
よつて必要なときに動作される。

以上のようにして得られる各誤差電圧は第２図
の各回路に加えられる。DSPWM信号と
DPPWM信号は積分回路５０，５１で夫々直流
電圧となり加算器５２で加算される。この加算出
力がモータドライブアンプ５３を通じてドラムモ
ータ５４に加えられることにより、このモータ５
４の位相及び速度が制御される。CSPWM信号と
CPPWM信号は積分回路５５，５６で夫々直流
電圧となり加算器５７で加算される。この加算出
力がスイツチ回路５８の接点ａからモータドライ
ブアンプ５９を通じてキヤプスタンモータ６０に
加えられることにより、このモータ６０の位相及
び速度が制御される。

スペシヤルモード時には、スイツチ回路５８が
信号SSによりｂ接点側切換えられる。また
CSPWM（スペシヤル）信号が制御回路６１で速
度指定信号SCMと比較され、この比較出力が積
分回路６２、スイツチ回路５８及びアンプ５９を
通じてモータ６０に加えられることにより、この
モータ６０が指定された速度で回転する。

次に第１図の本発明に関する部分の実施例を第
４図と共に第１図と対応部分に同一符号を付して
説明する。

第１図の垂直発振器４９は、本実施例では微分
回路６３，６４、インバータ６５オア回路６６及
びフリツプフロツプ６７，６８で構成されてい
る。微分回路６３はインバータ６９，７０及び排
他的論理和回路７１によりデイジタル構成され、
微分回路６４はインバータ７２，７３及び排他的
論理和回路７４によりデイジタル構成されてい
る。スイツチングパルス発振器３０から得られる
スイツチング信号SWは、微分回路６３に加えら
れると共にインバータ６８で反転されて微分回路
６４に加えられるように成されている。オア回路
６６の出力はフリツプフロツプ６７をセツトする
と共にスイツチ回路７５を介して基準発振器１５
をリセツトするように成されている。このスイツ
チ回路７５は、スペシヤルモード時に端子７６か
らシユミツト回路２６を介して加えられる切換え
信号SSによつて閉ざされるものである。基準発
振器１５はカウンタを含むもので、このカウンタ
によりサブキヤリア信号SCに基くクロツクパル
スを計数して、その計数値をデコーダ７７に加え
るように成されている。このカウンタの総計数値
は垂直走査周期（１フイールド）に対応する。そ
して上記計数値がN₁及びN₂となつたときのデコ
ーダ７７の出力によつてフリツプフロツプ６８が
セツト及びリセツトされるように成されている。
また計数値がN₃となつたときのデコーダ７７の
出力によつてフリツプフロツプ６７がリセツトさ
れるように成されている。この結果、フリツプフ
ロツプ６７のQ₁出力として垂直ブランキング信
号VBLKが出力端子７８に得られ、フリツプフ
ロツプ６８のQ₂出力として擬似垂直同期信号
VD′が出力端子２９に得られるように成されてい
る。尚、N₁，N₂，N₃はN₁＜N₂＜N₃の関係にあ
るものとする。

次に上記構成による動作を第５図を参照して説
明する。

先ずVBLK信号を得る場合は、スイツチ回路
７５は開かれている。VTRの通常再生時では、
基準発振器１５は自走発振している。また、第１
図について既述したように、ドラム及びキヤプス
タンの位相サーボ回路では、基準発振器１５から
得られる30Hzの信号SP₁，SP₂を基準信号として
サーボ動作が行われている。従つてこれらの位相
サーボがロツクした状態では、基準発振器１５の
出力は再生ビデオ信号と同期された状態となり、
基準発振器内のカウンタの計数値が再生ビデオ信
号の時間軸を正しく表すようになる。このロツク
した状態では、スイツチングパルス発振器３０か
ら得られる回転ヘツドの動作切換信号であるスイ
ツチング信号SWは第５図に示すように、再生ビ
デオ信号の合成同期信号SYNCと同期して１フイ
ールド毎に反転するものとなつている。また基準
発振器１５内のカウンタのカウント零又は予め定
められた所定カウント値がスイツチングポジシヨ
ン、即ち垂直ブランキング期間の前端に対応す
る。この信号SWが微分回路６３で微分されると
共に、インバータ６５で反転された後微分回路６
４で微分される結果、オア回路６６より、信号
SWの反転位置、即ち、スイツチングポジシヨン
毎にパルスP₁が得られる。このパルスP₁でフリ
ツプフロツプ６７がセツトされてそのQ₁出力が
「１」（高レベル）となる。この後基準発振器１５
がクロツクパルスをN₃個計数するとデコーダ７
７の出力によりフリツプフロツプ６７がリセツト
される。この結果Q₁出力としてVBLK信号が出
力端子７８に得られる。尚、基準発振器１５はク
ロツクパルスを垂直走査期間に対応した所定数を
計数する毎に自分自身でリセツトされる。またア
センブル編集の場合はテープが編集点まで走行す
るまでの再生モード時に外部ビデオ信号の垂直同
期信号でリセツトされる。次に、スペシヤルモー
ド時にVD′信号を得る場合は、スイツチ回路７５
は信号SSにより閉ざされるため、基準発振器１
５はパルスP₁でリセツトされるようになる。な
おリセツトはカウント零へのリセツト及び固定値
のプリセツトの双方を含む。またスペシヤルモー
ドではドラム、キヤプスタン位相サーボは切離さ
れる。従つて基準発振器１５と再生ビデオ信号と
は同期していない。また、位相サーボがかかつて
いないので基準発振器１５は基準信号SP₁，SP₂
を出力する必要がない。この状態で基準発振器１
５がパルスP₁でリセツト又はプリセツトされる
結果、この基準発振器１５はドラムの回転と同期
され、従つて再生ビデオ信号と同期されることに
なる。そして基準発振器１５がクロツクをN₁個
計数するとフリツプフロツプ６８がセツトされ、
さらにN₂個計数するとフリツプフロツプ６８が
リセツトされる。この結果、Q₂出力としてVD′信
号が出力端子７９に得られる。

本発明は、所定周波数（例えばサブキヤリア周
波数）のクロツクパルスをカウンタ（例えば基準
発振器１５）で分周して得られる基準信号（例え
ば信号SP₂）に基いて回転ヘツドの位相サーボを
行うようにした映像信号の記録再生装置におい
て、上記位相サーボが行われるモード（例えば通
常再生モード）では、上記カウンタの第１の計数
出力（例えばN₃）と上記回転ヘツドの動作切換
え信号（例えば信号SW）とに基いて垂直ブラン
キング信号を得るように成し、上記位相サーボが
行われないモード（例えばスペシヤルモードの再
生）では、上記カウンタを上記切換え信号でリセ
ツトすると共に上記カウンタの第２の計数出力
（例えばN₁）と第３の計数出力（例えばN₂）と
に基いて擬似垂直同期信号を得るようにした垂直
ブランキング信号及び擬似垂直同期信号発生回路
に係るものである。

従つて本発明によれば、例えば第１図のような
デイジタルサーボ回路に組み込むようにすれば、
サーボ回路を構成する各回路を有効に利用するこ
とにより簡単な回路を付加するだけで、目的とす
る信号を得ることができる。

【図面の簡単な説明】

第１図は本発明を含むデイジタルカーボ回路の
実施例を示す回路系統図、第２図はモータ駆動部
分の回路系統図、第３図は回転ドラムの底面図、
第４図は本発明の実施例を示す回路系統図、第５
図は第４図のタイムチヤートである。なお図面に用いられている符号において、１５
……基準発振器、２１……フリツプフロツプ、２
３……DPカウンタ、２４……PWM回路、３０
……スイツチングパルス発振器、６３，６４……
微分回路、６５……インバータ、６７，６８……
フリツプフロツプ、７５……スイツチ回路、７７
……デコーダ、７８，７９……出力端子である。

Claims

【特許請求の範囲】

１所定周波数のクロツクパルスをカウンタで分
周して得られる基準信号に基いて回転ヘツドの位
相サーボを行うようにした映像信号の記録再生装
置において、上記位相サーボが行われるモードで
は、上記カウンタの第１の計数出力と上記回転ヘ
ツドの動作切換え信号とのタイミングに基いて垂
直ブランキング信号を得るように成し、上記位相
サーボが行われないモードでは、上記カウンタを
上記切換え信号でリセツトすると共に上記カウン
タの第２の計数出力と第３の計数出力とのタイミ
ングに基いて擬似垂直同期信号を得るようにした
垂直ブランキング信号及び擬似垂直同期信号発生
回路。