JPS6020188Y2 - キヤプスタンサ−ボ回路 - Google Patents

キヤプスタンサ−ボ回路

Info

Publication number
JPS6020188Y2
JPS6020188Y2 JP18470979U JP18470979U JPS6020188Y2 JP S6020188 Y2 JPS6020188 Y2 JP S6020188Y2 JP 18470979 U JP18470979 U JP 18470979U JP 18470979 U JP18470979 U JP 18470979U JP S6020188 Y2 JPS6020188 Y2 JP S6020188Y2
Authority
JP
Japan
Prior art keywords
signal
circuit
speed
counter
capstan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18470979U
Other languages
English (en)
Other versions
JPS56103954U (ja
Inventor
昌昭 酒井
光俊 真貝
健次 中野
忠彦 中村
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP18470979U priority Critical patent/JPS6020188Y2/ja
Publication of JPS56103954U publication Critical patent/JPS56103954U/ja
Application granted granted Critical
Publication of JPS6020188Y2 publication Critical patent/JPS6020188Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Velocity Or Acceleration (AREA)

Description

【考案の詳細な説明】 本考案はVTR等の記録再生装置に適用し得るキャプス
タンサーボ回路に関し、特に純デイジタル的に構成し得
る回路により複数の異なる設定速度でのサーボ動作を可
能にしたものである。
回転ヘッドを用いたヘリカルスキャン式VTRにおいて
は、周知のようにドラム位相サーボ、ドラム速度サーボ
、キャプスタン位相サーボ及びキャプスタン速度サーボ
等の4つのサーボ系が設けられている。
従来これらのサーボ回路は一般にアナログ制御方式が用
いられているため、IC化が難しくまた経時変化、温度
特性等の問題があった。
そこで、最近ディジタル制御方式によるサーボ回路の開
発が進められ、一部で実施化されつつある。
而して、斯種VTRで、テープ速度、即ちキャプスタン
速度を種々の速度に設定して複数の記録・再生時間を得
るようにしたものが知られている。
このようなVTRでは例えば1時間の記録・再生を標準
モードとし、2時間の記録・再生を行う場合は、キャプ
スタン速度を標準モード時の112倍に設定するように
している。
また、キャプスタン位相サーボ回路においては、再生時
には30Hzの基準信号とテープのコントロールトラッ
クに記録されたコントロール信号(CTL信号)とが位
相比較され、記録時には基準信号とキャプスタンに設け
られた周波数発電機から得られるパルスを分局カウンタ
で30Hzに分周した信号とが位相比較される。
従って、上記分周カウンタは設定速度に拘らず常に30
Hzのパルスを出力する必要がある。
従って、この分周カウンタを単一のカウンタで構成した
場合は、設定速度に応じて分周比を変更する必要があり
、このためには分周比を外部から切換えるための端子を
設けなければならない。
サーボ回路をディジタル化する場合は、LSIのチップ
上に多くの回路が形成されるが、その場合外付けの端子
ピン数を極力少くすることが要求される。
本考案は上記の問題を解決するためのものであるが、本
考案の説明に先立ち、先ず本考案を適用し得るディジタ
ルサーボ回路の実施例の概略を第1〜3図と共に説明す
る。
尚、このサーボ回路が適用されるヘリカルスキャン式V
TRの形式は特に問わないが、ここでは回転2ヘッド1
80°オメガ巻きタイプの場合について述べる。
第1図は回転ドラム及びキャプスタンの回転位相及び回
転速度を制御する誤差信号を作る回路を示し、第2図は
上記誤差信号を受けて制御されるモータ駆動部分の回路
を示す。
このサーボ回路ではドラム及びキャプスタンの位相及び
速度を検出するために、従来と同様にドラムにPG (
パルスジェネレータ)が設けられると共にキャプスタン
にFG (周波数発電機)が設けられる。
第2図及び第3図に示すように、Aヘッド及びBヘッド
が取付けられたドラム1の底面には6個の磁石2が配さ
れ、その内側に1個の磁石3が磁石2に対して所定の角
度間隔を以って配されている。
また、磁石2の回転円周上に近接して2個のヘッド4,
5が30°〜40°の間隔を以って配され、磁石3の回
転円周上に近接してヘッド6が配されている。
これらの磁石2,3及びヘッド4゜5により上記PGが
構成される。
上記構成によれば、ドラム1が回転するときヘッド4,
5から得られる略180Hzのパルス5PGA信号と5
PGB信号との間隔はドラム1の速度を表わすものとな
る。
また、ヘッド6から得られる略30HzのパルスPPG
信号はドラム1の位相を表わすものとなる。
テープ7を走行させるためのキャプスタン8の軸には、
周面に所定周期の着磁が威された円板9が設けられ、こ
の円板9に近接してヘッド10゜11が配されている。
これらの円板9及びヘッド10.11により上記FGが
構成される。
この構成によれば、ヘッド10.11から得られる36
0Hz又は450H2のパルスFGA信号とFGB信号
との間隔はキャプスタン8の速度を表わすものとなる。
また、テープ7のコントロールトラックに記録されたC
TL信号はCTLヘッド12で検出される。
このCTL信号は再生時のキャプスタン位相サーボに用
いられる。
第1図の回路は、点線で囲まれるディジタル部と他の部
分のアナログ部とに分けられるが、両者共LSIの同一
チップ上に形成される。
この回路は基本的には、第2図の各ヘッドから得られる
5PGA、 5PGr3. FGA、 FG、、 CT
L等のパルスを受けて、これらのパルス間隔に加えられ
るクロックをカウンタで計数し、この計数値によりPW
M回路(パルス巾変調回路)の出力デユーティ比を制御
し、このPWM出力を誤差電圧としてLSIの外に出す
ような構成となっている。
このために基準発振器15が設けられ、この基準発振器
15で種々の周波数の上記クロックを作って各カウンタ
に供給するようにしている。
この基準発振器15は、上記クロックの外に所要の基準
パルスも作っており、記録時又は外部同期再生時にはビ
デオ信号のバーストから得られるサブキャリア信号SC
をクロックとして駆動され、外部同期モード以外の再生
時には自走発振する。
また、アセンブル編集時には、再生モード時に外部ビデ
オ信号の垂直同期信号でリセットされる。
ドラム速度サーボ系においては、フリップフロップ16
を5PGA信号により可変遅延回路17を通じてセット
すると共に5PGB信号でリセットする。
従ってこのフリップフロップ16の出力パルス巾はドラ
ムの速度に応じたものとなり、このパルス巾でDSカウ
ンタ(ドラムスピードカウンタ)18を動作させてクロ
ックを計数する。
この計数値によりPWM回路19の出力デユーティ比が
制御されることにより、ドラム位相サーボ用の誤差電圧
DSPWM信号がバッファアンプ20を通じて得られる
尚、可変遅延回路17は周波数調整電圧EC1が加えら
れて5PGA信号の周波数を調整する。
ドラム位相サーボ系においては、フリップフロップ21
をPPG信号により可変遅延回路22を通じてセットす
ると共に基準発振器15から得られる30H2の基準信
号SP1でリセットする。
従ってこのフリップフロップ21の出力パルス巾はドラ
ムの位相を表わすものとなり、このパルス巾でDPカウ
ンタ(ドラム位相カウンタ)23を動作させてクロック
を計数する。
この計数値によりPWM回路24の出力デユーティ比が
制御されることにより、ドラム位相制御用の誤差電圧E
DPPWM信号がスイッチ回路25の接点a及びバッフ
ァアンプ20を通じて得られる。
尚、可変遅延回路22は調整型EEEC2が加えられる
ことによりPPG信号の位相を調整する。
また、スイッチ回路25はスペシャルモード(スローモ
ーション、スチル、サーチモード等)時には接点す側に
切換えられる。
この切換えはシュミット回路26を通じて加えられる切
換え信号SSにより行われる。
このスペシャルモードでは、再生ビデオ信号の水平同期
信号PBHが正規の時間間隔で再生されるようにHAF
CPWM回路27からDPPWM信号を得るようにして
いる。
このためにこのH,AFCPWM回路27にはPWM回
路24の出力の一部が加えられると共にPBHD信号が
シュミット回路26を通じて加えられる。
尚、第1図の26で示す全てのシュミット回路はノイズ
対策のために設けられるものである。
PPG信号はヘッドA、 Bのスイッチング信号SWを
作るためにも用いられる。
このために5PGA信号とPPG信号とがPG抜き取り
回路28に加えられる。
この回路28ではPPG信号の間隔の略中央位置が検出
され、この検出位置が可変遅延回路29で調整電旦工C
3により調整された後、スイッチングパルス発振器30
に加えられる。
この発振器30には別にPPG信号が加えられており、
このPPG信号と上記検出位置とに基いて所定のスイッ
チング信号SWが得られる。
この信号SWは垂直発振器49にも加えられ、この垂直
発振器49より、ノーマルモード時の信号系を制御する
垂直ブランキングパルスVBLK信号及びスペシャルモ
ード時の擬似垂直同期信号VD’が得られる。
キャプスクン速度サーボ系においては、フリップフロッ
プ31をFGA信号でセットし、FGB信号でリセット
する。
従ってこのフリップフロップ31の出力パルス巾はキャ
プスタンの速度に応じたものとなり、このパルス巾でC
Sカウンタ(キヤ。
ブスタンスビードカウンタ)32を動作させてクロック
を計数する。
この計数値でPWM回路33の出力デユーティ比を制御
することにより、キャプスタン速度制御用の誤差信号C
5PWMが得られる、CSカウンタ32に加えられるク
ロック周波!数はスイッチ回路34により、キャプスタ
ンの設定速度に応じて2通りに切換えられる。
キャプスタンの速度は、例えば1時間記録再生と2時間
記録再生とで異る。
この速度設定信号SHがフリップフロップ等から成る速
度設定回路35を介してづスイッチ回路34に加えられ
ることにより、クロック周波数が切換えられる。
キャプスタン位相サーボ系においては、記録時には、F
GB信号を分周カウンタ回路36によって略30Hzに
分周した信号がスイッチ回路37のREC,ASS接点
を介してフリップフロップ38をリセットする。
また、基準発振器15から得られる30Hzの信号SP
2がスイッチ回路37のRFC接点を介して上記フリッ
プフロップ38をセットする。
尚、上記信号SP2はバッファアンプ20を通じてRF
C,C丁目百号としてテープのコントロールトラックに
記録される。
上記フリップフロップ38の出力パルス巾はキャプスタ
ンの位相を表わす−ものとなり、このパルス巾でCPカ
ウンタ(キャプスクン位相カウンタ)39が動作されて
クロックが計数される。
この計数値でPWM回路40の出力デユーティ比が制御
されることにより、キャプスタン位相制御用の誤差電圧
CPPWM信号が得7られる、再生時には、上記SP2
信号が可変遅延回路41及びスイッチ回路37のPB、
ASS接点を介してフリップフロップ38をセットする
と共に、PB、CTL信号がPB接点を介してフリップ
フロップ38をリセットすることによって、CPPWM
信号が得られる。
可変遅延回路41は調整電圧Ec4が加えられることに
より、信号SP2によるサーボ基準位置を調整する。
スイッチ回路37は、記録モード設定信号RFC又は後
述するアセンブル編集モード設定信号ASSがゲート4
2を介して加えられることにより切換えられる。
FGA、FG8信号は逓倍回路43で4倍の周波数に逓
倍されてPWM回路44及びキャプスタン速度検出回路
45に加えられ、これらの回路よりC3PWM (スペ
シャル)及び信号C3を得る。
信号C5PWM(スペシャル)は、スペシャルモード時
におけるキャプスタン速度検出信号となり、信号C3は
キャプスタン速度の倍率を表わすものとなる。
アセンブル編集時においては、テープが編集点に達した
ときスイッチ回路37の下側接点がPSからRFC,A
SS側に切換わる。
またこのとき分周カウンタ回路36がPB、CTL信号
でリセットされることにより、CTL信号及びビデオト
ラックの接ぎ目の移行がスムースに行われる。
基準発振器15の出力を入力ビデオ信号の偶数フィール
ド及び奇数フィールドで同期させる必要がある場合は、
この基準発振器15はフレーム検出回路47からフレー
ムパルスでリセットされる。
このフレーム検出回路47は、入カビデオ信号の同期信
号REC,5YNC信号から垂直同期分離回路48で抜
き取られた垂直同期信号VDに基いて上記フレームパル
スを作り、0N−OFF信号によって必要なときに動作
される。
以上のようにして得られる各誤差電圧は第2図の各回路
に加えられる。
DSPWM信号とDPPWM信号は積分回路50.51
で夫々直流電圧となり加算器52で加算される。
この加算出力がモータドライブアンプ53を通じてドラ
ムモータ54に加えられることにより、このモータ54
の位相及び速度が制御される。
C3PWM信号とCPPWM信号は積分回路55.56
で夫々直流電圧となり加算器57で加算される。
この加算出力がスイッチ回路58の接点aからモードド
ライブアンプ59を通じてキャプスタンモータ60に加
えられることにより、このモータ60の位相及び速度が
制御される。
スペシャルモード時には、スイッチ回路58が信号SS
によりb接点側に切換えられる。
またC8PWM信号が制御回路61で速度指定信号SC
Mと比較され、この比較出力が積分回路62、スイッチ
回路58及びアンプ59を通じてモータ60に加えられ
ることにより、このモータ60が指定された速度で回転
する。
以上述べた実施例においては、キャプスタンの2種類の
設定速度に応じて、スイッチ回路34を切換えることに
より、CSカウンタ32に供給されるクロック周波数を
変更するようにしている。
この場合、例えば1倍速モード(標準モード)のクロッ
ク周波数をflとしたとき、l/2倍速時のクロック周
波数は112f1に変更される。
キャプスタンの速度を2種類以上に設定する場合はスイ
ッチ回路34の接点を増やして各接点に設定速度に応じ
た周波数のクロックを基準発振器15から供給するよう
に威せばよい。
次に、3種類、例えば1倍速、l/2倍速及び173倍
速の速度を設定し得るようにした場合の本考案の実施例
について第4図と共に説明する。
尚、第4図は第1図のキャプスタンサーボ系に本考案を
付加したもので、第1図と対応する部分には同一符号を
付しである。
本実施例は分周カウンタ回路36にマスクカウンタを用
いることによって、外部から速度切換え及び分周比切換
えを行うことなく、設定速度に応じたサーボ動作を行わ
せることができるものである。
第4図において、分周カウンタ回路36はI/2カウン
タ63.1/6カウンタ64、マスクカウンタ65、ア
ンド回路66及びスイッチ回路67で構成されている。
スイッチ回路67は速度設定回路35の信号に基いて、
1倍速記録時に接点a側に閉ざされ、1/2及び173
倍速記録時に接点す側に閉ざされる。
今、FGB信号の周波数を360Hzとすると、1倍速
記録時には、360HzのFGI3信号はカウンタ63
,64で1112に分周されることにより30Hzの信
号となってスイッチ回路37のREC0ASS接点に出
力される。
1/2又はI/3倍速時には、FGB信号は180Hz
又は120Hzとなり、従って、1/2カウンタ63よ
り第5図に示す90Hz又は60Hzのパルスが得られ
、このパルスがマスクカウンタ65とアンド回路66に
加えられる。
マスクカウンタ65は90Hz又は60Hzのパルスで
トリガされると、90Hzパルスの2周期より長く且つ
60Hzパルスの2周期より短い期間にクロックを計数
し、この計数期間の出力を低レベルに保持するように威
されている。
第5図において、マスクカウンタ65に加えられるクロ
ックの周波数を例えば180Hzとすると、このマスク
カウンタ65は5進カウンタとして動作する。
従って、このマスクカウンタ65の出力は、クロックの
1〜5個を計数するときに66 L t?となり、6個
目で計数が終るとH99となる。
これによってアンド回路66より30Hzのパルスを得
ることができる。
以上によれば、3種類の速度設定を行う場合に外部から
分周比を切換えることなく分周カウンタ回路36より常
に30Hzのパルスを得ることができる。
尚、アセンブル編集時には、編集点で再生から記録に移
る際に、CTL信号の移行がスムースに行われるように
各カウンタ63,64.65をPB、CTL信号でリセ
ットするように威されている。
次に前述した第1図の回路では、2種類のキャプスタン
速度を設定するために、フリップフロップ等で構成され
る速度設定回路35を速度設定信号SHで駆動して速度
切換を行うようにしている。
この回路で3種類の速度を設定できるようにするには、
速度設定回路35の構成を変更すると共に、新たに追加
されたl/3倍速度を設定するための速度設定信号SH
’を供給する端子を必要とする。
このためにはLSIに外付は端子ピンを追加しなければ
ならない。
本実施例はこの問題も解決することができる。
即ち、キャプスタン速度サーボ回路においては、速度設
定回路35によりスイッチ回路34が切換えられてCS
カウンタ32に供給されるクロックを切換えるが、この
場合、1/2倍速時と1n倍速時とで一つのクロック周
波数が共用される。
FG11信号は1/2倍速時で180Hz、 173倍
速時で120Hzであり、速度比が2=3と小さい比で
あるので、クロック周波数を共用しても動作点が若干ず
れるだけで実質的に支障がない。
従って、スイッチ回路34は2つの接点を設けるだけで
よく、また速度設定信号SHを1つの端子から加えるだ
けでよい。
以上述べたように本考案は分局カウンタ回路にマスクカ
ウンタを設け、このマスクカウンタを少くとも2種類の
設定速度時において上記周波数発電機から得られる上記
信号で動作させ、そのマスク出力で上記信号を所定期間
遮断することにより、上記所定周波数に分周された信号
を得るようにしたので、分周比を外部から切換える必要
がなく、従って、サーボ回路をディジタル化する場合に
端子ピン数を少くすることができる。
【図面の簡単な説明】 第1図は本考案を適用し得るディジタルサーボ回路の実
施例を示す回路系統図、第2図はVTRのモータ駆動部
の実施例を示す回路系統図、第3図は回転ドラムの底面
図、第4図は本考案の実施例を示す回路系統図、第5図
は第4図の要部の出力波形図である。 なお図面に用いられている符号において、15・・・・
・・基準発振器、35・・・・・・速度設定回路、36
・・・・・・分周カウンタ回路、63・・・・・・1/
2カウンタ、64・・・・・・1/6カウンタ、65・
・・・・・マスクカウンタ、66・・・・・・アンド回
路、67・・・・・・スイッチ回路である。

Claims (1)

    【実用新案登録請求の範囲】
  1. キャプスタンに設けられた周波数発電機から得られる信
    号を分周カウンタ回路で所定の周波数に分周した信号と
    基準信号とを位相比較するように威され、且つ複数の異
    なる上記キャプスタン速度を設定し得るように威された
    キャプスタンサーボ回路において、上記分周カウンタ回
    路にマスクカウンタを設け、このマスクカウンタを少く
    とも2種類の設定速度時において所定周波数のクロック
    信号を計数させ、所定の計数後に立上るマスク出力を得
    、このマスク出力で上記信号を所定期間遮断することに
    より、上記所定周波数に分周された信号を得るようにし
    たキャプスタンサーボ回路。
JP18470979U 1979-12-29 1979-12-29 キヤプスタンサ−ボ回路 Expired JPS6020188Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18470979U JPS6020188Y2 (ja) 1979-12-29 1979-12-29 キヤプスタンサ−ボ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18470979U JPS6020188Y2 (ja) 1979-12-29 1979-12-29 キヤプスタンサ−ボ回路

Publications (2)

Publication Number Publication Date
JPS56103954U JPS56103954U (ja) 1981-08-14
JPS6020188Y2 true JPS6020188Y2 (ja) 1985-06-17

Family

ID=29694924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18470979U Expired JPS6020188Y2 (ja) 1979-12-29 1979-12-29 キヤプスタンサ−ボ回路

Country Status (1)

Country Link
JP (1) JPS6020188Y2 (ja)

Also Published As

Publication number Publication date
JPS56103954U (ja) 1981-08-14

Similar Documents

Publication Publication Date Title
US4259698A (en) Speed and phase servo control apparatus
EP0138457B1 (en) Reproduced signal switching circuit for reproducing apparatus having rotary heads for special reproduction
JPH0570982B2 (ja)
JPS6020188Y2 (ja) キヤプスタンサ−ボ回路
JPS6339196B2 (ja)
JPS6040987Y2 (ja) キヤプスタンサ−ボ回路
JPS6355273B2 (ja)
JPS648951B2 (ja)
JPS5830278Y2 (ja) 磁気録画再生装置のコントロ−ル信号記録装置
JPS6214900B2 (ja)
JPS6339143B2 (ja)
JPH0526865Y2 (ja)
JPH0115005Y2 (ja)
JPH0526867Y2 (ja)
JPH0526866Y2 (ja)
JPS60107760A (ja) ビデオテ−プ駆動装置
JPH057830Y2 (ja)
JPS581882Y2 (ja) サ−ボ回路
JPH0437309Y2 (ja)
JPS59152554A (ja) キヤプスタンサ−ボ装置
JPH0343839Y2 (ja)
JPH0746856B2 (ja) 同期信号発生装置
JPS58224459A (ja) ビデオテ−プレコ−ダ
JPH0341022B2 (ja)
JPH0576833B2 (ja)