JPS60167010A - 位相制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （利用分野） 本発明は、磁気記＃＃再生装置などにおける回転体ある
いは走行体などを所定の基準信号に位相同期させる時間
を短縮する位相制御装置に関する。

（背　景） モータなどの回転体、あるいはそれによって駆動される
テープなどの走行体を所定の基準信号に位相同期させる
従来の制御装置について、ＶＴＲを例にして説明する。

第１図は、回転ヘッド型ＶＴＲにおける再生時のヘッド
ディスクサーボ制御系を示すブロック図であり、第２図
はその動作説明用の波形図である。

第１図におい又、６．７は映像信号をフィールド毎に交
互に磁気テープ５に記録し再生する磁気ヘッドであり、
この二つの磁気へノド６．７は。

ディスク３の上に互いに１８０°の角度で取付けられて
、ディスクモータ２によりディスク６と共に定速回転さ
れる。

ディスク３には、磁気ヘッド６の位置に関連してマグネ
ット８が取付けられており、これをタックへノド１で検
出し【、磁気ヘッド６の回転に同期したパルスをタック
ヘッド１より得る。このタックヘッド言からのパルスは
位相調整回路ＩＯにより、磁気へノド６，７と磁気テー
プ５が所定の相対位置関係になるように位相調整されて
のち、ヘッド切換信号形成回路１１に供給される。この
ヘッド切換信号形成回路日において、磁気ヘッド６．７
の回転に同期したデユーティ比５０％のヘッド切換信号
ＳＷ（第２図のＳＷ）が形成され℃出力される。

この信号ＳＷは位相比較回路３２の一方に供給される。

６０はクロック発生回路である。６Ｘはｎビットの分周
回路で構成される基準信号生成回路であり、回路３０か
らのクロックＣＰを分周して映像信号のフレーム周波数
にほぼ等しい周波数の基準信号ＲＥＦ（第２図のＲＥＦ
）を生成する。

ヘッド切換信号形成回路１１かもの信号ＳＷは、位相比
較回路３２にて回路６１　からの基準信号ＲＥＦと位相
比較され１両者の位相差に応じた位相誤差信号が位相比
較回路３２　より出力される。

この位相誤差信号は、加算回路３６とモータ駆動増幅回
路３４を介してディスクモータ２に供給される。

４は周波数発生器で、ディスクモータ２に取付けられて
おり、ディスクモータ２の回転数に応じた周波数の信号
ＦＧを発生し、このＦＧ傷信号増幅回路２０で増幅され
矩形整形されてから周波数弁別回路２１に供給される。

該周波数弁別回路２Ｉにおいて周波数発生器４かものＦ
Ｇ（Ｆｉ号の周波数が弁別されて、モータ２の回転数の
変動に応じた速度誤差信号が出力され、加算回路６６に
て位相比較回路６２からの位相誤差信号と加算される。

以上の回路によって構成される制御系により、ディスク
モータ２は一定速で回転するように速度制御され、かつ
基準信号ＲＫＦに対しヘッド切換信号ＳＷが一定位相差
τ０　（第２図の　τ０）で同期するように位相制御さ
れる。

このヘッド切換信号ＳＷは１図示されていない再生映倫
回路に供給されて、磁気ヘッド６．７よりフィールド毎
に交互に再生される映像信号を一つに連続する信号に切
換えるために用いられる。

以上が従来から公知のＶＴＲにおけるヘッドディスクサ
ーボ系の基本的な制御動作である。

以上のような従来の位相制御装置において、始動時の同
期引込時間を短縮することは従来から１賛な課題であ′
す、例えばＶＴＲなどの磁気記録再生装置において、そ
の引込時間が長いと安定した再生画の映出開始時間が遅
くなっズ装置の機動性が著しく損なわれる問題があった
。

この引込時間を短縮する方法として、位相制御系のルー
プゲインを同期引込時に一時的に増加させたり、あるい
は位相検波された誤差信号の大きさに応じて負帰還量を
制御したりして系の応答速度を改善させる方法が従来か
ら公知である。しかし、こうした従来方法では複雑な調
整回路を必要としたり、あるいは制御特性に多少の悪影
響を及ぼし、起動特性が改善される反面定常時の制御特
性が悪化したりするという欠点があった。

また、一般に回転体、走行体などは所定速度を越えてし
まうと、すなわち飛越状態になると、その慣性効果によ
って同期引込が一層遅（なる性質がある。ところが、上
記の従来方法はこうした飛越状態を起し易いので、同期
引込が遅（なり、所望の効果がなかなか得られないとい
う欠点があった。

（目　的） 本発明の目的は、前記した従来装置の欠点を除去し、定
常時の制御特性に全（影響な与えることなく、シかも前
記した飛越状態を起しＫく（して確実に同期引込時間を
短縮させる位相制御装置を提供することにある。

（概　！り 本発明の特徴は１回転体あるいは走行体の始動時Ｋ、所
定速度よりやや低めの速度に到達したことを検知し、そ
の時点で位相制御系の同期引込位相と同位相あるいはそ
の近傍位相の信号を少なくとも１パルス形成し、この信
号で位相基準となる基準信号を同期化して引込時間を短
縮するようＫした点にある。

（実施例） 以下に、本発明を実施例によって説明する。

第３図は本発明の一実施例のブロック図を示す。

図において、４０はロック位相パルス形成回路、５０は
パルス抜き取り回路を示し、これら以外の符号は第１図
と同一物を示す。

また、第４図は第３図の主要部の信号のタイムチャート
を示す。

次に本発明に係わる位相制御の同期引込時間を短縮させ
る回路の動作について説明する。なお、第５図の基本的
な位相制御動作については、背景の所で述べたのと同一
であるので、説明を省略する。

周波数弁別回路２１は上記したように周波数発生器４か
らのＦＧ倍信号周波数を弁別する。この弁別の結果、Ｆ
Ｇ倍信号周波数ｆが、同期引込時の周波数ｆ、よりやや
低めの周波数ｆ、及びｆ。

よりやや高めの周波数ｆ２に対して、ｆ１≦ｆ≦ｆ２　
であると検知されると、該回路２１からは高レベル（’
Ｈ’）の検知信号が出力される。一方、前記周波数ｆが
ｆ＜ｆ、又はｆ＞ｆｚであると検知されると、低レベル
（’Ｌ’）となる検知信号Ｘ（第４図のＸ）が出力され
る。

この検知信号Ｘはパルス抜き取り回路５０の一方に供給
される。

４０はロック位相パルス形成回路であり、ヘッドディス
クサーボ系の同期引込位相と同位相ないしその近傍の位
相のパルスＬＰを形成する。

この実施例では、第４図のＬＰに示すように。

ヘッド切換信号形成回路口からの信号ＳＷの立上り位相
より時間τ０遅延した位相、すなわち同期引込位相と同
位相でパルスＬＰが形成される。

ロック位相パルス形成回路４０からのパルスＬＰはパル
ス抜き取り回路５０の他方に供給される。

パルス抜き取り回路５０において、ロック位相パルス形
成回路４０からのパルスＬＰよす１周波数弁別回路２１
からの検知信号ＸがＩＬＩから６Ｈ′に変化してから最
初の１パルスだ１すが抜き取られて出力される。

その出力パルスＲＰは基１１１信号生成回路６Ｉ　に供
給される。

モータ２の始動後、周波数発生器４からのＦＧ倍信号周
波数ｆが所定値ｆ、よりやや低めのｆｌになるまでは検
知信号ＸはｌＬＩであり、この期間では回路５０からは
パルスは出力されない。

しかし、ＦＧ倍信号周波数ｆがｆｌを越えると検知信号
Ｘはｌ　ＨＩ　となり、パルス抜き増り回路５０におい
てパルスＬＰより最初の１パルス（第４図のＡ）が抜き
取られ、その出力パルスＲＰ（第４図のＲＰ）によって
、後述するように、基準信号ＲＥＦは瞬時的にパルスＲ
Ｐに同期化される。

その結果、第４図に示すように、位相制御系の位相基準
となる基準信号ＲＥＦが同期引込み位相、すなわち信号
ＳＷの立上り位相より時間τ０遅延した位相の近傍に瞬
時的に位相シフトされることとなる。このため、以後の
位相制御動作によって辻やかに短時間で位相同期状態に
引き込まれる。

パルスＲＰは同期引込みまでの過挟期間でのみ出力され
るから、同期引込み後の定常状態での制御特性にば倒ら
影響を与えない。また、パルスＲＰはモータ２が所定速
度に到達する前に検知出力されて同期状態に引込まわる
から、飛越状態を起すことなく確実に引込み時間を短縮
させることがでｉる。

第５図に、本発明に係わるパルス抜き取り回路５０と基
準信号生成回路３１　の−具体例を示す。

図において、１０１は、クロック発生回路３ｏかも出力
されたクロックＣＰが入力するクロックＣＰの入力端子
、＋０２は周波数弁別回路２１からの検知信号Ｘの入力
端子、１０３はロック位相パルス形成回路４０からのパ
ルスＬＰの入力端子である。１０４は基準信号ＲＥＦの
出力端子であり位相比較回路３２０入力に接続される。

“また、６１はｎビットのカウンタ、　６２，６ろはデ
コーダ、６４はＲ／Ｓフリンブフロンプ回路、６５．６
６はＯＲゲート、６７、　５３．５４はＡＮＤゲート、
５２はインバータ、５１はＤフリップフロップである。

まず基準信号生成回路６Ｉの動作、および該回路６１　
から第４図に示されているような波形の信号ＲＥＦが得
られる理由について説明する。

カウンタ６１　において端子１０１から入力してくるク
ロックＣＰが計数され、その計数出力がデコーダ６２．
６３でデコードされる。カウンタ６１　の計数値がＮｏ
Ｋなるとデコーダ６２かもＩＨ゛　が出力される。フリ
ップフロップ６４は、このデコーダ６２かものｌ　Ｈｌ
出力によってゲート６７を介してセットされ、そのＱ出
力はＨ’となる。またゲート６７からの出力はゲート６
５を介してカウンタ６１のリセット人力Ｒに入力され、
これによりカウンタ６Ｉはリセットされてその計数値は
零となり、デコーダ６２の出力はｌ　Ｌ　１となる。

カウンタ６１は引続き計数し、堰の計数値がＮｏになる
と、デコーダ６２から１Ｈ′が出力される。しかし、こ
の時はＡＮＤゲート６７が閉じているので、このｌ　Ｈ
ｌは該ゲート６７によって遮断される。

したがって、カウンタ６１　はさらに計数を続け、その
計数値がＮ１になるとデコーダ６６からＩ　Ｈ＋が出力
される。フリップ７０クプ６４は、ゲート６６を介して
伝達されてきた該デコーダ６３からのｌＨ１出力によっ
てリセットされ、そのＱ出力は１ＬＩ　となる。またゲ
ート６６カーらの出力はゲート６５を介してカウンタ６
１　に供給され、カウンタ６１は再びリセットされ、そ
の計数値は零となりデコーダ６３の出力はｌＬｌとなる
。

以上の動作が繰返し行なわれ、その結果７リツプフロク
プ６４のＱ出力（第４図のＲＥＦ　）は。

カウンタ６ＩがＮ、を計数する期間では”Ｌ’　ＩＮｌ
　を計数する期間ではＩＮｌ　となる。このＱ出力は基
準信号ＲＫＦとして端子１０４より出力される。

次にパルス抜き取り回路５０の動作について説明する。

フリップフロップ５Ｉ　のＤ入力には常時６ＨＩが入力
されており、リセット人力Ｒがｌ　Ｌ　ｌのときにクロ
クク入力ｉＫ入力されるゲート５３かものパルスの立下
りでトリガされて、そのＱ出力は′Ｈ°、６出力は°Ｌ
°となる。

一方、端子１０２からの検知信号ＸがｌＬＣの期間では
、インバータ５２の出力が′ＨＩとなって７リツプフロ
ツプ５Ｉはリセットされる。このため、そのＱ出力はａ
ＨＩとなる。また、ゲート５５．５４は閉じられる。

検知信号Ｘが“Ｈ”　になると、ゲート５６は開く。ま
た、インバータ５２の出力はＩＬ′となってフリップ７
０ツブ５冨はリセット解除される。

このため、端子１０６からノ（ルスＡ（第４図のＡ）が
入力して（ると、この）（ルスＡはゲート５６を介して
フリップ７０ツブ５１のクロック入力−に入力され、そ
の立下りで４出力は°、Ｌｌとなり。

以後その状態が保持される。

したがって、ゲート５４からは、パルスＬＰより、検知
信号Ｘが’Ｈ“になってから最初のパルスＡだけが抜き
取られて出力される。

このゲート５４からの出力パルスＲＰは基準信号生成回
路６電のＯＲゲート６６を通って７リツプフロツプ６４
のリセット人力ＲＫ入力され、これによりＱ出力、すな
わち基準信号ＲＥＦはＭＬｌになる。また同時にカウン
タ６１はこのパルスＲＰによってリセットされ、以後Ｎ
、、Ｎｌの計数順で計数を再開始するように状態設定さ
れる。

以上の動作によって、第４図に示されているように、基
準信号ＲＥＦは瞬時的にパルスＲＰに同期化される。そ
れ以後は、前記の位相制御動作によってヘッド切換信号
ＳＷは基準信号ＲＥＦＫ速やかに位相同期化される。

また１本実施例によれば、同期引込後に突発的な外乱な
どによって同期外れを生じた場合でも速やかに同期引込
状態にｏＩ帰させることができる。

すなわち、外乱などによって制御撹乱されて１例えばモ
ータ２の回転速度がＰＧ傷信号周波数にしてｆｌより低
（なるような速度に低下した場合には１周波数弁別回路
２１でそれが検知されて検知信号Ｘは’Ｌ“となる。こ
れとは逆に、ＦＧ倍信号周波数がｆ２より高（なるよう
な速度に上昇した場合にも、前記したように検知信号Ｘ
は１Ｌ′となる。したがって、再び前記の位相同期化作
用が働いて、以後速やかに同期状態に引込まれる。

以上の第６図の実施例は、回転体の位相制御装置に本発
明を適用した場合であるが、本発明はこれに限定されず
走行体の位相制御装置１例えば第３図のテープ５０走行
位相を制御するような、いわゆるキャプスタンサーボ制
御装置にも本発明を適用できることは明らかであろう。

また、第５図の具体例では、検知信号Ｘに基づき１個の
パルスだ（す抜き取った場合を示したが、これに限らず
複数飯のパルスを抜き取るようにしても良い。更には、
検知信号Ｘとして回転体、走行体の速度に基づいて直接
的に検出する代わりに。

始動後に所定時間経過したことをもって間接的に検出し
た信号、例えば起動開始を指令する信号を半安定マルチ
回路などによって所定時間遅延した信号を用いても良（
、これらいずれの場合においても得られる効果は同じで
ある。

（効　果） 以上述べたように１本発明によれば、定常状態での制御
特性に何ら影畳な与えることな（、シかも飛越状態を起
さずに確実に同期引込時間を短縮することができる。ま
た同期引込後に外乱などによって同期外れを生じても速
やかに同期引込状態に抱帰させることができ、装置の機
動性、安定性を高めることができる。

【図面の簡単な説明】

第１図は従来の位相制御装置のブロック図、第２図は第
１図の主要部の信号のタイムチャート。 第３図は本発明の一夾施例な示すブロック図、第４図は
その各部のタイムチャート、第５図は第５図における本
発明に係わる回路の一具体例を示すブロック図である。 ２１・・・周波数弁別回路、３Ｉ・・・基準信号生成回
路、４０・・・ロック位相パルス形成回路、５０・・・
パルス抜き取り回路 代理人弁理士　平　木　道　人 才１図 ２２図 牙３図

Claims (2)

【特許請求の範囲】
1. （１）回転体あるいは走行体を位相制御する位相制御装
   置において、前記回転体あるいは走行体が予定速度の近
   傍に到達したことを検知する検知手段と。 前記位相制御の同期引込位相と同位相あるいはその近傍
   の位相のパルス信号を形成するロック位相パルス形成手
   段と、該形成手段によって形成されたパ／Ｌ、スの少な
   ぐとも１個のパルスを前記検知手段からの検知信号に関
   連して抜き取るパルス抜き取り手段と、クロック信号を
   もとにして所定の基準信号を生成すると共に、該基準信
   号を前記パルス抜き取り手段からの信号に同期化する基
   準信号生成手段を具備し、前記基準信号生成手段から出
   力される基準信号に前記回転体あるいは走行体を位相同
   期させるように負帰還制御するようにしたことを特徴と
   する位相制御装置。
2. （２）前記検知手段は、前記回転体あるいは走行体が予
   定速度の近傍に到達したことを、その速度に関連して直
   接的に検知するよ５Ｋしたことを特徴とする特許 置。 （３１　前駅検知手段は、前記回転体あるいは走行体が
   予定速度の近傍に到達したことを，時間的に間接検知す
   るよ５にしたことを特徴とする前記特許請求の範囲第１
   項記載の位相制御装置。