JPH0127501B2

JPH0127501B2 -

Info

Publication number: JPH0127501B2
Application number: JP60058303A
Authority: JP
Inventors: Takashi Furuhata; Kenji Sato; Juhei Abe; Yasuhei Nakama
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-03-25
Filing date: 1985-03-25
Publication date: 1989-05-29
Also published as: JPS60223054A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、VTRなどの磁気記録再生装置のサ
ーボ制御における同期引込時間を短縮する磁気記
録再生装置のサーボ制御回路に関する。

〔発明の背景〕

回転ヘツド型VTRにおいて、映像信号をテー
プの規定位置に正しく録画するためには、ヘツド
の回転位相を映像信号より分離した垂直同期信号
に位相同期させるサーボ制御装置が必須である。
このサーボ制御装置において、録画開始後、位相
同期状態に落着くまでの過渡期間では、映像信号
がテープ上に正規に記録されないため、その期間
で再生画像が乱れる問題があり、この画像乱れを
軽減するために、サーボ系の起動特性を高めてそ
の同期引込時間を短縮することが従来から重要な
課題であつた。

従来の回転２ヘツド型VTRの記録時のサーボ
制御装置の一例を第１図に示す。第２図は、第１
図の各部波形を示す図である。第１図において、
磁気テープ１はキヤプスタンモータ６により定速
走行される。２１，２２は、映像信号をフイール
ド毎に交互に磁気テープ１に記録する磁気ヘツド
であり、この二つの磁気ヘツド２１，２２はデイ
スク２の上に互いに180゜の角度で取付けられてデ
イスクモータ４によりデイスク２と共に回転され
る。デイスク２には、図示していないが互いに
180゜の角度で二つのマグネツトが取付けられてお
り、これをタツクヘツド３で検出することによ
り、磁気ヘツド２１，２２の回転に同期したパル
スをタツクヘツド３より得る。このパルスは、位
相調整回路１０で位相調整されたのち、パルス形
成回路１１に供給される。

パルス形成回路１１からは、デユーテイ比50％
のパルスS₁（第２図のS₁）が出力される。パルス
S₁は台形波信号形成回路１２に供給され、回路１
２からは第２図のS₂に示す台形波信号S₂が出力さ
れる。台形波信号S₂はサンプルホールド回路１３
の被サンプリング入力に供給される。３０は記録
すべき映像信号が供給される端子で、この端子３
０からの映像信号は垂直同期分離回路３１に供給
され、この回路３１にて垂直同期信号Ｖ（第２図
のＶ）が分離されて出力される。垂直同期信号Ｖ
は、遅延マルチ回路３２に供給される。垂直同期
信号Ｖは、周知の如く、記録時のサーボ制御系の
基準信号として供給されるものであり、その繰返
し周波数は映像信号のフイールド周波数に等しい
が、回転２ヘツド型VTRの場合、デイスクモー
タ４をフレーム周波数に等しい回転数で回転させ
る必要があるため、このフイールド周波数の垂直
同期信号Ｖを周波数1/2に逓降してフレーム周波
数の基準信号を得るために、この遅延マルチ回路
３２が一般に用いられている。すなわち、遅延マ
ルチ回路３２からは、垂直同期信号Ｖでトリガさ
れ、１フイールド周期以上の時間遅延されて周波
数が1/2に逓降されたフレーム周波数の信号P₁
（第２図のP₁）が出力される。

信号P₁はサンプルパルス形成回路３３に供給
され、回路３３からは信号P₁の立上りでサンプ
ルパルスP₂（第２図のP₂）が形成されて出力され
る。サンプルパルスP₂はサンプルホールド回路
１３のサンプリング入力に供給される。回路１３
にて信号S₂とパルスP₂が位相比較され、両者の
位相差に応じた電圧の位相差信号E₁が出力され
る。この位相誤差信号E₁は、加算回路１４の一
方に供給される。デイスクモータ４には、その回
転数に比例した周波数の信号を発生する信号発生
器５が取付けられており、この信号発生器５から
の信号は、周波数弁別回路１６に供給される。周
波数弁別回路１６において、信号発生器５からの
信号の周波数を弁別して、デイスクモータ４の回
転速度変動に応じた電圧の速度誤差信号E₂が出
力される。この速度誤差信号E₂は加算回路１４
の他方に供給される。加算回路１４にて上記の位
相誤差信号E₁と速度誤差信号E₂が加算され、そ
の出力はモータ駆動増幅回路１５を介してデイス
クモータ４に供給される。デイスクモータ４を含
む周波数弁別回路１６、加算回路１４及び増幅回
路１５のループはいわゆる速度制御系を構成し、
デイスクモータ４は所定の回転数で回転するよう
に負帰還制御される。

デイスクモータ４を含む位相調整回路１０、パ
ルス形成回路１１、台形波信号形成回路１２、サ
ンプルホールド回路１３、加算回路１４及び増幅
器１５のループはいわゆる位相制御系を構成し、
デイスクモータ４はこのサーボ制御系の基準信号
に相当する端子３０からの映像信号の垂直同期信
号Ｖに位相同期するように負帰還制御される。以
上のサーボ制御系の負帰還制御動作により、デイ
スクモータ４はフレーム周波数に等しい回転数
で、かつヘツドの回転位相が記録すべき映像信号
の垂直同期信号と所定の位相同期関係になるよう
に回転され、その結果テープ１の規定位置に映像
信号が正しく記録される。以上が従来の回転２ヘ
ツド型VTRの記録時におけるサーボ制御系の動
作である。第２図の波形図は、サーボ制御系の位
相同期引込状態におけるタイミングを示し、位相
同期引込状態ではサンプルパルスP₂が台形波信
号S₂の傾斜部分のほぼ中央Ａ点をサンプリングす
る位相関係にある。

この従来のサーボ制御系において、記録開始時
にデイスクモータ４を起動させたのち、上記の速
度制御動作によりデイスクモータ４が所定速度に
到達してから、位相制御動作によつて位相同期状
態に落着くまでの期間における信号S₂とパルス
P₂の相対的な位相関係の一例を第３図に示す。
第３図のａはモータ４が所定速度より少し低速の
状態に到達して、信号S₂の同期引込点Ａがサーボ
系の基準信号に相当するパルスP₂に対して位相
進みの状態にある場合を示す。ｂは、モータ４が
所定速度より少し低速の状態に到達して、信号S₂
の同期引込点ＡがパルスP₂に対して位相遅れの
状態にある場合を示す。

一般に速度制御系と位相制御系で構成されるサ
ーボ系においては、被制御体であるモータ４が所
定速度に到達するまでは速度制御系が支配的に作
用し、位相制御系はモータ４が所定速度に到達し
てから制御動作が開始される。従つて、第３図に
おいて、モータ４が起動されたのち所定速度に到
達するまでは、速度制御系が支配的に作用し、ａ
及びｂ共にモータ４が所定速度より低速状態にあ
ることから、パルスP₂と信号S₂の同期引込点Ａ
とは相対的に同図の矢印に示す方向で除々に近接
して行き、モータ４が所定速度近傍に到達した時
点で位相制御系が作用して、同期引込点Ａで安定
状態に引込まれる。

この第３図から、ａの如く、パルスP₂が同期
引込点Ａに近接した時点で同期引込が開始される
場合は、その同期引込時間は短縮されるがｂの如
く、パルスP₂とＡ点の位相差時間が大きい（そ
の最大値は信号S₂のほぼ一週期に等しい）場合に
は、同期引込時間は長くなり、ａの場合の約２倍
になることが明らかである。同期引込時間を短縮
するために、従来は速度制御系の起動特性を改善
するなどの対策がなされていたが、上記の如き位
相制御系の過渡的な位相同期引込時間のバラツキ
があつて、それを短縮することが困難とされてい
た。

〔発明の目的〕

本発明は上記に鑑み、簡単な構成でかつ定常時
の制御特性に全く影響を与えることなく、起動時
の同期引込時間を短縮させるサーボ制御回路を提
供することにある。

〔発明の概要〕

上記の目的を達成するために、本発明は、磁気
記録再生装置のサーボ系において記録すべき映像
信号より分離した垂直同期信号Ｖを、回転磁気ヘ
ツドの回転に同期して生成したパルス信号S₁でゲ
ートし、そのゲートされた垂直同期信号を基準信
号としてサーボ系に供給し、その基準信号に上記
回転磁気ヘツドを位相同期させるように制御し、
その位相同期引込後には、上記ゲートを解除し
て、上記垂直同期信号Ｖの周波数を1/2に逓降し
た信号P₁を基準信号としてサーボ系に供給する
ように切換えることにより、位相同期引込時間を
短縮し、かつ位相同期引込後定常状態での制御安
定化を図るものである。

〔発明の実施例〕

以下本発明を実施例により詳細に説明する。第
４図は、本発明を回転２ヘツド型VTRに適用し
た場合の一実施例を示す図である。この実施例
は、第１図に示したサーボ制御回路と一部共通で
あり、その共通部分には同一番号を付した。その
共通部分の機能動作は、第１図で述べた通りであ
るので詳細説明は省略する。第４図において、第
１図との相違点は、垂直同期分離回路３１と遅延
マルチ回路３２の間にゲート回路４０を設け、こ
のゲート回路４０に供給するゲート信号Ｇを生成
するゲート信号生成回路５０を設けた点であり、
他はすべて第１図と同じである。

このゲート回路４０とゲート信号生成回路５０
の動作について、第５図の波形図を用いて説明す
る。ゲート回路４０は、例えばANDゲートで構
成されるものであつて、その一方に供給されるゲ
ート信号生成回路５０からのゲート信号Ｇが高レ
ベルのときにのみ、その他方に供給される垂直同
期分離回路３１からの垂直同期信号Ｖがゲートさ
れて出力され、ゲート信号Ｇが低レベルのときに
は垂直同期信号Ｖは出力されない。ゲート信号生
成回路５０には、パルス形成回路１１からのパル
ス信号S₁とサンプルパルス形成回路３３からのサ
ンプルパルスP₂が供給され、このゲート信号生
成回路５０からは、デイスクモータ４を起動して
からサーボ制御によつて位相同期引込状態になる
までの期間では、パルス信号S₁がゲート信号Ｇと
して出力され、一度位相同期引込状態になつてか
らのちは、高レベルを維持するゲート信号Ｇが出
力される。サーボ系が位相同期引込状態になつた
か否かは、ゲート信号生成回路５０にて判別され
る。

すなわち、回路５０にて第５図のＬに示すよう
に、パルス信号S₁の立上りに同期して同期引込点
Ａを含むような所定パルス幅のパルスＬが生成さ
れ、このパルスＬの上記所定のパルス幅の期間内
にサンプルパルスP₂が少なくとも一度到来すれ
ば同期引込状態とみなして、以後高レベルを維持
するゲート信号Ｇが生成されて出力され、それ以
外では、すなわちデイスクモータ４を起動してか
ら上記パルスＬの所定パルス幅期間内にサンプル
パルスP₂が到来するまでは、パルス信号S₁がゲ
ート信号Ｇとして出力される。前記したように、
デイスクモータ４が所定速度近傍に到達したとき
の信号S₁は、デユーテイ比が50％であつて、その
周波数は映像信号のフレーム周波数にほぼ等しい
から、信号S₁の高レベル（あるいは低レベル）の
期間はフイールド周期の時間にほぼ等しい。

デイスクモータ４を起動してから同期引込状態
と判別されるまでの期間では回路５０から上記信
号S₁がゲート信号Ｇとして出力されて、ゲート回
路４０に供給されるから、このゲート回路４０か
らは、フイールド周波数の垂直同期信号Ｖが丁度
周波数1/2に逓降されてフレーム周波数の信号P₀
（第５図のP₀）が出力される。この信号P₀は遅延
マルチ回路３２に供給され、回路３２からは、こ
の信号P₀でトリガされて形成された信号P₁（第５
図のP₁）が出力される。遅延マルチ回路３２以
降の動作は、前記第１図とまつたく同じであり、
デイスクモータ４は基準信号に相当する信号P₀
に位相同期するよう制御される。

以上の同期引込状態と判別されるまでの期間に
おいて、ゲート回路４０は、上記したように垂直
同期信号Ｖを周波数1/2に逓降する効果があるが、
それ以外に本発明の着目点であるサーボ系の同期
引込時間を短縮する効果がある。

それを第５図を用いて説明する。第５図のａ，
ｂはそれぞれタイミング的に第３図のａ，ｂに対
応するもので、いずれもデイスクモータ４が所定
速度に到達してから位相制御動作によつて同期状
態に引込むまでの様子を図示したものである。第
５図ａは、第３図ａと同様に同期引込時間が短縮
される場合であつて、同図矢印の方向に同期引込
開始されてＡ点で安定状態に引込まれる。第３図
ｂで述べた如く、従来方法では同期引込点Ａとパ
ルスP₂との位相差時間が、最大信号S₂のほぼ一
周期、すなわちフレーム周期の時間にまで及ぶこ
とがあつて、このため同期引込時間を著しく遅ら
せ、同期引込時間のバラツキを大きくさせる原因
となつていた。

これに対し、本発明によれば、第５図ｂのタイ
ミングからも明らかなように、パルスP₂は信号
S₁のフイールド周期の時間に等しい高レベルの期
間でのみ出力されるから、同期引込点Ａとパルス
P₂との位相差時間は、最大でもフイールド周期
の時間までであり、従つて、同期引込時間を従来
より短縮させることができ、またそのバラツキを
小さくさせることができる。以上の理由により、
第５図ｂの場合においてもａと同様に同期引込時
間は短縮され、同図矢印の方向に同期引込開始さ
れてＡ点で安定状態に引込まれる。かくして一度
同期引込状態になれば回路５０にてそれが判別さ
れ、それ以降では高レベルを維持するゲート信号
Ｇが出力され、従つて以後は垂直同期信号Ｖが常
時回路３２に供給されて、第１図の従来例とまつ
たく同様の制御態様に切換えられる。このゲート
信号Ｇの切換えは、同期引込状態になつたことを
判別して、タイミング的には第５図の相対的な位
相関係が保持された状態で速やかに行なわれるか
ら、その切換え時に位相同期が乱されることはな
く、また切換え後においては、従来と何ら変わり
ない制御態様になるから、常に安定した制御動作
が維持される。次に本発明に係わる第４図に示し
たゲート信号生成回路５０の一実施例を第６図に
示す。５１は、第４図の垂直同期分離回路３１か
らの垂直同期信号Ｖの入力端子であり、信号Ｖは
ANDゲート４０の一方に供給される。５２は、
パルス形成回路１１からのパルス信号S₁の入力端
子であり、信号S₁はORゲート４４、遅延マルチ
回路４８に供給される。５３はANDゲート４０
からの出力P₀の出力端子であり、出力P₀は第４
図の遅延マルチ回路３２に供給される。５４は制
御信号Ｚの入力端子である。この制御信号Ｚはデ
イスクモータ４が起動されたのち所定速度に到達
するまでの期間では高レベル“Ｈ”を、所定速度
に到達してからのちは低レベル“Ｌ”を維持する
信号である。デイスクモータ４が所定速度に到達
したか否かは、例えば第４図の周波数弁別回路１
６にて所定速度近傍で周波数弁別された状態にあ
るか否かで判別され、その状態に応じて上記制御
信号Ｚが生成される。

あるいは、デイスクモータ４が起動されてのち
所定速度に到達するまでの時間にほぼ等しい一定
時間だけ高レベルとなりそれ以降は低レベルとな
るように制御信号Ｚを生成しても良い。

この制御信号ＺはＤ形フリツプ・フロツプ４７
のリセツト端子ＲとORゲート４５に供給され
る。４８は遅延マルチ回路であり、端子５２から
の信号S₁の立上りでトリガされ第５図のＬに示し
た如く同期引込点Ａを含む所定パルス幅のパルス
Ｌが生成されて出力される。このパルスＬは
ANDゲート４２、インバータ４１に供給される。
インバータ４１の出力はANDゲート４３に供給
される。４６はＲ／Ｓフリツプ・フロツプであ
り、ANDゲート４２からの出力がセツト端子Ｓ
に供給され、ORゲート４５からの出力がリセツ
ト端子Ｒに供給される。Ｒ／Ｓフリツプ・フロツ
プ４６の出力Q₁はＤフリツプ・フロツプのＤ入
力に供給される。Ｄフリツプ・フロツプのクロツ
ク入力φには、ANDゲート４２からの出力が供
給される。Ｄフリツプ・フロツプのQ₂出力はOR
ゲート４４へ、₂出力はANDゲート４３へそれ
ぞれ供給される。

第４図の実施例では、サンプルパルス形成回路
３３からのサンプルパルスP₂をゲート信号生成
回路５０に供給するように接続した場合を示した
が、本発明ではこれに限らずサンプルパルスP₂
の代わりに、ANDゲート４０からの出力P₀を供
給するようにしても良く、いずれにしてもその効
果は同じである。即ち、この第６図の実施例で
は、サンプルパルスP₂の代わりに、ANDゲート
４０からの出力P₀がANDゲート４２，４３に供
給されるように接続される。

第４図のゲート信号生成回路５０の動作説明で
は、サンプルパルスP₂が同期引込点Ａを含むパ
ルスＬのパルス幅期間内に少なくとも一度到来す
れば同期引込状態とみなした場合を示したが、こ
の第６図の実施例では、ANDゲート４０からの
出力P₀が同期引込点Ａを含むパルスＬのパルス
幅期間内に少なくとも二度続けて到来したことを
もつて同期引込状態とみなすように動作する場合
を示す。

次にこの第６図の動作を説明する。まず、端子
５４からの制御信号Ｚが高レベル“Ｈ”の期間、
即ちデイスクモータ４が起動してから所定速度に
到達するまでの期間では、制御信号Ｚにより、Ｄ
フリツプ・フロツプ４７はリセツト状態になりま
た制御信号ＺはORゲート４５を介してＲ／Ｓフ
リツプ・フロツプ４６のリセツト端子に供給され
るため、Ｒ／Ｓフリツプ・フロツプ４６もリセツ
ト状態になり、Q₁，Q₂は“Ｌ”，₁，₂は“Ｈ”
となる。デイスクモータ４が所定速度に到達する
と制御信号Ｚは“Ｌ”となり、フリツプ・フロツ
プ４６，４７のリセツトは解除される。フリツ
プ・フロツプ４７の出力Q₂が“Ｌ”の期間では、
ORゲート４４からはゲート信号Ｇとして端子５
２からの信号S₁がそのまま出力されて、ANDゲ
ート４０に供給される。従つて、ANDゲート４
０からは、信号S₁の高レベル“Ｈ”の期間でのみ
端子５１からの信号Ｖがゲートされて出力され
る。このANDゲート４０の出力P₀はANDゲート
４２，４３に供給され、この出力P₀が回路４８
からのパルスＬの低レベル“Ｌ”の期間内にあれ
ばANDゲート４３からP₀が出力されてORゲー
ト４５を介してＲ／Ｓフリツプ・フロツプ４６の
リセツト端子Ｒに供給されるため、フリツプ・フ
ロツプ４６はリセツト状態にされる。

ANDゲート４０からの出力P₀が回路４８から
のパルスＬの高レベル“Ｈ”の期間、即ち同期引
込点Ａを含む期間内にあれば、ANDゲート４２
から出力P₀が出力されてフリツプ・フロツプ４
６のセツト端子Ｓに供給されてフリツプ・フロツ
プ４６がセツト状態になり、出力Q₁は“Ｌ”か
ら“Ｈ”になる。この出力Q₁はＤフリツプ・フ
ロツプ４７のＤ入力に供給される。一方、この
ANDゲート４２からの出力P₀は同時にフリツ
プ・フロツプ４７のクロツク入力φに供給される
が、この出力P₀が立上る時点ではフリツプ・フ
ロツプ４６の出力Q₁は“Ｌ”であるため、フリ
ツプ・フロツプ４７の出力の状態は何ら変化せず
Q₂は“Ｌ”，₂は“Ｈ”を維持する。次に、これ
に引続いてANDゲート４０から出力されるP₀が
前記同様、回路４８からのパルスＬの高レベル
“Ｈ”の期間内にあれば、ANDゲート４２から再
びP₀が出力されてフリツプ・フロツプ４６のセ
ツト端子Ｓ及びフリツプ・フロツプ４７のクロツ
ク入力φに同時に供給される。

この結果、フリツプ・フロツプ４６の出力Q₁
は前と同様“Ｈ”を維持すると共に、この出力
P₀が立上る時点ではフリツプ・フロツプ４６の
出力が“Ｈ”であるため、フリツプ・フロツプ４
７の出力の状態は反転してQ₂は“Ｈ”，₂は
“Ｌ”に変わる。

このように、ANDゲート４０から出力される
P₀が回路４８からの同期引込点Ａを含むパルス
Ｌの“Ｈ”の期間に少なくとも二度引続いて到来
して始めて即ちこの状態を位相同期引込状態とみ
なして、フリツプ・フロツプ４７の出力Q₂は
“Ｌ”から“Ｈ”に₂は“Ｈ”から“Ｌ”に変わ
る。

かくして、₂が一度“Ｌ”になればANDゲー
ト４３は閉じられ、以後Q₁は“Ｈ”，₁は“Ｌ”
を維持する。また、Q₂が“Ｈ”になればORゲー
ト４４からの出力Ｇは常時“Ｈ”となり、AND
ゲート４０は常時開いて端子５１からのＶは
ANDゲート４０を介してそのまま端子５３に出
力される。このようにして、位相同期引込後は従
来と何ら変わらない制御態様になり、安定した制
御動作が保持される。

〔発明の効果〕

以上述べたように、本発明によれば比較的簡単
な構成でもつて、サーボ制御系の同期引込時間を
短縮させ、そのバラツキを軽減させることがで
き、同期引込後においても安定な制御動作を維持
させることができ、速応性、安定性の優れたサー
ボ制御回路を提供できる。

【図面の簡単な説明】

第１図は従来の回転ヘツド２型VTRにおける
サーボ制御回路のブロツク図、第２図、第３図
ａ，ｂはそれぞれ第１図の動作説明用の波形図、
第４図は本発明の磁気記録再生装置のサーボ制御
回路の実施例のブロツク図、第５図ａ，ｂは第４
図の動作説明用の波形図、第６図は本発明のゲー
ト信号発生回路の一実施例を示すブロツク図であ
る。３１…垂直同期分離回路、４０…ゲート回路、
５０…ゲート信号生成回路、３２…遅延マルチ回
路、３３…サンプルパルス形成回路、１３…サン
プルホールド回路、１２…台形波信号形成回路、
１１…パルス形成回路。

Claims

【特許請求の範囲】

１回転磁気ヘツドを介し磁気テープに映像信号
を記録し再生する磁気記録再生装置において、記
録する映像信号より垂直同期信号を分離する垂直
同期分離回路と、上記磁気ヘツドの回転に同期し
たパルス信号を形成するパルス形成回路と、上記
磁気ヘツドの回転位相同期状態を判別し、位相同
期状態にない場合には上記パルス形成回路からの
パルス信号を出力し、少なくとも一度位相同期状
態になれば一定レベルの信号を出力するゲート信
号生成回路と、上記ゲート信号生成回路からの出
力信号で上記垂直同期分離回路からの垂直同期信
号をゲートするゲート回路と、上記ゲート回路か
らの出力信号によつてトリガされる遅延マルチ回
路を有し、上記遅延マルチ回路から出力される信
号に上記磁気ヘツドの回転位相を同期させるよう
に制御するように構成したことを特徴とする磁気
記録再生装置のサーボ制御回路。