JP2798870B2 - ドラムサーボ制御システム - Google Patents
ドラムサーボ制御システムInfo
- Publication number
- JP2798870B2 JP2798870B2 JP5170171A JP17017193A JP2798870B2 JP 2798870 B2 JP2798870 B2 JP 2798870B2 JP 5170171 A JP5170171 A JP 5170171A JP 17017193 A JP17017193 A JP 17017193A JP 2798870 B2 JP2798870 B2 JP 2798870B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drum
- period
- mask
- servo control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はＶＴＲのドラムサーボ制
御システムに関するものであり、特に外部から入力され
る垂直同期信号を１つおきにマスクする回路を備えたド
ラムサーボ制御システムに関する。
御システムに関するものであり、特に外部から入力され
る垂直同期信号を１つおきにマスクする回路を備えたド
ラムサーボ制御システムに関する。
【０００２】
【従来の技術】ＶＴＲのドラムサーボ制御回路では外部
から入力される５０Ｈｚ又は６０Ｈｚの垂直同期信号を
１／２の周波数（２５Ｈｚ又は３０Ｈｚ）に成すために
垂直同期信号の入力路に、図４に示す如く、同期信号規
制回路５０を設けて同期信号を１つおきにマスクするよ
うにしている。
から入力される５０Ｈｚ又は６０Ｈｚの垂直同期信号を
１／２の周波数（２５Ｈｚ又は３０Ｈｚ）に成すために
垂直同期信号の入力路に、図４に示す如く、同期信号規
制回路５０を設けて同期信号を１つおきにマスクするよ
うにしている。
【０００３】同図において、５１は外部からの垂直同期
信号の入力路であり、５２はスイッチである。このスイ
ッチ５２のＯＮ／ＯＦＦはスイッチ制御信号発生回路５
３の出力によって制御される。スイッチ制御信号発生回
路５３はスイッチ５２の出力の垂直同期信号「図５
（ｃ）に示す（ハ）」をリセット信号として線路５５を
通して与えられるドラムＦＧ信号「図５（ｂ）」をカウ
ントし、このリセット信号から２０カウントまでの間、
ローレベルとし、２０カウント以降をハイレベルにする
が、２４カウント目で垂直同期信号（ホ）によりリセッ
トされるので、２４カウント目以降をローレベルとする
信号「図５（ｄ）」を出力する。
信号の入力路であり、５２はスイッチである。このスイ
ッチ５２のＯＮ／ＯＦＦはスイッチ制御信号発生回路５
３の出力によって制御される。スイッチ制御信号発生回
路５３はスイッチ５２の出力の垂直同期信号「図５
（ｃ）に示す（ハ）」をリセット信号として線路５５を
通して与えられるドラムＦＧ信号「図５（ｂ）」をカウ
ントし、このリセット信号から２０カウントまでの間、
ローレベルとし、２０カウント以降をハイレベルにする
が、２４カウント目で垂直同期信号（ホ）によりリセッ
トされるので、２４カウント目以降をローレベルとする
信号「図５（ｄ）」を出力する。
【０００４】スイッチ５２は、そのハイレベル期間のみ
ＯＮとなり、ローレベル期間ではＯＦＦとなる。このた
め図５（ｃ）に示す、次の垂直同期信号（ニ）はマスク
される。（ホ）と（ヘ）は同様の動作の繰り返しによっ
て、（ホ）が許可され、（ヘ）はマスクされる。図５
（ｅ）はスイッチ５２の出力路５４に生じる出力信号、
即ち２５／３０Ｈｚの垂直同期信号を示している。
ＯＮとなり、ローレベル期間ではＯＦＦとなる。このた
め図５（ｃ）に示す、次の垂直同期信号（ニ）はマスク
される。（ホ）と（ヘ）は同様の動作の繰り返しによっ
て、（ホ）が許可され、（ヘ）はマスクされる。図５
（ｅ）はスイッチ５２の出力路５４に生じる出力信号、
即ち２５／３０Ｈｚの垂直同期信号を示している。
【０００５】
【発明が解決しようとする課題】ところで、ＶＴＲにお
いて、録画をする時のドラムＡＰＣ（自動位相制御）は
レファレンス信号を基準とするモード（Ｄ-ＲＥＦ基準
モード）から垂直同期信号を基準とするモード（ＶＳＹ
ＮＣ基準モード）へ切り換えられるが、この基準モード
切り換え時に、上記従来例の同期信号規制回路では、Ｄ
-ＲＥＦ基準モードの時にヘッド切り換え信号「図５
（ａ）」に対して任意の位置にあった垂直同期信号を基
準にして前記マスク期間の切り換え設定を行うことにな
るため、ＶＳＹＮＣ基準モードに切り換えた時の最初の
垂直同期信号とヘッド切り換え信号（ａ）間の位相と、
ドラムＡＰＣの目標値（位相）との差（以下「ドラム位
相誤差」という）が大きくなる場合があった。そして、
この大きなドラム位相誤差が生じると、目標値へ引き込
むまでの時間が長くかかってしまう。これは、明らかに
録画開始時の画質劣化を招く。
いて、録画をする時のドラムＡＰＣ（自動位相制御）は
レファレンス信号を基準とするモード（Ｄ-ＲＥＦ基準
モード）から垂直同期信号を基準とするモード（ＶＳＹ
ＮＣ基準モード）へ切り換えられるが、この基準モード
切り換え時に、上記従来例の同期信号規制回路では、Ｄ
-ＲＥＦ基準モードの時にヘッド切り換え信号「図５
（ａ）」に対して任意の位置にあった垂直同期信号を基
準にして前記マスク期間の切り換え設定を行うことにな
るため、ＶＳＹＮＣ基準モードに切り換えた時の最初の
垂直同期信号とヘッド切り換え信号（ａ）間の位相と、
ドラムＡＰＣの目標値（位相）との差（以下「ドラム位
相誤差」という）が大きくなる場合があった。そして、
この大きなドラム位相誤差が生じると、目標値へ引き込
むまでの時間が長くかかってしまう。これは、明らかに
録画開始時の画質劣化を招く。
【０００６】本発明はこのような点に鑑みなされたもの
であって、ＶＳＹＮＣ基準モードへの切り換え時の最初
のドラム位相誤差の最大量を小さくするように工夫した
新規なドラムサーボ制御システムを提供することを目的
とする。
であって、ＶＳＹＮＣ基準モードへの切り換え時の最初
のドラム位相誤差の最大量を小さくするように工夫した
新規なドラムサーボ制御システムを提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明のドラムサーボ制御システムは、ＶＴＲのドラ
ムサーボ制御回路と、外部から入力される垂直同期信号
を前記ドラムサーボ制御回路へ入力する入力路に設けら
れたスイッチ手段と、前記ドラムサーボ制御回路へ入力
される垂直同期信号をリセット信号とし該リセット信号
からドラムＦＧ信号をカウントして所定カウント値まで
の時間に対応する幅の第１マスク信号を生じるととも
に、該第１マスク信号期間以外は第１セット信号を生じ
る第１の信号発生手段と、ドラムＰＧ信号をリセット信
号とし該リセット信号からドラムＦＧ信号をカウントし
て第１のカウント値と第２のカウント値で決まる幅の第
２セット信号を生じるとともに、該第２セット信号以外
は第２マスク信号を生じる第２の信号発生手段と、前記
第１、第２セット信号が共に存在する期間の幅の第３セ
ット信号を出力するとともに、該第３セット信号期間以
外は第３マスク信号を生じ、前記第３セット信号によっ
て前記スイッチ手段をＯＮさせ、第３マスク信号によっ
て前記スイッチ手段をＯＦＦさせるように前記スイッチ
手段を制御する論理手段とを備えている。
め本発明のドラムサーボ制御システムは、ＶＴＲのドラ
ムサーボ制御回路と、外部から入力される垂直同期信号
を前記ドラムサーボ制御回路へ入力する入力路に設けら
れたスイッチ手段と、前記ドラムサーボ制御回路へ入力
される垂直同期信号をリセット信号とし該リセット信号
からドラムＦＧ信号をカウントして所定カウント値まで
の時間に対応する幅の第１マスク信号を生じるととも
に、該第１マスク信号期間以外は第１セット信号を生じ
る第１の信号発生手段と、ドラムＰＧ信号をリセット信
号とし該リセット信号からドラムＦＧ信号をカウントし
て第１のカウント値と第２のカウント値で決まる幅の第
２セット信号を生じるとともに、該第２セット信号以外
は第２マスク信号を生じる第２の信号発生手段と、前記
第１、第２セット信号が共に存在する期間の幅の第３セ
ット信号を出力するとともに、該第３セット信号期間以
外は第３マスク信号を生じ、前記第３セット信号によっ
て前記スイッチ手段をＯＮさせ、第３マスク信号によっ
て前記スイッチ手段をＯＦＦさせるように前記スイッチ
手段を制御する論理手段とを備えている。
【０００８】
【作用】このような構成によると、第２マスク信号はス
イッチ手段を通過した垂直同期信号によって生じ、この
垂直同期信号の次の垂直同期信号は論理手段から得られ
る第３セット信号の期間に入らないので、スイッチ手段
を通過できずマスクされることになる。第２セット信号
はドラム位相目標をその第２セット信号の略中央に位置
するような関係にセットでき、この第２セット信号と第
１セット信号の論理積出力でスイッチ手段を制御するこ
とにより、そのドラム位相目標の前と後に位置する垂直
同期信号のいずれか一方が取り出され、他方がマスクさ
れる。従って、取り出された垂直同期信号とドラムの位
置目標との差は小さく抑えられることになる。
イッチ手段を通過した垂直同期信号によって生じ、この
垂直同期信号の次の垂直同期信号は論理手段から得られ
る第３セット信号の期間に入らないので、スイッチ手段
を通過できずマスクされることになる。第２セット信号
はドラム位相目標をその第２セット信号の略中央に位置
するような関係にセットでき、この第２セット信号と第
１セット信号の論理積出力でスイッチ手段を制御するこ
とにより、そのドラム位相目標の前と後に位置する垂直
同期信号のいずれか一方が取り出され、他方がマスクさ
れる。従って、取り出された垂直同期信号とドラムの位
置目標との差は小さく抑えられることになる。
【０００９】
【実施例】本発明を実施した図１において、１は同期信
号規制回路であり、この回路１は外部回路からの垂直同
期信号を伝送する入力路２に設けられたスイッチ３と、
このスイッチ３の出力側の線路４に出力される垂直同期
信号（２５／３０Ｈｚの垂直同期信号）をリセット信号
としてドラムＦＧ信号をカウントし、第１マスク信号を
発生するとともに第１マスク信号期間以外は第１セット
信号を発生する第１の信号発生回路５と、ドラムＰＧ信
号をリセット信号としてドラムＰＧ信号をカウントし、
第２セット信号を発生するとともに第２セット信号以外
の期間は第２マスク信号を発生する第２の信号発生回路
６と、第１、第２の信号発生回路５、６からの信号の論
理積をとり、その出力によってスイッチ４のＯＮ／ＯＦ
Ｆを制御するＡＮＤ回路７とから成っている。線路４の
２５／３０Ｈｚの垂直同期信号はドラムサーボ回路８へ
与えられる。
号規制回路であり、この回路１は外部回路からの垂直同
期信号を伝送する入力路２に設けられたスイッチ３と、
このスイッチ３の出力側の線路４に出力される垂直同期
信号（２５／３０Ｈｚの垂直同期信号）をリセット信号
としてドラムＦＧ信号をカウントし、第１マスク信号を
発生するとともに第１マスク信号期間以外は第１セット
信号を発生する第１の信号発生回路５と、ドラムＰＧ信
号をリセット信号としてドラムＰＧ信号をカウントし、
第２セット信号を発生するとともに第２セット信号以外
の期間は第２マスク信号を発生する第２の信号発生回路
６と、第１、第２の信号発生回路５、６からの信号の論
理積をとり、その出力によってスイッチ４のＯＮ／ＯＦ
Ｆを制御するＡＮＤ回路７とから成っている。線路４の
２５／３０Ｈｚの垂直同期信号はドラムサーボ回路８へ
与えられる。
【００１０】第２の信号発生回路６は、図２のに示す
ドラムＰＧ信号ＰＧ1が入力されると、リセットされ、
カウントを１から開始し、１０カウント目で立ち上が
り、２２カウント目で立ち下がる第２セット信号ＰＳ2
を出力する。この第２セット信号ＰＳ2の略中央にドラ
ムの位相目標が位置する。第２の信号発生回路６は前記
第２セット信号以外の期間は第２マスク信号ＰＭ2を出
力する。この第２の信号発生回路６は次のドラムＰＧ信
号ＰＧ2がくると、再びリセットされ、同じような動作
を繰り返す。
ドラムＰＧ信号ＰＧ1が入力されると、リセットされ、
カウントを１から開始し、１０カウント目で立ち上が
り、２２カウント目で立ち下がる第２セット信号ＰＳ2
を出力する。この第２セット信号ＰＳ2の略中央にドラ
ムの位相目標が位置する。第２の信号発生回路６は前記
第２セット信号以外の期間は第２マスク信号ＰＭ2を出
力する。この第２の信号発生回路６は次のドラムＰＧ信
号ＰＧ2がくると、再びリセットされ、同じような動作
を繰り返す。
【００１１】一方、第１の信号発生回路５は図２ので
示す垂直同期信号（イ）をリセット信号としてカウント
を開始し、リセット信号［従って、垂直同期信号
（イ）］で立ち下がり、１１カウント目で立ち上がる第
１マスク信号ＰＭ1を出力するとともに、第１マスク信
号ＰＭ1の期間以外は第１セット信号ＰＳ1を出力する。
示す垂直同期信号（イ）をリセット信号としてカウント
を開始し、リセット信号［従って、垂直同期信号
（イ）］で立ち下がり、１１カウント目で立ち上がる第
１マスク信号ＰＭ1を出力するとともに、第１マスク信
号ＰＭ1の期間以外は第１セット信号ＰＳ1を出力する。
【００１２】前記第１、第２の信号発生回路５、６の出
力を入力するＡＮＤ回路７は図２のに示すように、第
３セット信号ＰＳ3、ＰＳ3'と第３マスク信号ＰＭ3を出
力する。第３セット信号ＰＳ3、ＰＳ3'は第１、第２セ
ット信号ＰＳ1、ＰＳ2の同時存在に基いて生じる。
力を入力するＡＮＤ回路７は図２のに示すように、第
３セット信号ＰＳ3、ＰＳ3'と第３マスク信号ＰＭ3を出
力する。第３セット信号ＰＳ3、ＰＳ3'は第１、第２セ
ット信号ＰＳ1、ＰＳ2の同時存在に基いて生じる。
【００１３】スイッチ３はＡＮＤ回路７から与えられる
電圧がハイレベルのときＯＮで、ローレベルのときＯＦ
Ｆになるように構成されている。従って、第３セット信
号ＰＳ3、ＰＳ3'の期間はＯＮする。このとき、ＰＳ3の
期間に垂直同期信号（イ）がドラムサーボ制御回路８へ
供給されるが、ＰＳ3'の期間に垂直同期信号（ロ）は位
置していないので、スイッチ３を通過することはでき
ず、マスクされる。この図２の信号関係の場合、最大の
ドラム位相誤差Ｗは図５の従来例のそれに比して小さく
なっている。
電圧がハイレベルのときＯＮで、ローレベルのときＯＦ
Ｆになるように構成されている。従って、第３セット信
号ＰＳ3、ＰＳ3'の期間はＯＮする。このとき、ＰＳ3の
期間に垂直同期信号（イ）がドラムサーボ制御回路８へ
供給されるが、ＰＳ3'の期間に垂直同期信号（ロ）は位
置していないので、スイッチ３を通過することはでき
ず、マスクされる。この図２の信号関係の場合、最大の
ドラム位相誤差Ｗは図５の従来例のそれに比して小さく
なっている。
【００１４】次に図３は、垂直同期信号（イ）（ロ）・・
・が図２の場合に対し左側へ少しずれている場合におけ
る図１の回路による動作波形を示している。この信号関
係の場合は、垂直同期信号（イ）がマスクされ、垂直同
期信号（ロ）が通過される。この場合も最大のドラム位
相誤差Ｗは図５の従来例に比して小さくなっている。
・が図２の場合に対し左側へ少しずれている場合におけ
る図１の回路による動作波形を示している。この信号関
係の場合は、垂直同期信号（イ）がマスクされ、垂直同
期信号（ロ）が通過される。この場合も最大のドラム位
相誤差Ｗは図５の従来例に比して小さくなっている。
【００１５】
【発明の効果】以上説明したように本発明によれば、Ｖ
ＴＲにおいてＶＳＹＮＣ基準モードへの切り換え時の最
初のドラム位相誤差を目標値へ引き込むまでの時間が短
時間で済み、ＶＳＹＮＣ基準モードへの切り換え時の画
質の劣化を実質的に抑えることができる。また、位相同
期引き込みの前／後に関わらず同一の回路動作でよいの
で、位相同期引き込みの前／後を判断する必要がなく、
回路が簡略化される。また、映像信号が途絶え再度入力
が開始された場合や、外乱によりサーボ位相が大きく変
化した場合でも垂直同期信号との位相誤差が小さくなる
方の垂直同期信号が自動的にサーボ基準として選択され
るので、サーボ引き込み時間を少なくできる。
ＴＲにおいてＶＳＹＮＣ基準モードへの切り換え時の最
初のドラム位相誤差を目標値へ引き込むまでの時間が短
時間で済み、ＶＳＹＮＣ基準モードへの切り換え時の画
質の劣化を実質的に抑えることができる。また、位相同
期引き込みの前／後に関わらず同一の回路動作でよいの
で、位相同期引き込みの前／後を判断する必要がなく、
回路が簡略化される。また、映像信号が途絶え再度入力
が開始された場合や、外乱によりサーボ位相が大きく変
化した場合でも垂直同期信号との位相誤差が小さくなる
方の垂直同期信号が自動的にサーボ基準として選択され
るので、サーボ引き込み時間を少なくできる。
【図１】本発明を実施したＶＴＲのドラムサーボ制御シ
ステムの同期信号規制回路部分を示す回路図。
ステムの同期信号規制回路部分を示す回路図。
【図２】その動作説明波形図。
【図３】同じく、垂直同期信号が図２の場合に対しずれ
たときの、その動作説明波形図。
たときの、その動作説明波形図。
【図４】従来例の回路図。
【図５】従来例の動作説明波形図。
１ 同期信号規制回路 ２ 垂直同期信号入力路 ３ スイッチ ４ スイッチの出力側の線路 ５ 第１の信号発生回路 ６ 第２の信号発生回路 ７ ＡＮＤ回路 ８ ドラムサーボ回路
Claims (1)
- 【請求項１】ＶＴＲのドラムサーボ制御回路と、 外部から入力される垂直同期信号を前記ドラムサーボ制
御回路へ入力する入力路に設けられたスイッチ手段と、 前記ドラムサーボ制御回路へ入力される垂直同期信号を
リセット信号とし該リセット信号からドラムＦＧ信号を
カウントして所定カウント値までの時間に対応する幅の
第１マスク信号を生じるとともに、該第１マスク信号期
間以外は第１セット信号を生じる第１の信号発生手段
と、 ドラムＰＧ信号をリセット信号とし該リセット信号から
ドラムＦＧ信号をカウントして第１のカウント値と第２
のカウント値で決まる幅の第２セット信号を生じるとと
もに、該第２セット信号以外は第２マスク信号を生じる
第２の信号発生手段と、 前記第１、第２セット信号が共に存在する期間の幅の第
３セット信号を出力するとともに、該第３セット信号期
間以外は第３マスク信号を生じ、前記第３セット信号に
よって前記スイッチ手段をＯＮさせ、第３マスク信号に
よって前記スイッチ手段をＯＦＦさせるように前記スイ
ッチ手段を制御する論理手段と、 を備えるドラムサーボ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170171A JP2798870B2 (ja) | 1993-07-09 | 1993-07-09 | ドラムサーボ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5170171A JP2798870B2 (ja) | 1993-07-09 | 1993-07-09 | ドラムサーボ制御システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729261A JPH0729261A (ja) | 1995-01-31 |
| JP2798870B2 true JP2798870B2 (ja) | 1998-09-17 |
Family
ID=15900010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5170171A Expired - Lifetime JP2798870B2 (ja) | 1993-07-09 | 1993-07-09 | ドラムサーボ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798870B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3610797B2 (ja) | 1998-12-11 | 2005-01-19 | 豊田工機株式会社 | ベーンポンプ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223054A (ja) * | 1985-03-25 | 1985-11-07 | Hitachi Ltd | 磁気記録再生装置のサーボ制御回路 |
-
1993
- 1993-07-09 JP JP5170171A patent/JP2798870B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729261A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954893A (en) | Reference signal producing circuit for phase servo control | |
| KR880003285A (ko) | 비디오 레코더 | |
| JP2798870B2 (ja) | ドラムサーボ制御システム | |
| US5519500A (en) | Synchronization signal generating circuit | |
| KR100207621B1 (ko) | 비디오 테이프 레코더의 스큐보상장치 | |
| US4468699A (en) | Circuit arrangement for the control of the vertical deflection | |
| KR900002236B1 (ko) | 자기기록 재생장치의 모터 서보회로 | |
| US4860102A (en) | Circuitry for automatically switching the control speed of a phase-control circuit | |
| KR0115148Y1 (ko) | 비데오 테이프 레코더의 헤드 스위칭 포인트 자동 조정회로 | |
| JP2558475B2 (ja) | 記録媒体の回転制御装置 | |
| KR0143286B1 (ko) | 비디오 카세트 레코더의 페이저 제너레이터 조정방법 | |
| SU1660046A1 (ru) | Устройство для управления скоростью движения носителя магнитной записи (6*7) | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| SU906031A1 (ru) | Устройство коррекции временных искажений | |
| KR910007190Y1 (ko) | 문자표시 장치의 문자표시 안정회로 | |
| KR0152930B1 (ko) | 동기신호 안정화 회로 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| KR910007642Y1 (ko) | 더블아짐스 4헤드 제어회로 | |
| US5486873A (en) | Screen-art circuit adopting an analog method | |
| JPH0832832A (ja) | 同期信号補償回路 | |
| JPS60229590A (ja) | タイミングパルス発生回路 | |
| JPH0435521A (ja) | パルス供給回路 | |
| JPH039615A (ja) | 位相同期型発振回路 | |
| JPH07170529A (ja) | 自動ホワイトバランス調整回路 | |
| JPH0362788A (ja) | 基準信号作成回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |