JPS58151785A - 時間軸補正器 - Google Patents
時間軸補正器Info
- Publication number
- JPS58151785A JPS58151785A JP57033804A JP3380482A JPS58151785A JP S58151785 A JPS58151785 A JP S58151785A JP 57033804 A JP57033804 A JP 57033804A JP 3380482 A JP3380482 A JP 3380482A JP S58151785 A JPS58151785 A JP S58151785A
- Authority
- JP
- Japan
- Prior art keywords
- inch
- vtr
- time constant
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＶＴＲから再生された映像信号の時間軸変動を
補正して安定な映像信号にする時間軸補正器に関するも
のである。
補正して安定な映像信号にする時間軸補正器に関するも
のである。
時間軸補正器においては、ＶＴＲの再生信号に含まれる
時間軸変動を補正するために、その再生信号の位相変動
に合った書き込みクロック信号によってディジタル変換
した映像データなディジタルメモリに書き込み、基準信
号の位相に合った読み出しクロック信号によって、上記
メモリからデータを読み出す処理を行う。
時間軸変動を補正するために、その再生信号の位相変動
に合った書き込みクロック信号によってディジタル変換
した映像データなディジタルメモリに書き込み、基準信
号の位相に合った読み出しクロック信号によって、上記
メモリからデータを読み出す処理を行う。
しだがって、ジッタを持った再生映像信号の位相に合っ
た書き込みクロック信号を作る必要がある。書き込みク
ロック発生器は一般には自動周波数制御（ＡＦＣ）回路
と自動位相制御（ＡＰＣ）回路の二つから構成されてい
るが、再生ＶＴＲとして。
た書き込みクロック信号を作る必要がある。書き込みク
ロック発生器は一般には自動周波数制御（ＡＦＣ）回路
と自動位相制御（ＡＰＣ）回路の二つから構成されてい
るが、再生ＶＴＲとして。
２吋４ヘツドＶＴＲ，１吋ヘリカルＶＴＲ２Ｖ４吋Ｕｍ
ａｔｉｃ ＶＴＲ等を考えると、その再生信号の位相
変動の量および変動周波数成分には違いがある。
ａｔｉｃ ＶＴＲ等を考えると、その再生信号の位相
変動の量および変動周波数成分には違いがある。
しだがって、これらのＶＴＲに１台の時間軸補正器で対
応しようとすると、ＡＦＣ回路を一ヒ記全てのＶＴＲに
十分追従させることが困難であり、残留時間軸変動量を
、どのＶＴＲに対しても最小の値にすることができなか
った。
応しようとすると、ＡＦＣ回路を一ヒ記全てのＶＴＲに
十分追従させることが困難であり、残留時間軸変動量を
、どのＶＴＲに対しても最小の値にすることができなか
った。
本発明は、これらの欠点を解決するために、書き込みク
ロック発生回路のＡＦＣ回路に、それぞれのＶＴＲに合
った時定数をもったものを用意し。
ロック発生回路のＡＦＣ回路に、それぞれのＶＴＲに合
った時定数をもったものを用意し。
それを選択し使用することによって、一台の時間軸補正
器で各種のＶＴＲに対応できる汎用性を持たせるように
したものである。
器で各種のＶＴＲに対応できる汎用性を持たせるように
したものである。
次に１本発明を説明するに先立って従来の時間軸補正器
について説明する。
について説明する。
第１図は２時間軸補正器の一般的系統図である。
端子ｊかものＶＴＲ再生映像信号はＡ／Ｄ変換器２と書
き込みクロック発生器３に入る。ＡＤ変換器２では書き
込みクロック発生器３からの書き込みクロックで映像信
号はＡ／Ｄ変換され、データはメモリ４に書き込まれる
。一方、入力端子９に加えられた基準信号から読み出し
クロック発生器７で作られた読み出しクロック信号によ
ってメモリ４から読み出されたデータは、 Ｄ／Ａ変換
器５で読み出しクロック信号によって変換され９時間軸
の補市された映像信号が端子８に得られる。メモリ制御
器６は、書き込みクロック信号と読み出しクロック信号
を受けて、メモリ４を制御するものである。ここで、書
き込みクロック発生器３について第２図のブロック図を
用いて説明する。再生映像信号から分離された水平同期
信号が端子１０に加えられ２位相比較器１１で９次に述
べる発振器出力を分周した水平同期周期の信号と位相が
比較され。
き込みクロック発生器３に入る。ＡＤ変換器２では書き
込みクロック発生器３からの書き込みクロックで映像信
号はＡ／Ｄ変換され、データはメモリ４に書き込まれる
。一方、入力端子９に加えられた基準信号から読み出し
クロック発生器７で作られた読み出しクロック信号によ
ってメモリ４から読み出されたデータは、 Ｄ／Ａ変換
器５で読み出しクロック信号によって変換され９時間軸
の補市された映像信号が端子８に得られる。メモリ制御
器６は、書き込みクロック信号と読み出しクロック信号
を受けて、メモリ４を制御するものである。ここで、書
き込みクロック発生器３について第２図のブロック図を
用いて説明する。再生映像信号から分離された水平同期
信号が端子１０に加えられ２位相比較器１１で９次に述
べる発振器出力を分周した水平同期周期の信号と位相が
比較され。
時定数回路１２で積分され、電圧制御発振器１３を制御
する。電圧制御発振器１３の出力は、水平同期周波数に
なる捷で分局器１４で分周され、上記位相比較器１１へ
送られる。そして位相比較器１１２時定数回路１２．電
圧制御発振器１３２分局器１４．とて自動周波数制御（
ＡＦＣ）回路を構成している。次に電圧制御発振器１３
の出力の一方は、自動位相制御（ＡＰＣ）回路１５に入
り、再生映像信号から抽出されたバースト信号が端子１
６かも加えられ、バーストの位相に合った書き込みクロ
ック信号１７になる。
する。電圧制御発振器１３の出力は、水平同期周波数に
なる捷で分局器１４で分周され、上記位相比較器１１へ
送られる。そして位相比較器１１２時定数回路１２．電
圧制御発振器１３２分局器１４．とて自動周波数制御（
ＡＦＣ）回路を構成している。次に電圧制御発振器１３
の出力の一方は、自動位相制御（ＡＰＣ）回路１５に入
り、再生映像信号から抽出されたバースト信号が端子１
６かも加えられ、バーストの位相に合った書き込みクロ
ック信号１７になる。
このような構成の書き込みクロック発生方式であると２
次のようなＶＴＲの種類による位相変動の違いに対して
ＡＦＣ回路が十分追従しない。２吋４ヘツドＶＴＨの再
生位相変動の周波数成分は９６０ Ｈｚ と高い周波数
成分が一番多く変動量はｌμｓｅｃ程度であるが、１吋
ヘリカルＶＴＲ、％吋ヘリカルＶＴＲ等のヘリカルＶＴ
Ｒの位相変動の周波数成分は６０Ｈｚと低い成分が一番
多く、変動量は１００μｓｅｃ程度である。
次のようなＶＴＲの種類による位相変動の違いに対して
ＡＦＣ回路が十分追従しない。２吋４ヘツドＶＴＨの再
生位相変動の周波数成分は９６０ Ｈｚ と高い周波数
成分が一番多く変動量はｌμｓｅｃ程度であるが、１吋
ヘリカルＶＴＲ、％吋ヘリカルＶＴＲ等のヘリカルＶＴ
Ｒの位相変動の周波数成分は６０Ｈｚと低い成分が一番
多く、変動量は１００μｓｅｃ程度である。
従って１吋用に設計したＡＦＣ回路を２吋ＶＴＲの再生
に使用すると残留位相変動量は、１吋に比べ２吋の方が
約３倍になってしまう。
に使用すると残留位相変動量は、１吋に比べ２吋の方が
約３倍になってしまう。
そこで１本発明では、第３図に一実施例を示すように時
定数回路としてそれぞれのＶＴＲの位相ｆ＠に最適な回
路を設けることによって、一台の装置で２位相変動量の
違いに対応できる汎用装置とすることができる。第３図
において、１２Ａ、１２Ｂはそれぞれ時定数回路、２０
は端子１９に加えられた２吋４ヘツドスイツチング信号
を検出するスイッチング信号検出器、１８はこの検出信
号によって時定数回路１２Ａと１２Ｂの信号を切換える
切換器でちる。
定数回路としてそれぞれのＶＴＲの位相ｆ＠に最適な回
路を設けることによって、一台の装置で２位相変動量の
違いに対応できる汎用装置とすることができる。第３図
において、１２Ａ、１２Ｂはそれぞれ時定数回路、２０
は端子１９に加えられた２吋４ヘツドスイツチング信号
を検出するスイッチング信号検出器、１８はこの検出信
号によって時定数回路１２Ａと１２Ｂの信号を切換える
切換器でちる。
この動作について説明すると、１２Ａ、１２Ｂがそれぞ
れ１吋ヘリカルＶＴＲ，２吋４へ；ｚドＶＴＲに適合し
た時定数を有する時定数回路とすれば。
れ１吋ヘリカルＶＴＲ，２吋４へ；ｚドＶＴＲに適合し
た時定数を有する時定数回路とすれば。
スイッチング信号検出器２０が端子１９に加えられた２
吋４ヘツドスイツチング信号を検出した場合は切換器１
８において１時定数回路１２Ｂの出力を選択し電圧制御
発振器１３へ送る。また、端子１９に２吋４ヘツドスイ
ツチング信号が加えられていない場合は切換器１８は時
定数回路１２Ａの出力を選択し電圧制御発振器１３へ送
る。
吋４ヘツドスイツチング信号を検出した場合は切換器１
８において１時定数回路１２Ｂの出力を選択し電圧制御
発振器１３へ送る。また、端子１９に２吋４ヘツドスイ
ツチング信号が加えられていない場合は切換器１８は時
定数回路１２Ａの出力を選択し電圧制御発振器１３へ送
る。
したがって、１吋ヘリカルＶＴＲ，２吋４ヘツドＶＴＲ
にそれぞれ最適な時定数回路の出力が選択されるため、
残留時間軸変動量を上記各ＶＴＲに対して最小の値とす
ることができる。
にそれぞれ最適な時定数回路の出力が選択されるため、
残留時間軸変動量を上記各ＶＴＲに対して最小の値とす
ることができる。
以上説明したごとく本発明によれば、一台の時間軸補正
装置で２吋４ヘッドＶＴＲ，１吋ヘリカルＶＴＲ等各種
のＶＴＲに対応できる汎用性を持たせることができる。
装置で２吋４ヘッドＶＴＲ，１吋ヘリカルＶＴＲ等各種
のＶＴＲに対応できる汎用性を持たせることができる。
第１図は２時間軸補正器の一般的系統図、第２図は、従
来の書き込みクロック発生器、第３図は本発明の一実施
例の書き込みクロック発生器である。 １１：位相比較器、１２： １２Ａ、１２Ｂ時定数回路
。 １３：電王制仰発振器、１４：分周回路、１５： ＡＰ
Ｃ回路、２ｏニスイツチング信号検出器。 代理人 弁理士 薄 １）利 壕 第１図
来の書き込みクロック発生器、第３図は本発明の一実施
例の書き込みクロック発生器である。 １１：位相比較器、１２： １２Ａ、１２Ｂ時定数回路
。 １３：電王制仰発振器、１４：分周回路、１５： ＡＰ
Ｃ回路、２ｏニスイツチング信号検出器。 代理人 弁理士 薄 １）利 壕 第１図
Claims (1)
- 【特許請求の範囲】 入力映像信号から分離した水平同期信号と、電圧制御発
振器の出力を分周した信号とを位相比較し９位相差に対
応する信号を時定数回路を介して一ヒ記電圧制御発振器
に加えるようにした自動周波数制御回路と上記発揖器の
出力を上記人力映像信号から抽出したバースト信号の位
相に一致するように制御する自動位相制御回路とからな
る書き込みクロック発生器を備える時間軸補正器におい
て。 −Ｆ記時定数回路として１時定数の異る複数の回路を有
し、入力映像信号の位相変動の周期の相違に対応して、
上記時定数回路を選択するようにしたことを特徴とする
時間軸補正器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033804A JPS58151785A (ja) | 1982-03-05 | 1982-03-05 | 時間軸補正器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57033804A JPS58151785A (ja) | 1982-03-05 | 1982-03-05 | 時間軸補正器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58151785A true JPS58151785A (ja) | 1983-09-09 |
Family
ID=12396657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57033804A Pending JPS58151785A (ja) | 1982-03-05 | 1982-03-05 | 時間軸補正器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151785A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113785A (ja) * | 1984-06-29 | 1986-01-22 | Hitachi Ltd | 時間軸エラ−補正装置 |
| JPS63164775A (ja) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | テレビジヨン信号処理装置 |
-
1982
- 1982-03-05 JP JP57033804A patent/JPS58151785A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113785A (ja) * | 1984-06-29 | 1986-01-22 | Hitachi Ltd | 時間軸エラ−補正装置 |
| JPH084337B2 (ja) * | 1984-06-29 | 1996-01-17 | 株式会社日立製作所 | 時間軸エラ−補正装置 |
| JPS63164775A (ja) * | 1986-12-26 | 1988-07-08 | Matsushita Electric Ind Co Ltd | テレビジヨン信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438456A (en) | Time base corrector | |
| US5528307A (en) | Clock generator | |
| JP2995923B2 (ja) | 同期クロック発生回路 | |
| KR930010690B1 (ko) | 시간축 보정 장치의 서입 클럭 발생회로 | |
| JPH0564171A (ja) | デイジタルビデオ・オーデイオ信号伝送方式及びデイジタルオーデイオ信号再生方法 | |
| JPS58151785A (ja) | 時間軸補正器 | |
| JPS583482A (ja) | ビデオ信号デジタル処理装置 | |
| US4737861A (en) | System for recording component signals and reproducing a composite video signal and component signals including adding color burst to the luminance component | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| US4677459A (en) | Reference signal generator | |
| EP0460964A2 (en) | Time base correcting apparatus | |
| JPH0319632B2 (ja) | ||
| JP3137715B2 (ja) | ディジタル静止画装置 | |
| US6006006A (en) | Frame pulse generation apparatus for a video cassette recorder | |
| JPS6128269B2 (ja) | ||
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JP2525883B2 (ja) | 同期変換装置 | |
| JPH02123882A (ja) | ビデオディスクプレーヤ | |
| KR0132228Y1 (ko) | 노이즈 바 고정장치 | |
| JP2548312B2 (ja) | 時間軸補正装置 | |
| JPH01261090A (ja) | 時間軸補正回路 | |
| JPH0644809B2 (ja) | 音声信号の再生位相制御回路 | |
| JPH0530477A (ja) | 時間軸補正回路 | |
| JPH0737325A (ja) | ディスク再生装置 | |
| JPH05130569A (ja) | 時間軸補正装置 |