JPS58199416A - デジタルオ−デイオプレ−ヤのｐｌｌ回路 - Google Patents
デジタルオ−デイオプレ−ヤのｐｌｌ回路Info
- Publication number
- JPS58199416A JPS58199416A JP8288082A JP8288082A JPS58199416A JP S58199416 A JPS58199416 A JP S58199416A JP 8288082 A JP8288082 A JP 8288082A JP 8288082 A JP8288082 A JP 8288082A JP S58199416 A JPS58199416 A JP S58199416A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- circuit
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
- G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はコンパクトディスク（以下ＣＤと呼ぶ）方式の
デ、ジタルオーディオディスク（以下Ｄ Ａ Ｄと呼ぶ
）プレーヤに於て、ディスクより再生される変調信号を
復調するためのＰＩ＋Ｌ（フェーズロックドルーり回路
に関するものである。
デ、ジタルオーディオディスク（以下Ｄ Ａ Ｄと呼ぶ
）プレーヤに於て、ディスクより再生される変調信号を
復調するためのＰＩ＋Ｌ（フェーズロックドルーり回路
に関するものである。
従来のこの種の装置が第１図に示され、１０はディスク
からピックアップによって再生された信号が入力される
入力端子、１２はゼロクμ×ディテクタ、１４は位相比
較器、１６はループフィルタ、１８はｖａｏ（、ｐルテ
ージコントロールドオシレータ）、２０はｖｏｏｌ Ｂ
の出力端子である。
からピックアップによって再生された信号が入力される
入力端子、１２はゼロクμ×ディテクタ、１４は位相比
較器、１６はループフィルタ、１８はｖａｏ（、ｐルテ
ージコントロールドオシレータ）、２０はｖｏｏｌ Ｂ
の出力端子である。
次に動作に１ついて説明する。ＣＤ方式に・おいて変調
方式はＷ ＩＦ Ｍ （Ｅｉｇｈｔｔｏ ＩＰｏｕｒｔ
ｅａｎ Ｍｏｄｕ／ａｔｕｉｎ）が採用されている。
方式はＷ ＩＦ Ｍ （Ｅｉｇｈｔｔｏ ＩＰｏｕｒｔ
ｅａｎ Ｍｏｄｕ／ａｔｕｉｎ）が採用されている。
従ってディスク上にはＦｉＦＭ信号が記録されており、
Ｆｉ、ＩＦＭ信号の最小反転幅’Ｉ’ｍｉｎと最大反転
幅Ｔｍａｚはチャンネルピット長をＴとすると、そ吻区
ぞれ３Ｔ及びＩＩＴである。（こ・こで＋＝４．３２１
８ＭＨｚである。） この様なＥＦＭ信号を褒詞するためＫは周知のようＶＣ
ＰＬＬ回路が使われておシディスクより再生されるＫＦ
Ｍ信号から４．３２１８ ＭＨｚのＮ倍（Ｎは偶数）の
クロック信号を再生してこのクロック信号によりＫＦＭ
信号を復調している。
Ｆｉ、ＩＦＭ信号の最小反転幅’Ｉ’ｍｉｎと最大反転
幅Ｔｍａｚはチャンネルピット長をＴとすると、そ吻区
ぞれ３Ｔ及びＩＩＴである。（こ・こで＋＝４．３２１
８ＭＨｚである。） この様なＥＦＭ信号を褒詞するためＫは周知のようＶＣ
ＰＬＬ回路が使われておシディスクより再生されるＫＦ
Ｍ信号から４．３２１８ ＭＨｚのＮ倍（Ｎは偶数）の
クロック信号を再生してこのクロック信号によりＫＦＭ
信号を復調している。
第２図はかかるＰＬＬ回路の作用動作を説明する図であ
り、（ａ）はディスクよりピックアップによって再生さ
１光ＥＦＭ信号である。この信号が第１図の入力端子１
０に加えられ、ゼロクロスディテクタ１２でゼロクロス
の情報がとシ出され（ｂ）、十分幅の狭いゼロクロスパ
ルス信号に整形され（Ｃ）、位相比較１４に加えられる
。
り、（ａ）はディスクよりピックアップによって再生さ
１光ＥＦＭ信号である。この信号が第１図の入力端子１
０に加えられ、ゼロクロスディテクタ１２でゼロクロス
の情報がとシ出され（ｂ）、十分幅の狭いゼロクロスパ
ルス信号に整形され（Ｃ）、位相比較１４に加えられる
。
一方発振周波数４．３２１８ ＭＨｚのＶＣ０１８Ｏ出
力即ち再生クロック信号（ｄ）も位相比較器１４に加え
られる。位相比較器１４はゼロクロス）４ルス信号（０
）の前縁でセットされ、ＶＯ０１８の出力（（１）の後
縁でリセットされるシリッゾ７０ツゾとサンプルホール
ド回路で構成されている。上記７リツゾフロツゾは位相
誤差信号（θ）を出力する。
力即ち再生クロック信号（ｄ）も位相比較器１４に加え
られる。位相比較器１４はゼロクロス）４ルス信号（０
）の前縁でセットされ、ＶＯ０１８の出力（（１）の後
縁でリセットされるシリッゾ７０ツゾとサンプルホール
ド回路で構成されている。上記７リツゾフロツゾは位相
誤差信号（θ）を出力する。
この位相誤差信号（−）の後縁よυ幅の狭いサンプリン
グツ母ルス（ｆ）が作られ、位相誤差信号（ｅ）の前縁
とサンプリングツｆルス（ｆ）の後縁とでランプ波形（
ｇ）が作られる。このランプ波形（ｇ）をサンゾリング
ツ４ルス（ｆ）でサンプルホールドするとサングルホー
ルドされた位相誤差信号（ｈ）が得られる。この位相誤
差信号（ｈ）はループフィルタ１６により平滑化され、
ＶＣｏｌｇに加えられる。
グツ母ルス（ｆ）が作られ、位相誤差信号（ｅ）の前縁
とサンプリングツｆルス（ｆ）の後縁とでランプ波形（
ｇ）が作られる。このランプ波形（ｇ）をサンゾリング
ツ４ルス（ｆ）でサンプルホールドするとサングルホー
ルドされた位相誤差信号（ｈ）が得られる。この位相誤
差信号（ｈ）はループフィルタ１６により平滑化され、
ＶＣｏｌｇに加えられる。
ｖａｏＩＢはこの平滑化された位相誤差信号（ｈ）に応
じて発振し、ディスクから再生されたＦｉＦＭ信号のゼ
ロクロス点即ちゼロクロメノ４ルス信号（ｅ）に位相同
期し、出力端子には４，３２１８ ＭＨｚの再生クロッ
ク信号（（１）が得られる。通常ＶａＯの発振周波数は
４．３２１８ ＭＨｚか４．３２１８ ＭＨｚの偶数倍
が選ばれる。
じて発振し、ディスクから再生されたＦｉＦＭ信号のゼ
ロクロス点即ちゼロクロメノ４ルス信号（ｅ）に位相同
期し、出力端子には４，３２１８ ＭＨｚの再生クロッ
ク信号（（１）が得られる。通常ＶａＯの発振周波数は
４．３２１８ ＭＨｚか４．３２１８ ＭＨｚの偶数倍
が選ばれる。
この再生クロック信号（ｄ）とゼロクロスパルス信号（
Ｃ） ＫよってＥＦＭ信号は復調される。又この再生ク
ロック信号（ｄ）は適当に分周され、例えＩｄ ＯＬ
Ｖ （コンスタントリニヤベロシティ）回転サーがのＡ
ＰＯ（オート、マチックフェーズコントロール）回路へ
比較信号として送られ、水晶発振子から作られた基準信
号である７、３５ＫＨｚと位相比較されピックアップの
ディスク半径位置にかかわらずピックアップとディスク
の相対速度が一定になるようディスク回転が位相制御さ
れる。
Ｃ） ＫよってＥＦＭ信号は復調される。又この再生ク
ロック信号（ｄ）は適当に分周され、例えＩｄ ＯＬ
Ｖ （コンスタントリニヤベロシティ）回転サーがのＡ
ＰＯ（オート、マチックフェーズコントロール）回路へ
比較信号として送られ、水晶発振子から作られた基準信
号である７、３５ＫＨｚと位相比較されピックアップの
ディスク半径位置にかかわらずピックアップとディスク
の相対速度が一定になるようディスク回転が位相制御さ
れる。
従来のＰＬＬ回路は上述の様に構成されているのテＴｍ
１ｎ （＝ ３ Ｔ ）からＴごと４７） Ｔｍａｘ（
−＝ １１ Ｔ ）までの９通りの反転間隔を持ったＦ
ｉＦＭ信号の場合ＰＬＬ回路のキャプチャレンジが広く
とれなかった。従って、ＯＬＶ回転回転デー回転速度制
御の精度を高くしてディスクより再生されるＢＦＭ信号
の周波数がキャプチャレンジ内に収まる様圧しないと、
プレーヤのパワースイッチを入れてディスク回転を始動
させた場合、ＰＬＬ回路が引込まなくなり、回転サーが
のＡＰ（３回路へ比較信号が送れなくなってＯＬＶ回転
回転デー動作不良となる欠点があった。
１ｎ （＝ ３ Ｔ ）からＴごと４７） Ｔｍａｘ（
−＝ １１ Ｔ ）までの９通りの反転間隔を持ったＦ
ｉＦＭ信号の場合ＰＬＬ回路のキャプチャレンジが広く
とれなかった。従って、ＯＬＶ回転回転デー回転速度制
御の精度を高くしてディスクより再生されるＢＦＭ信号
の周波数がキャプチャレンジ内に収まる様圧しないと、
プレーヤのパワースイッチを入れてディスク回転を始動
させた場合、ＰＬＬ回路が引込まなくなり、回転サーが
のＡＰ（３回路へ比較信号が送れなくなってＯＬＶ回転
回転デー動作不良となる欠点があった。
本発明は上記従来の欠点を除去するためになされたもの
で、従来のＰＬＬ回路に１再生されたＥＰＭ信号の最大
反転間隔Ｔ ｍａｘが所定の時間長になるように動作す
るＡ１？Ｏ（オートマチタフフレクエンシイコントロー
ル）回路を付加することによりキャプチャレンジが格段
に広くなシかっ周波数変動に強い安定なＰＬＬ回路を提
供することを目的としている。
で、従来のＰＬＬ回路に１再生されたＥＰＭ信号の最大
反転間隔Ｔ ｍａｘが所定の時間長になるように動作す
るＡ１？Ｏ（オートマチタフフレクエンシイコントロー
ル）回路を付加することによりキャプチャレンジが格段
に広くなシかっ周波数変動に強い安定なＰＬＬ回路を提
供することを目的としている。
次に本発明の一実施例について説明する。第３図は一実
施のブロック図である。第４図は動作説明図である。
施のブロック図である。第４図は動作説明図である。
第３図において、第１図の従来回路と同一部材には同一
符号を付して説明を省略する。本実施例において、ＡＩ
ＦＣ回路はピークホールド回路２２、差動アンプ２４、
ループフィルタ２６、加算器２８分周器３０そして周波
数弁別器３２を含む。
符号を付して説明を省略する。本実施例において、ＡＩ
ＦＣ回路はピークホールド回路２２、差動アンプ２４、
ループフィルタ２６、加算器２８分周器３０そして周波
数弁別器３２を含む。
入力端子１０には前述の如くディスクより再生されたに
、ＩＦＭ信号（ａ）が加えられ、ゼロクロスディテクタ
１２によりゼロクロスの情報が取り出され第４図（１）
に示すゼロクロスパルス信号が出力島れる。ＩＩｉＦＭ
信号には１フルーム（フレーム周波数７．３５ＫＨｚ）
当シ少く共Ｔｍａｘ （＝ｌ Ｉ Ｔ ）が２個連続し
てフレーム同期信号の一部として入っている。このゼロ
クロスパルス信号（１）杜位相比較器１４とピークホー
ルド回路２２に加えられる。
、ＩＦＭ信号（ａ）が加えられ、ゼロクロスディテクタ
１２によりゼロクロスの情報が取り出され第４図（１）
に示すゼロクロスパルス信号が出力島れる。ＩＩｉＦＭ
信号には１フルーム（フレーム周波数７．３５ＫＨｚ）
当シ少く共Ｔｍａｘ （＝ｌ Ｉ Ｔ ）が２個連続し
てフレーム同期信号の一部として入っている。このゼロ
クロスパルス信号（１）杜位相比較器１４とピークホー
ルド回路２２に加えられる。
位相比較器１４、＃−ゾフイｋｌ１１６，７００１８よ
シ構成されるＰＬＬ回路は前述の説明と全く同じように
動作する。
シ構成されるＰＬＬ回路は前述の説明と全く同じように
動作する。
次にＡＩＰＣ回路の動作について説明する。ピークホー
ルド回路２２４１２ｍ加えられたゼロクロス７？ルス信
号（１）は・母ルス間隔に応じてランプ波形（ｊ）に変
換されそのピーク値がホールドされて出力される（ｋ）
。ここでピークホールド値ｖＩは・ぐルス間隔が最大即
ち１１Ｔ （＝ Ｔｍａｘ ）の場合にホールドされ、
フレーム周波数の７．３５ＫＨｚごとにＩＩＴが２個連
続で必ず存在している。即ちピークホールド信号（ｋ）
はディスクの回転速度の情報を有している。このピーク
ホールド信号（ｋ）は差動アンプ２４のグラス不力に加
えられ”□・る。一方ｖｃｏｉａの出力である再生クロ
ック信号（＋１）（４，３２１８ＭＨ２１第２図参照）
は分周器３０にも加えられ、５８８分周され、７．３５
ＫＨｚのパルス信号（Ｚ）に変換される。ノ４ルス信号
（１）は周波数弁別器３２により周波数に応じた電圧ｖ
、に変換され（ｍ）、差動アンプ２４のマイナス大刀に
加えられる。差動アンｆ２４の出力には（ｖｚ’＋）の
電圧、即ちｖｃｏｔｓの再生クロック信号（＋１）Ｋ対
スルゼロクロスノｅルス信号（１）の周波数差を示す周
波数誤差信号が得られる。この誤差電圧はループフィル
タ２６によシ平滑化され加算器２８に加えられる。一方
前述の如き位相誤差信号（ｈ）も加算器２８に加えられ
周波数誤差信号と加算されＶＯｏｌＢはこれらの両誤差
信号に応じて発振する。即ちｖｃｏｉｓはフェーズロッ
クループとＡＦＯルーグを有することが理解される。
ルド回路２２４１２ｍ加えられたゼロクロス７？ルス信
号（１）は・母ルス間隔に応じてランプ波形（ｊ）に変
換されそのピーク値がホールドされて出力される（ｋ）
。ここでピークホールド値ｖＩは・ぐルス間隔が最大即
ち１１Ｔ （＝ Ｔｍａｘ ）の場合にホールドされ、
フレーム周波数の７．３５ＫＨｚごとにＩＩＴが２個連
続で必ず存在している。即ちピークホールド信号（ｋ）
はディスクの回転速度の情報を有している。このピーク
ホールド信号（ｋ）は差動アンプ２４のグラス不力に加
えられ”□・る。一方ｖｃｏｉａの出力である再生クロ
ック信号（＋１）（４，３２１８ＭＨ２１第２図参照）
は分周器３０にも加えられ、５８８分周され、７．３５
ＫＨｚのパルス信号（Ｚ）に変換される。ノ４ルス信号
（１）は周波数弁別器３２により周波数に応じた電圧ｖ
、に変換され（ｍ）、差動アンプ２４のマイナス大刀に
加えられる。差動アンｆ２４の出力には（ｖｚ’＋）の
電圧、即ちｖｃｏｔｓの再生クロック信号（＋１）Ｋ対
スルゼロクロスノｅルス信号（１）の周波数差を示す周
波数誤差信号が得られる。この誤差電圧はループフィル
タ２６によシ平滑化され加算器２８に加えられる。一方
前述の如き位相誤差信号（ｈ）も加算器２８に加えられ
周波数誤差信号と加算されＶＯｏｌＢはこれらの両誤差
信号に応じて発振する。即ちｖｃｏｉｓはフェーズロッ
クループとＡＦＯルーグを有することが理解される。
従ってディスクの回転速度が所定よシ低くなった場合、
ディスクよシ再生されるＫＦ’Ｍ信号の周波数は低くな
るので、最大反転間隔はＩＩＴよシ長くなっておシ、ピ
ークホールド回路２２のピークホールド信号（ｈ）はＶ
、よシ大きくなシＶａＯ・・八８の発振周波数を高くす
るようにＡＦ（３ループが働く。又ディスクの回転速度
が所定より高くなった場合、ディスクよシ再生されるＥ
ＦＭ信号の周波数は高くなるので、最大反転間隔はＩＩ
Ｔよシ短くなっており、ピークホールド回路２２のピー
クホールド電圧はＶｌよシ小さくなシＶＯ０１Ｂの発振
周波数を低くするようにＡＦＯルーグが働くのでＰｆ、
Ｌ回路はフェーズロックループのミノ場合と比らべ格段
に安定になる。
ディスクよシ再生されるＫＦ’Ｍ信号の周波数は低くな
るので、最大反転間隔はＩＩＴよシ長くなっておシ、ピ
ークホールド回路２２のピークホールド信号（ｈ）はＶ
、よシ大きくなシＶａＯ・・八８の発振周波数を高くす
るようにＡＦ（３ループが働く。又ディスクの回転速度
が所定より高くなった場合、ディスクよシ再生されるＥ
ＦＭ信号の周波数は高くなるので、最大反転間隔はＩＩ
Ｔよシ短くなっており、ピークホールド回路２２のピー
クホールド電圧はＶｌよシ小さくなシＶＯ０１Ｂの発振
周波数を低くするようにＡＦＯルーグが働くのでＰｆ、
Ｌ回路はフェーズロックループのミノ場合と比らべ格段
に安定になる。
又プレーヤのノクワースイッチを入れてディスク回転を
始動させた場合、上述の説明の如（ＡＩＦＣループの作
用により、ディスク回転の立上りの回転速度に応じて即
ちディスク回転速度に対応したＥＦＭ信号の最大反転間
隔によるピークホールド電圧によｊ５ＶＣ０１ｇの発振
周波数は、最大反転間隔に対応するように制御されるの
でＰＬＬ回路のキャプチャレンジはフェーズロックルー
プのみの場合に比らべ広くなる。実験においてキャプチ
ャレンジはフェーズロックルー！のみの＋３チから＋１
０チと約３倍広くなった。
始動させた場合、上述の説明の如（ＡＩＦＣループの作
用により、ディスク回転の立上りの回転速度に応じて即
ちディスク回転速度に対応したＥＦＭ信号の最大反転間
隔によるピークホールド電圧によｊ５ＶＣ０１ｇの発振
周波数は、最大反転間隔に対応するように制御されるの
でＰＬＬ回路のキャプチャレンジはフェーズロックルー
プのみの場合に比らべ広くなる。実験においてキャプチ
ャレンジはフェーズロックルー！のみの＋３チから＋１
０チと約３倍広くなった。
次に第５図の第二実施例について説明する。第５図にお
いて、前述した実施例と同一部材には同一符号を付し説
明を省略する。入力端子１０には前述の如くディスクよ
り再生されるＦｉＦＭ信号が加えられ、フェーズロック
ループは前述の説明と全く同様に動作する。又ピークホ
ールド回路２２には前述と同じくゼロクロスディテクタ
１２よりゼロクロメノ４ルス信号（ｉ）が加えられ、ピ
ークホールド回路２２にはゼロクロスパルス信号（１）
のノ４ルス間隔が最大即ち１１ Ｔ （＝ Ｔｍａｘ）
の場合のランプ波形（ｊ）のピーク値がホールドされる
。
いて、前述した実施例と同一部材には同一符号を付し説
明を省略する。入力端子１０には前述の如くディスクよ
り再生されるＦｉＦＭ信号が加えられ、フェーズロック
ループは前述の説明と全く同様に動作する。又ピークホ
ールド回路２２には前述と同じくゼロクロスディテクタ
１２よりゼロクロメノ４ルス信号（ｉ）が加えられ、ピ
ークホールド回路２２にはゼロクロスパルス信号（１）
のノ４ルス間隔が最大即ち１１ Ｔ （＝ Ｔｍａｘ）
の場合のランプ波形（ｊ）のピーク値がホールドされる
。
即ちピークホールド回路２２の出力であるピークホール
ド信号（ｋ）はディスクの回転速度の情報を有している
。このピークホールド信号（ｋ）はループフィルタ２６
によって平滑化され加算器２８に加えられ、位相誤差信
号（ｈ）と加算されＶ（３０１Ｂの発振周波数を制御す
る。即ちＶＣ０１８はフェーズロックループとオーグン
ルーゾのムＦＯ回路とを有する。
ド信号（ｋ）はディスクの回転速度の情報を有している
。このピークホールド信号（ｋ）はループフィルタ２６
によって平滑化され加算器２８に加えられ、位相誤差信
号（ｈ）と加算されＶ（３０１Ｂの発振周波数を制御す
る。即ちＶＣ０１８はフェーズロックループとオーグン
ルーゾのムＦＯ回路とを有する。
ＡＴＯの動作としては第一実施例と全く同じ結なった場
合、ＫＦＭ信号の周波数は低くなるので、ピークホール
ド回路２２の出力であるピークホールド信号（ｋ）はｖ
ｌよシ大きくなりＶＯ０１８の発振周波数を高くする。
合、ＫＦＭ信号の周波数は低くなるので、ピークホール
ド回路２２の出力であるピークホールド信号（ｋ）はｖ
ｌよシ大きくなりＶＯ０１８の発振周波数を高くする。
ディスクの回転速度が所定より高くなった場合も同様に
ＶＣ，０１ｇの発振周波数を低くする。
ＶＣ，０１ｇの発振周波数を低くする。
又キャプチャレンジについても上記実施例とほぼ同様の
改善が見られた。
改善が見られた。
以上の様に本発明によれば、従来のＰＬＬ回路に、再生
されたＥＦＭ信号の最大反転間隔Ｔ ｍａｘが所定の時
間長に＆るように動作する簡単な構成のＡＦＯ回路を付
加することによってキャプチャレンジを格段に広くする
ことができるので、プレーヤの／ぐワースイッチを入れ
てＣＩＩｖ回転サーがすディスク回転の始動からピック
アップ位置に応じた所定の回転速度にもっていく回転速
度の制御精度が従来の３倍程度低くても必ずＰＬＬ回路
が引込むことができる。従って回転サー♂のムｐｃ回路
に比較信号が送られＯＬＶ回転サーがか必ず安定Ｋかか
るようＫできる。 ７ この様に本発明によれば回転速度の制御の精度を落とし
安価な構成にしてもＯＬＶ回転サーがか必ず引き込むと
いう効果がある。
されたＥＦＭ信号の最大反転間隔Ｔ ｍａｘが所定の時
間長に＆るように動作する簡単な構成のＡＦＯ回路を付
加することによってキャプチャレンジを格段に広くする
ことができるので、プレーヤの／ぐワースイッチを入れ
てＣＩＩｖ回転サーがすディスク回転の始動からピック
アップ位置に応じた所定の回転速度にもっていく回転速
度の制御精度が従来の３倍程度低くても必ずＰＬＬ回路
が引込むことができる。従って回転サー♂のムｐｃ回路
に比較信号が送られＯＬＶ回転サーがか必ず安定Ｋかか
るようＫできる。 ７ この様に本発明によれば回転速度の制御の精度を落とし
安価な構成にしてもＯＬＶ回転サーがか必ず引き込むと
いう効果がある。
又ディスクより信号を再生中に回転変動が生じてもＡＩ
ＦＯルーゾルー作により従来のｌＰＬＬ回路に比らべ格
段に同期がはずれにくくなっているので安定なＫＦＭ信
号の復調ができる。
ＦＯルーゾルー作により従来のｌＰＬＬ回路に比らべ格
段に同期がはずれにくくなっているので安定なＫＦＭ信
号の復調ができる。
その上ＰＩ、Ｌ回路の同期がはずれにくくなった為、Ｏ
Ｌｖ回転回転デーＡＰＯ回路に送る比較信号もそれだけ
安定になＪ）ＯＬＶ回転サーがの安定度もよくなるとい
う効果がある。
Ｌｖ回転回転デーＡＰＯ回路に送る比較信号もそれだけ
安定になＪ）ＯＬＶ回転サーがの安定度もよくなるとい
う効果がある。
第１図は従来のＰＬＬ回路のブロック図、第２図は従来
のＰＬＬ回路の動作を説明するための信号波形図、第３
図は本発明の第一実施例のＰＬＬ回路のブロック図、第
４図は第一実施例の動作説明図、第５図は本発明の第二
実施例の動作説明図であり、各図中同一部材には同一符
号を付し、１４は位相比較器、１ＢはＶＣＯ１２２はピ
ークホールド回路、２４は差動アンプ、２６はループ７
（ルタ、２８は加算器、３０は分周器、３２は周波数弁
別器である。 １、代理人 弁理士 葛
野 信 − （はか１名） 第１図 第２図
のＰＬＬ回路の動作を説明するための信号波形図、第３
図は本発明の第一実施例のＰＬＬ回路のブロック図、第
４図は第一実施例の動作説明図、第５図は本発明の第二
実施例の動作説明図であり、各図中同一部材には同一符
号を付し、１４は位相比較器、１ＢはＶＣＯ１２２はピ
ークホールド回路、２４は差動アンプ、２６はループ７
（ルタ、２８は加算器、３０は分周器、３２は周波数弁
別器である。 １、代理人 弁理士 葛
野 信 − （はか１名） 第１図 第２図
Claims (2)
- （１） コンパクトディスクから再生され九ＥＩＰＭ
信号とＶａＯ出力とを位相比較してフエーズロックルー
プを形成しディスク回転を位相制御するデシタルオーデ
ィオプレーヤーのＰＬＬ回路において、′Ｂ’Ｆ Ｍ、
信号の各最大反転間隔に対応するアナログ電圧を保持し
、該アナログ電圧にてＵＣＯを制御するＡＦＯルーゾを
設け、ディスク回転を位相及び周波数の両者によって制
御することを特徴とするデシタルオーディオプレーヤの
ＰＬＩａ回路。 - （２） 特許請求の範囲（１） において、五ＦＯル
ープは、ＦｔＦＭ信号とＶＣＯ出力を位相比較する手段
と１． Ｆｉ Ｆ Ｍ信号の各最大反転間隔に対応する
アナログ電圧を保持する手段と、ＶａＯの出力をｈ゛（
Ｎ：整数）Ｋ分周する手段と、前記分周信号を些波数弁
別する手段と、前記保持されたアナログ電圧と前記周波
数弁別出力の差をとる手段とを含むデシタルオーディオ
プレーヤのＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8288082A JPS58199416A (ja) | 1982-05-17 | 1982-05-17 | デジタルオ−デイオプレ−ヤのｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8288082A JPS58199416A (ja) | 1982-05-17 | 1982-05-17 | デジタルオ−デイオプレ−ヤのｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58199416A true JPS58199416A (ja) | 1983-11-19 |
Family
ID=13786586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8288082A Pending JPS58199416A (ja) | 1982-05-17 | 1982-05-17 | デジタルオ−デイオプレ−ヤのｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58199416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63214969A (ja) * | 1987-03-03 | 1988-09-07 | Rohm Co Ltd | デイジタルｐｌｌ |
-
1982
- 1982-05-17 JP JP8288082A patent/JPS58199416A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63214969A (ja) * | 1987-03-03 | 1988-09-07 | Rohm Co Ltd | デイジタルｐｌｌ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| EP0057612B1 (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| US5163035A (en) | Constant linear velocity recording servo circuit for write-once type compact disk | |
| JPH01302575A (ja) | 光デイスク装置 | |
| JPH0756730B2 (ja) | スピンドルサーボ回路 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| JPS58199416A (ja) | デジタルオ−デイオプレ−ヤのｐｌｌ回路 | |
| JP2763696B2 (ja) | 光デイスク装置 | |
| JP3434421B2 (ja) | 離散的な記録長で変調記録されたデジタル情報を再生する装置 | |
| JPH09115238A (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JP3565879B2 (ja) | 光ディスク装置のディスク回転制御装置 | |
| JP2876601B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JP2839620B2 (ja) | クロック生成用ｐｌｌ回路 | |
| JPS60171680A (ja) | デイジタルオ−デイオデイスク再生装置 | |
| JP2000040309A (ja) | クロック再生装置及びアドレス再生装置 | |
| JPH0785331B2 (ja) | デイジタルｐｌｌ | |
| JP3478585B2 (ja) | 光ディスク再生装置及びその制御方法 | |
| JP2882918B2 (ja) | 光デイスク装置 | |
| JP2547758B2 (ja) | 光ディスク再生装置 | |
| JPH0450673B2 (ja) | ||
| JP3162729B2 (ja) | データ再生回路 | |
| JP2927315B2 (ja) | 光ディスク装置の回転サーボ回路 | |
| JPS59152512A (ja) | デジタルデ−タ生成装置 | |
| JPH0412541B2 (ja) |