NL8303561A - Geregelde oscillatorschakeling. - Google Patents
Geregelde oscillatorschakeling. Download PDFInfo
- Publication number
- NL8303561A NL8303561A NL8303561A NL8303561A NL8303561A NL 8303561 A NL8303561 A NL 8303561A NL 8303561 A NL8303561 A NL 8303561A NL 8303561 A NL8303561 A NL 8303561A NL 8303561 A NL8303561 A NL 8303561A
- Authority
- NL
- Netherlands
- Prior art keywords
- signal
- delay
- output
- circuit
- networks
- Prior art date
Links
- 230000001105 regulatory effect Effects 0.000 title description 2
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 230000010363 phase shift Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
- H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
% EHN 10.807 1 N.V. Philips' Gloeilanpenfabriefcen te Eindhoven.
Geregelde oscillatorschakeling.
De uitvinding heeft betrekking op een geregelde oscillatorschakeling met een ingang voor ontvangst van een regelsignaal en een uitgang voor afgifte van een klöksignaal.
Een dergelijke oscillator wordt onder andere in fasevergren-5 delde lussen toegepast. In sarmige toepassingen, zoals bij weergave van digitale informatie van een registratiedrager, in het bij zender een optisch uitleesbare registratiedrager voor "ccnpact-disc-digital-audio" moet de oscillator vergendeld worden aan de kanaal-bit-frequentle van het weergegeven signaal en variaties van die kanaalbitfrequentie 10 voldoende snel en nauwkeurig kunnen volgen. Daarbij kan het in verband met het op grote schaal integreren van feenpenenten van belang zijn cm die geregelde oscillatorschakeling in hoge mate met digitale technieken te kunnen realiseren.
De uitvinding beoogt zo’n geregelde oscillatorschakeling 15 en wordt daartoe gekenmerkt door een af rcndingscircuit voor het genereren van een signaal dat een maat is voor een aantal voorafbepaalde eenheden waarmee het regelsignaal benaderbaar is en een restsignaal dat een maat is voor het verschil tussen het regelsignaal en de benaderde waarde, een akkumulator voor het synchroon met het kloksig-20 naai akkunuleren van het restsignaal en het telkens wanneer dit geak-kumuleerde restsignaal groter wordt dan één eenheid korrigeren van het uitgangssignaal van het af rcndingscircuit met één eenheid en een ver-stemschakeling voor het als funktie van het uitgangssignaal van het afrondingscircuit in eenheidsstappen verstemmen van de oscillator-25 schakeling.
Voor wat betreft de verstemschakeling kan de oscillatorschakeling volgens de uitvinding nader worden gekenmerkt, doordat de verstemschakeling een deler is met instelbaar deeltal dat wordt ingesteld overeenkomstig het uitgangssignaal van het afrondingscircuit.
30 Een alternatief van deze oscillatorschakeling kan voor vat betreft die verstemschakeling worden gekenmerkt, doordat de verstemschakeling een instelbaar vertragingsnetwerk omvat, welk alternatief als voordeel heeft dat lagere frequenties en dis langzamere logica 8303561 EHN 10.-807 2 I ' i v gebruikt wordt.
Bij deze uitvoeringsvorm is het voordelig, dat het instelbare vertragingsnetwerk een n-tal vertragingsnetwerken net vertragingstijd % omvat die in serie in de uitgangsketen van een oscillator met vaste 5 frequentie fo zijn opgencmen, waarbij (n + Iegelijk is aan één periode van de frequentie fo, en dat de uitgang als funktie van het uitgangssignaal van het afrondingscircuit verbindbaar is met uitgangen van de vertragingsnetwerken zodanig dat van de uitgang van de het laatste vertragingsnetwerk naar de ingang van het eerste vertragingsnetwerk 10 schakelbaar is.
Cm geen hoge eisen te behoeven te stellen aan de nauwkeurigheid van de vertragingsnetwerken kan die uitvoering verder worden gekenmerkt, doordat een fasevergelijkschakeling aanwezig is cm het signaal (¾) een tweetal punten in de keten van vertragingsnetwerken te vergelijken qua 15 fase en dat de vertragingsnetwerken door die fasevergelijkschakeling instelbaar zijn zodanig, dat de met een tijdsvertraging Τ’ overeenkomende faseverschuiving bij frequentie fo overeenkomt met 360/ (n+i)°.
Cm een eenvoudige fasevergelijking mogelijk te maken is het . daarbij voordelig, dat in de keten van vertragingsnetwerken in serie 20 met de keten van n vertragingsnetwerken een extra vertragingsnetwerk met tijdsvertraging "C^is opgenomen en dat de fasevergelijkschakeling het faseverloop over alle n .+1 vertragingsnetwerken gelijk aan 360° regelt.
Voor wat betreft het uitkoppelen van een uitgangssignaal kan deze uitvoeringsvorm worden gekenmerkt, doordat de schakeling een (n+1) -25 standen schakelaar omvat waarvan de (n +1) ingangen in cyclische volgorde met (n +1) verbindingen met de vertragingsnetwerken, welke verbindingen in cyclische volgorde met de ingang van het eerste van de n netwerken en de uitgangen van alle n netwerken, verbonden zijn en de uitgang met de uitgang van de geregelde oscillatorschakeling is verbonden en dat 30 het uitgangssignaal van het afrondingscircuit via een teller met n + 1 standen, welke teller cyclisch doorlopen wordt, de schakelaar bestuurd, waarbij de stand van die teller bepalend is voor welke van de n +1 verbindingen door die schakelaar met de uitgang van de geregelde oscillatorschakeling verbonden is.
35 De uitvinding zal nader worden toegelicht aan de hand van de tekening, waarin: figuur 1 het blokschema van een inrichting waarin de maatregelen volgens de uitvinding kunnen worden toegepast toont, 8303561 r- * PHN 10.807 3 figuur 2 een uitvoeringsvorm van de detektar 19 van de inrichting volgens figuur 1 toont, figuur 3 enkele diagranmen ter verklaring van de werking van de detektor volgens figuur 2 tooit, 5 figuur 4 een uitvoerinsvom volgens de uitvinding van de oscillator 18 (figuur 1) toont, en figuur 5 een variant van een deel van de oscillator volgens figuur 4 toont.
Figuur 1 toont een inrichting waarin de maatregelen volgens 10 de uitvinding kunnen worden toegepast. Hierin is schematisch een doorsnede van een plaatvormige registratiedrager 1 weergegeven. Deze omvat een substraat 2 met daarin een sporenstruktuur omvattende putten 3 en spiegels 4. Deze reliëfvormige sporenstruktuur is bedekt met een reflekterende laag 5 en een doorzichtige beschermlaag 6. De in de 15 reliëf vormige sporenstruktuur vervatte informatie wordt uitgelezen doordat een door een laser 7 gegenereerde laserbundel via een lenzenstelsel 8 op de sporen wordt geprojekteerd en gefckusseerd, waarbij de gereflekteerde bundel via een halfdoorlatende spiegel 9 en een bundel-splitser 10 wordt geprojekteerd op vier in rij gelegen optische detek-20 toren 11a, 11b, 11c en 11d. De door die fotodetektcren geleverde stromen worden met behulp van een strocm-spanningscmzetter 12 in signaalspanning-en V-j, V2/ V3 en V4 omgezet.
Ten behoeve van een goede uitlezing wordt de fokussering van het lenzenstelsel 8 op verder niet getoonde wijze geregeld, daartoe 25 gestuurd door een fokusregelsignaal FE'. Ten behoeve van de radiale volging wordt de trefplaats van de laserbundel in radiale richting bestuurd op kcmnando van een radiaal regelsignaal RE'. Deze regeling is een fijnregeling. Een grof regeling wordt verkregen door (cp niet nader getoonde wijze) het hele optische stelsel 7, 8, 9, 10, 11 in radiale 30 richting te verplaatsen op kcnmando van ee regelsignaal CE'.
De regelsignalen CE', RE' ei FE' worden gewonnen uit de signaalspanningen V-j, V2, V3 en V^. Hiervoor zijn nodig, behalve de scm + V2 +V3+ ten behoeve van de winning van het hoogfrequente datasignaal, het signaal (V^ + - (V2 + V3) voor het signaal FE' 35 en het signaal (V^ + V^) - (v3 + V^) voor het signaal CE' en het signaal RE'. Deze regelsignalen kunnen alle gegenereerd worden door uit te gaan van drie signalen A', B' en C' die door kcmbinatie van de signalen Vy V2, V3 en Vj gewonnen worden. In dit uitvoeringsvoorbeeld is dat verband 8303561 ΓΗΝ 10.807 4 als volgt: A‘ = V1 + V2 B' =V3+V4 C' = V1 + V4 5 De voorgaand beschreven konbinatie van de signalen , V^, en vindt plaats door middel van matrix 13. Deze kcxribinatie heeft tot voordeel dat slechts drie signalen in plaats van vier signalen gedigitaliseerd hoeven te worden waardoor een lagere klokfrequentie nodig is wanneer deze signalen in serie gedigitaliseerd worden, Hiertoe worden 10 de signalen A', B' en C' door middel van een multiplexer 14 in serie geplaatst, in een analoog-digitaal omzetter 15 gedigitaliseerd en door middel van een demultiplexer 16 weer naar parallel omgezet in de korres-pondersfle digitale monsters A, B en C. De multiplexer 14, de analoog-digitaal omzetter 15 en de demultiplexer 16 ontvangen kloksignalen van een 15 kloksignaalgeneratieschakeling 17 die de benodigde kloksignalen in onderling korrekte faserelatie levert op kcranando van een oscillator 18, zodanig, dat de monsters A, B en C synchroon met de bitfrequentie van het datasignaal geleverd worden.
Voor het opwekken van de diverse regelsignalen is het van 20 belang cm het datasignaalspektrum zoveel mogelijk te onderdrukken.
Dit geschiedt door monsters te kiezen synchroon met het datapatroon (putten en spiegels) zodat de momentane bemonsteringsfxequentie gelijk wordt aan de momentane frequentie van het datasignaal. Hiertoe wordt per put (3) én per spiegel (4) één monster uit elk van de monsters A, 25 B en C gekozen en om zo weinig mogelijk last te hébben van de optische overdrachtsfunctie van de uitlezing (de signaalamplitude is een funktie van plaats van de laserbundel met betrekking tot de putten en is zwakker aan de randen van de putten) worden uitsluitend monsters gekozen van putten en spiegels die langer zijn dan een bepaald aantal klckperloden, 30 in dit voorbeeld langer dan vijf klokperioden. Hiertoe wordt met een detektor 19 (die in figuur 2 nader wordt toegelicht) aan een uitgang 20 een impuls gegenereerd wanneer het zesde monster in één put gedetékteerd wordt en aan een uitgang 21 een inpuls wanneer het zesde monster in één en dezelfde spiegel gedetékteerd wordt. De detektor 19 ontvangt aan een 35 ingang 22 de kloksignalen van oscillator 18 ai aan een ingang 23 de met schakeling 24 geëgaliseerde digitale som van de signalen A en B die met opteller 25 is verkregen.
De monsters A, B en C worden elk individueel met vertragings- 830356t PHN 10.807 5 netwerken 26, 27 resp. 28 vertraagd over drie klcikperiocfen (V*) van oscillator 18, geëgaliseerd met egalisataren 29, 30 resp. 31 en toegevoerd aan hcudschakelingen 32 ei 33, 34 ei 35 resp. 36. De houdscha-kelingen 32, 34 en 36 worden gekickt met het signaal aan uitgang 21 van 5 detéktor 19 en de hcudschakelingen 33 en 34 met het signaal aan uitgang 20. Aan de uitgangen 38, 40 resp. 42 van de hcudschakelingen 32, 34 resp. 36 verschijnt dan tijdens elke spiegel die langer is dan vijf klckperio-den het derde monster a, b resp, c van de monsters A, B resp. C en aan uitgangen 39 resp. 41 van hcudschakelingen 33 resp. 35 verschijnt 10 dan tijdens elke put die langer is dan vijf klokperiocten het derde monster a respr £ van de monsters A resp. B.
_ ,— - De signalen a, a, b, b en c worden aan de verwerkingsschake- ling 37 toegevoerd die aan uitgangen 43, 44 resp. 45 de signalen RE, CE resp. FE levert alsmede aan uitgangen 46, 47, 48 respectievelijk 49 een 15 signaal TL dat spoorverlies aangeeft, een signaal. DO dat signaaluitval ("drop-out") aangeeft, een signaal HEL dat een te laag niveau van het hoog-frequente datasignaal aangeeft en een signaal SL dat een beslissings-niveau ten behoeve van de datasignaalverwerking is. De signalen RE, CE en FE worden met digitaal-analoog anzetters 50, 51 en 52 in een analoog 20 signaal omgezet en vervolgens met versterkers 53, 54 en 55 versterkt tot de analoge regelsignalen RE', CE' en FE' ten behoeve van fokus-en spoorvolgregeling.
De door middel van opteller 25 en egalisator 24 gewennen san van de signalen A + B wordt behalve aan detektor 19 ook toegevoerd 25 aan een kemparator 56, waaraan ook het beslissingsniveau SL wordt toegevoerd cm het digitale datasignaal te herstellen en toe te voeren aan een uitgang 57 alsook aan een fasevergelijkschakeling 58 die de fase van de monsters A + B vergelijkt met de fase van het op de registratiedrager 1 aanwezige datasignaal ei aan een uitgang 59 een signaal dat een maat 30 is voor die fase levert alsmede aan een uitgang 60 een signaal dat een maat is voor de asymmetrie van het signaal A + B t.b.v. schakeling 37 levert.
Het fasefoutsignaal aan uitgang 59 stuurt via een laagdoorlaatfilter 61 de oscillator 18.
35 Figuur 2 toont een uitvoeringsvoorbeeld van de detektor 19 in de inrichting volgens figuur 1 en figuur 3 toont een aantal diagranmen ter verduidelijking van de werking van de schakeling volgens figuur 2.
Bij de schakeling volgens figuur 2 wordt het signaal A + B afkomstig van 8303561 FHN 10.807 6 * -* egalisator 24 via een ingang 23 toegevoerd aan een hoogdoorlaatfilter 62 cm de laagfrequente komponenten te verwijderen opdat het digitale datasignaal met een eenvoudige kcmparator 63 kan worden hersteld. Van het blokvormige datasignaal worden de flanken gedetecteerd met behulp van g een schakeling 64/ bijvoorbeeld een differentiator. Deze flankdetektor start telkens een teller 65 die de klckimpulsen (afkomstig van oscillator 18) aan zijn ingang 22 telt, telkens vanaf het door de impulsen van flankdetektor 64 bepaalde moment. Met behulp van een dekodeerschakeling 66 wordt telkens een bepaalde telstand, in dit voorbeeld gelijk aan zes, 10 uitgedékodeerd. De impulsen bij het bereiken van telstand 6 worden aan EN-poorten 67 ai 68 toegevoerd. Poort 67 ontvangt tevens het herstelde datasignaal aan een inverterende ingang ai poort 68 aan een niet-inverterende ingang. Hierdoor verschijnt aan uitgang 21 een impuls bij de telstand "zes" tijdens een positief datasignaal (3c) en aan uitgang 20 . 15 een impuls bij de telstand "zes" tijdens een negatief datasignaal.
Ter toelichting toont figuur 3a een stuk van een dataspoor qp de registratiedrager met putten 3 ai daartussen spiegels 4. Figuur 3b toont de verkregen monsters A + B behorende bij het spoor volgens figuur 3a. Figuur 3c toont het herstelde datasignaal na kcmparator 63, wat bij bena-20 der ing een blokvormig signaal is met een periode overeenkomstig de lengte van de putten en spiegels. Figuur 3d toont de bij de flanken van dat datasignaal gevormde startpulsen voor teller 65 die de pulsen van het kloksignaal volgens figuur 3e telt. Bij telkens de telstand "zes" wordt een impuls afgegeven door de teller 65 en voor een positief data-25 signaal (fig. 3c), dat is tijdens een spiegel, verschijnt eei impuls aan uitgang 21 (figuur 3f) en voor een negatief datasignaal, dit is tijdens een put, verschijnt de impuls aan uitgang 20 (figuur 3g). De over drie klokperioden vertraagde signalen A, B en C worden hiermee bemonsterd.
Zo toont figuur 3h het over drie klokperioden vertraagde signaal A waarvan 30 het derde monster van elke spiegel langer dan vijf klokperioden in houd-schakeling 32 (figuur 1) wordt vastgehouden (signaal volgens figuur 3i) en het derde monster van elke put langer dan vijf klokperioden in houd-schakeling 33 wordt vastgehouden (signaal volgens figuur 3j).
De met de flanken van het datasignaal op de plaat gekoppelde 35 klokfrequentie blijkt in de praktijk niet erg stabiel te zijn doch een variatie (jitter) van ongeveer 50 nsec. te vertonen. De klokoscillator 18 (figuur 1) dient deze "jitter" zo nauwkeurig mogelijk te kunnen volgen; in de praktijk blijkt een volgnauwkeurigheid van 10 a 15 nsec, (op een 8303561 > ψ ** ΕΗΝ 10.807 7 periodeduur van + 200 nsec.) voldoende.
Figuur 4 tooit een uitvoeringsvoorbeeld van de oscillatorscha- keling 18 die deze volgnauwkeurigheid vertoont. Het van het laagdoorlaat- filter 61 afkomstige fasefputsignaal wordt met afrcndingscircuit 100 5 gedeeld in m stappen die korrespcnderen met de volgnauwkeurigheid van 10 a 15 nsec, (een stap van 10 nsec. op een klcksignaal met een periode van 200 nsec. komt overeen met een fasef out van 18°). Het restant r van de deling wordt toegevoerd aan een cpteller 101, die door een terugvoerlus via een vertragingsnetwerk 102 met een vertraging van één klokslag 10 (= 200 nsec.) als akkumulator is geschakeld zodat de afrondingsfouten r geakkumuleerd worden. Telkens wanneer de akkuraulatie één hele stap heeft opgeslagen wordt deze in cpteller 103 bij het uitgangssignaal m van het afrondingscircuit 100 opgeteld. Het uitgangssignaal van die cpteller 103, dus de afgeronde fasef out, stuurt het deeltal van een 15 instelbare deler 105 die het uitgangssignaal van een vaste oscillator 104 deelt. Daar een stap van 10 nsec. op een gewenst kloksignaal met een periode van ongeveer 200 nsec. neerkant op ^ van de periode van dat kloksignaal, kan uitgegaan worden van een signaal met een frequentie van ongeveer 100 Mhz en een deler die rond de waarde 20 instelbaar is. Aan 20 uitgang 99 van die deler verschijnt dan een klcksignaal met een periode in de orde van 200 nsec. (= 5 Mhz) die instelbaar is in stappen van ongeveer 10 nsec..
Een variant van schakeling van figuur 4 wordt toegelicht aan de hand van figuur 5. Hier ontvangt een ingang 106 het in stappen afge-25 ronde fasefoutsignaal (van cpteller 103 in de schakeling volgens figuur 4).
De schakeling omvat een vaste oscillator 107 die op ongeveer- de gewalste frequentie (nominaal 4,31 Mhz) is afgestemd. Het uitgangssignaal van die oscillator wordt via n vertragingsnetwerken 108^ t/m 108n geleid 30 die elk een vertraging gelijk aan de gewenste stapgrootte vertonen dus 10 a 15 nsec.. De totale vertraging van de n netwerken moet overeenkomen met één periode van het kloksignaal, waartoe het uitgangssignaal van het laatste netwerk 108n met fasevergelijker 109 wordt vergeleken met het uitgangssignaal van oscillator 107. Het uitgangssignaal van de 35 fasevergelijker 109 stuurt via een integrator 110 de vertragingstijd van de netwerken 108 zodat deze tesamen precies één periode van het kloksignaal vertragen. Voor de vertragingsnetwerken 108 zijn aftakkingen 111 ^ t/m 111n aangebracht (welke aftakkingen ook na die netwerken kunnen 8303561 I * ¥ PHN 10.807 8 worden aangebracht). Het afgeronde fasefputsignaal aan ingang 106 wordt aan een akkumulator 112 toegevoerd die via een multiplexer 113 afhankelijk van de inhoud van die akkumulator uitgang 99 met één van de aftakkingen 111 verbindt. De akkumulator 112 keert telkens na n telstap-5 pen qp zijn begins tand terug. Het is dan ook voordelig αη n = 16 te kiezen zodat een vier-bits teller, gebruikt kan worden.
Via akkumulator 112 wordt afhankelijk van de grootte van de fasef out een van de aftakkingen 111 gekozen. Bij een voortschrijdend faseverschil (dus een ongelijkheid tussen de gewenste klokfrequentie 10 aan uitgang 99 en de frequentie van oscillator 107) zal dus uitgang 99 via de multiplexer 113 in stappen afhankelijk van de fasef cut en dus het frequentieverschil langs de aftakkingen 111 schrijden en telkens na n stappen vooraan opnieuw beginnen hetgeen geen diskcntinuïteit geeft omdat n-stappen precies overeekont met één periode van het uitgangs-15 signaal. De fase en de frequentie van het signaal aan uitgang 99 is dus het resultaat van fasemodulatie van het signaal van oscillator 107 welke fasemodulatie in diskrete stappen van 360/n° plaats vindt.
20 25 30 1 8303531
Claims (7)
1. Geregelde oscillator schakel ing met een ingang voor ontvangst van een regelsignaal en een uitgang voor afgifte van een kloksignaal gekenmerkt door een afrondingscircuit voor het genereren van een signaal dat een maat is voor een aantal voor afbepaalde eenheden waarmee het 5 regelsignaal benaderbaar is en een restsignaal dat een maat is voor het verschil tussen het regelsignaal en de benaderde waarde, een akkumulator voor het synchroon met het kloksignaal akkumuleren van het restsignaal en het telkens wanneer dit geakkumuleerde restsignaal groter wordt dan één eenheid korrigeren van het uitgangssignaal van het afrondingscircuit 10 met één eenheid en een vers temschakel ing voor het als funktie van het uitgangssignaal van het afrondingscircuit in eenheidsstappen verstemmen van de oscillatorschakeling.
2. Geregelde oscillatorschakeling volgens conclusie 1, met het kenmerk dat de verstemschakel ing een deler is met instelbaar deeltal 15 dat wordt ingesteld overeenkomstig het uitgangssignaal van het afrondingscircuit.
3. Geregelde oscillatorschakeling volgens conclusie 1, met het kenmerk dat de verstemschakeling een instelbaar vertragingsnetwerk omvat.
4. Geregelde oscillatorschakeling volgens conclusie 3/ met het kenmerk dat het instelbare vertragingsnetwerk een n-tal vertragingsnet-werken met vertragingstijd ‘IC’cmvat die in serie in de uitgangsketen van een oscillator met vaste frequentie fo zijn opgencmen, waarbij (n + in? gelijk is aan êên periode van de frequentie fo, en dat de uitgang als 25 funktie van het uitgangssignaal van het afrondingscircuit verbindbaar is met uitgangen van de vertragingsnetwerken zodanig dat van de uitgang van de het laatste vertragingsnetwerk naar de ingang van het eerste vertragingsnetwerk schakelbaar is.
5. Geregelde oscillatorschakeling volgens conclusie 4, met het 3Q kenmerk dat een fasevergelijkschakeling aanwezig is om het signaal op een tweetal punten inde keten van vertragingsnetwerken te vergelijken qua fase en dat de vertragingsnetwerken door die fasevergelijkschakeling instelbaar zijn zodanig, dat de met een tijdsvertraging ^overeenkomende faseverschuiving bij frequentie fo overeenkomt met 360/(n + 1)°.
6. Geregelde oscillatorschakeling volgens conclusie 5, met het kenmerk dat in de keten van vertragingsnetwerken in serie met de keten van n vertragingsnetwerken een extra vertragingsnetwerk met tijdsvertraging is opgencmen en dat de fasevergelijkschakeling het faseverloop 8303561 * * ,. PHN 10.807 10 over alle η + 1 vertragingsnetwerken gelijk aan 360° regelt.
. 7. Geregelde oscillatorschakeling volgens één of meer der conclusie 4 t/m 6, met het kenmerk, dat de schakeling één (n + 1)-standen schakelaar omvat waarvan de (n +1) ingangen in cyclische 5 volgorde met (n + 1) verbindingen met de vertragingsnetwerken, welke verbindingen in cyclische volgorde met de ingang van het eerste van de n netwerken en de uitgangen van alle n netwerken, verbonden zijn en de uitgang met de uitgang van de geregelde oscillatorschakeling is verbonden en dat het uitgangssignaal van het afrondlngscircuit via een 10 teller met n+1 standen, welke teller cyclisch doorlopen wordt, de schakelaar bestuurd, waarbij de stand van die teller bepalend is voor welke van de n + 1 verbindingen door die schakelaar met de uitgang van de geregelde oscillatorschakeling verbonden is. 15 20 25 30 1 8303561
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8303561A NL8303561A (nl) | 1983-10-17 | 1983-10-17 | Geregelde oscillatorschakeling. |
US06/578,461 US4568887A (en) | 1983-10-17 | 1984-02-09 | Apparatus for synchronizing the output frequency of a clock oscillator to a data signal |
EP84201456A EP0138276B1 (en) | 1983-10-17 | 1984-10-10 | Controlled oscillator circuit |
DE8484201456T DE3469331D1 (en) | 1983-10-17 | 1984-10-10 | Controlled oscillator circuit |
ES536759A ES8506952A1 (es) | 1983-10-17 | 1984-10-15 | Un circuito oscilador controlado, para usarse especialmente en bucles enganchados en fase |
KR1019840006400A KR920010214B1 (ko) | 1983-10-17 | 1984-10-16 | 발진기 회로 |
JP59216457A JPH0740667B2 (ja) | 1983-10-17 | 1984-10-17 | 制御発振回路 |
SG494/90A SG49490G (en) | 1983-10-17 | 1990-07-04 | Controlled oscillator circuit |
HK845/91A HK84591A (en) | 1983-10-17 | 1991-10-24 | Controlled oscillator circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8303561 | 1983-10-17 | ||
NL8303561A NL8303561A (nl) | 1983-10-17 | 1983-10-17 | Geregelde oscillatorschakeling. |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8303561A true NL8303561A (nl) | 1985-05-17 |
Family
ID=19842568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8303561A NL8303561A (nl) | 1983-10-17 | 1983-10-17 | Geregelde oscillatorschakeling. |
Country Status (9)
Country | Link |
---|---|
US (1) | US4568887A (nl) |
EP (1) | EP0138276B1 (nl) |
JP (1) | JPH0740667B2 (nl) |
KR (1) | KR920010214B1 (nl) |
DE (1) | DE3469331D1 (nl) |
ES (1) | ES8506952A1 (nl) |
HK (1) | HK84591A (nl) |
NL (1) | NL8303561A (nl) |
SG (1) | SG49490G (nl) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3676870D1 (de) * | 1985-04-22 | 1991-02-21 | Csk Corp | Binaeres kodierverfahren fuer daten, welche von einer optischen platte gelesen werden und geraet dafuer. |
NL8502802A (nl) * | 1985-10-14 | 1987-05-04 | Philips Nv | Inrichting voor het uitlezen en/of inschrijven van een optische spoorvormige informatiestruktuur. |
GB2197553A (en) * | 1986-10-07 | 1988-05-18 | Western Digital Corp | Phase-locked loop delay line |
JPH07118166B2 (ja) * | 1987-05-21 | 1995-12-18 | パイオニア株式会社 | トラッキング回路 |
DE3810809A1 (de) * | 1988-03-30 | 1989-10-12 | Fev Motorentech Gmbh & Co Kg | Verfahren zur phasengekoppelten frequenzumsetzung |
GB2234371A (en) * | 1989-07-07 | 1991-01-30 | Inmos Ltd | Clock generation |
US6150855A (en) * | 1990-02-06 | 2000-11-21 | Bull, S.A. | Phase-locked loop and resulting frequency multiplier |
US5159205A (en) * | 1990-10-24 | 1992-10-27 | Burr-Brown Corporation | Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line |
JPH07142997A (ja) * | 1990-11-29 | 1995-06-02 | Internatl Business Mach Corp <Ibm> | ディレイ・ライン較正回路 |
DE69204144T2 (de) * | 1991-11-25 | 1996-03-21 | Philips Electronics Nv | Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife. |
DE10057905A1 (de) * | 2000-11-21 | 2002-06-06 | Micronas Gmbh | Phasenregelkreis mit Verzögerungselement |
EP1459447B1 (en) * | 2001-11-30 | 2006-03-08 | Koninklijke Philips Electronics N.V. | Bit-detection arrangement and apparatus for reproducing information |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1601909A (nl) * | 1968-12-27 | 1970-09-21 | ||
FR2448257A1 (fr) * | 1979-02-05 | 1980-08-29 | Trt Telecom Radio Electr | Dispositif de resynchronisation rapide d'une horloge |
-
1983
- 1983-10-17 NL NL8303561A patent/NL8303561A/nl not_active Application Discontinuation
-
1984
- 1984-02-09 US US06/578,461 patent/US4568887A/en not_active Expired - Fee Related
- 1984-10-10 DE DE8484201456T patent/DE3469331D1/de not_active Expired
- 1984-10-10 EP EP84201456A patent/EP0138276B1/en not_active Expired
- 1984-10-15 ES ES536759A patent/ES8506952A1/es not_active Expired
- 1984-10-16 KR KR1019840006400A patent/KR920010214B1/ko not_active IP Right Cessation
- 1984-10-17 JP JP59216457A patent/JPH0740667B2/ja not_active Expired - Lifetime
-
1990
- 1990-07-04 SG SG494/90A patent/SG49490G/en unknown
-
1991
- 1991-10-24 HK HK845/91A patent/HK84591A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPH0740667B2 (ja) | 1995-05-01 |
US4568887A (en) | 1986-02-04 |
EP0138276A3 (en) | 1985-06-19 |
DE3469331D1 (en) | 1988-03-17 |
EP0138276A2 (en) | 1985-04-24 |
KR850003091A (ko) | 1985-05-28 |
JPS60103731A (ja) | 1985-06-08 |
SG49490G (en) | 1990-08-31 |
ES536759A0 (es) | 1985-08-01 |
HK84591A (en) | 1991-11-01 |
KR920010214B1 (ko) | 1992-11-21 |
ES8506952A1 (es) | 1985-08-01 |
EP0138276B1 (en) | 1988-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8303561A (nl) | Geregelde oscillatorschakeling. | |
NL8303564A (nl) | Inrichting voor het weergeven van informatie van een optisch uitleesbare registratiedrager. | |
US7173462B1 (en) | Second order delay-locked loop for data recovery | |
US6591283B1 (en) | Efficient interpolator for high speed timing recovery | |
FR2498032A1 (fr) | Synchroniseur de bits pour signaux numeriques | |
EP0138275B1 (en) | Apparatus for reproducing information from an optically readable record carrier | |
FR2509890A1 (fr) | Appareil de lecture de donnees pour la transmission de donnees | |
EP0479142A2 (en) | Synchronizing circuit | |
EP0464477B1 (en) | Process and circuit arrangement for converting analogue read signals into digital signals | |
Lindsey et al. | Digital-Data Transition Tracking Loops | |
NL8303563A (nl) | Inrichting voor het weergeven van digitale informatie via een overdrachtsmedium. | |
NL8303061A (nl) | Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager. | |
FR2600474A1 (fr) | Procede de synchronisation de deux trains binaires | |
US6879551B2 (en) | Apparatus and method for generating RF signal and control signals in optical disc system | |
NL8901142A (nl) | Inrichting voor het uitlezen van een op een registratiedrager aangebracht informatiepatroon, alsmede een signaalverwerkingsschakeling voor toepassing in een dergelijke inrichting. | |
FR2555382A1 (fr) | Modulateur pour convertir un signal d'entree en un train d'impulsions | |
FR2807236A1 (fr) | Dispositif et procede d'elimination d'impulsions parasites dans une conversion analogique-numerique | |
CA2082288C (fr) | Methode et dispositif pour restituer un signal d'horloge rythmant la transmission de signaux recus | |
US7167428B2 (en) | Optical record carrier recording device and method comprising means for generating a timing signal having an increased timing resolution | |
Loop | New high-speed All-Digital Phase-Locked Loop and Bit Detector | |
FR2587868A1 (fr) | Processeur de signal video a compensation d'erreurs de temps | |
EP0643502A1 (fr) | Dispositif de filtrage de gigue de déjustification positive d'un train numérique et application au filtrage de gigue de déjustification positive et positive-négative d'un train numérique | |
FR2809902A1 (fr) | Dispositif et procede de reception numerique et systemes les mettant en oeuvre | |
NL8302542A (nl) | Werkwijze voor het koderen van een registratiesignaal, registratiedrager voorzien van een registratiesignaal dat gekodeerd is volgens de werkwijze, inrichting voor het uitvoeren van de werkwijze en inrichting voor het weergeven van een signaal dat gekodeerd is volgens de werkwijze. | |
FR2631498A1 (fr) | Procede d'emission de donnees avec compression et de reception de donnees avec expansion sur ligne telephonique numerisee |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1B | A search report has been drawn up | ||
BV | The patent application has lapsed |