JP5213264B2 - Ｐｌｌ回路 - Google Patents

Ｐｌｌ回路 Download PDF

Info

Publication number
JP5213264B2
JP5213264B2 JP2009150231A JP2009150231A JP5213264B2 JP 5213264 B2 JP5213264 B2 JP 5213264B2 JP 2009150231 A JP2009150231 A JP 2009150231A JP 2009150231 A JP2009150231 A JP 2009150231A JP 5213264 B2 JP5213264 B2 JP 5213264B2
Authority
JP
Japan
Prior art keywords
signal
input
output
time
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009150231A
Other languages
English (en)
Other versions
JP2011009965A (ja
Inventor
剛 歌丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009150231A priority Critical patent/JP5213264B2/ja
Priority to US12/791,299 priority patent/US8710881B2/en
Publication of JP2011009965A publication Critical patent/JP2011009965A/ja
Application granted granted Critical
Publication of JP5213264B2 publication Critical patent/JP5213264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、ＰＬＬ回路に関する。
従来より、ＰＬＬ(Phase Locked Loop)回路が知られている（例えば、特許文献１を参照）。ＰＬＬ回路には、基準周波数信号が入力されている。この基準周波数信号がＰＬＬ回路に入力されなくなると、ＰＬＬ回路のループフィルタと位相比較器との間に配置されたチャージポンプ回路に、ループフィルタから電流が流れ続ける。これにより、ループフィルタを構成するオペアンプに、サチュレーション（飽和：Saturation）が生じてしまう。
特開２０００−４０９５９号公報
そこで、本発明は、基準周波数信号がＰＬＬ回路に入力されなくなった場合に、チャージポンプ回路にループフィルタから電流が流れ続けることを防止することを課題とする。
本発明にかかるＰＬＬ回路は、基準パルスの入力を受け、出力パルスを出力するＰＬＬ回路であって、入力された電圧に応じた周波数の前記出力パルスを出力する電圧制御発振器と、入力された電流に応じた電圧を前記電圧制御発振器に与えるループフィルタと、第一入力信号と第二入力信号との位相差に応じた幅の位相差パルスを出力する位相比較器と、前記位相差パルスを受けて、前記ループフィルタへの電流入力を行うチャージポンプ回路と、前記基準パルスが入力されていない無入力状態において、前記チャージポンプ回路への前記位相差パルスの入力を停止させる位相差パルス停止部と、を備え、前記第一入力信号は、前記基準パルスに基づく信号であり、前記第二入力信号は、前記出力パルスに基づく信号であるように構成される。
上記のように構成されたＰＬＬ回路は、基準パルスの入力を受け、出力パルスを出力する。しかも、電圧制御発振器は、入力された電圧に応じた周波数の前記出力パルスを出力する。ループフィルタは、入力された電流に応じた電圧を前記電圧制御発振器に与える。位相比較器は、第一入力信号と第二入力信号との位相差に応じた幅の位相差パルスを出力する。チャージポンプ回路は、前記位相差パルスを受けて、前記ループフィルタへの電流入力を行う。位相差パルス停止部は、前記基準パルスが入力されていない無入力状態において、前記チャージポンプ回路への前記位相差パルスの入力を停止させる。しかも、前記第一入力信号は、前記基準パルスに基づく信号であり、前記第二入力信号は、前記出力パルスに基づく信号である。
なお、本発明にかかるＰＬＬ回路は、前記第一入力信号は、前記基準パルスそのもの、または前記基準パルスを分周したものであり、前記第二入力信号は、前記出力パルスそのもの、または前記出力パルスを分周したものであるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記チャージポンプ回路が、前記第二入力信号の周波数が前記第一入力信号の周波数よりも低いときは、前記ループフィルタに正の電流を入力し、前記第二入力信号の周波数が前記第一入力信号の周波数よりも高いときは、前記ループフィルタに負の電流を入力するようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス停止部は、前記無入力状態において、前記位相比較器からの前記位相差パルスの出力を停止させるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス停止部は、前記基準パルスが入力されていない無入力状態を検出する無入力状態検出器を有し、前記無入力状態検出器による前記無入力状態の検出を受け、前記位相比較器からの前記位相差パルスの出力を停止させるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記第一入力信号を遅延させて、前記位相比較器に与える遅延素子を備えるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記基準パルスが最後に入力された時点から、前記無入力状態検出器が前記無入力状態を検出した無入力検出信号を出力する時点までの時間を、検出応答時間としたときに、前記遅延素子による遅延時間が、前記検出応答時間に等しいか、または長いようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス停止部が、前記基準パルスを生成する基準パルス生成装置から、前記無入力状態を示す無入力状態信号を受けて、前記位相比較器からの前記位相差パルスの出力を停止させるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス停止部が、前記位相差パルスを受けて、前記チャージポンプ回路へ与える位相差パルス中継部を有し、前記位相差パルス中継部は、前記無入力状態において、前記位相差パルスを前記チャージポンプ回路へ与えないようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス停止部は、前記基準パルスが入力されていない無入力状態を検出する無入力状態検出器を有し、前記位相差パルス中継部は、前記無入力状態検出器による前記無入力状態の検出を受け、前記位相差パルスを前記チャージポンプ回路へ与えないようにするようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記第一入力信号を遅延させて、前記位相比較器に与える遅延素子を備えるようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記基準パルスが最後に入力された時点から、前記無入力状態検出器が前記無入力状態を検出した無入力検出信号を出力する時点までの時間を、検出応答時間としたときに、前記遅延素子による遅延時間が、前記検出応答時間に等しいか、または長いようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記位相差パルス中継部は、前記基準パルスを生成する基準パルス生成装置から、前記無入力状態を示す無入力状態信号を受けて、前記位相差パルスを前記チャージポンプ回路へ与えないようにするようにしてもよい。
なお、本発明にかかるＰＬＬ回路は、前記無入力状態信号が前記基準パルス生成装置から出力されている間に、前記無入力状態となるようにしてもよい。
本発明の第一の実施形態にかかるＰＬＬ回路１の構成を示す図である。 第一の実施形態において、ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号のタイムチャートである。 第一の実施形態において、ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号のタイムチャートである。 本発明の第二の実施形態にかかるＰＬＬ回路１の構成を示す図である。 第二の実施形態において、ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号のタイムチャートである。 第二の実施形態において、ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号のタイムチャートである。 本発明の第三の実施形態にかかるＰＬＬ回路１の構成を示す図である。 本発明の第四の実施形態にかかるＰＬＬ回路１の構成を示す図である。 本発明の第五の実施形態にかかるＰＬＬ回路１の構成を示す図である。 本発明の第六の実施形態にかかるＰＬＬ回路１の構成を示す図である。 本発明の第七の実施形態にかかるＰＬＬ回路１の構成を示す図である。 本発明の第八の実施形態にかかるＰＬＬ回路１の構成を示す図である。
以下、本発明の実施形態を図面を参照しながら説明する。
第一の実施形態
図１は、本発明の第一の実施形態にかかるＰＬＬ回路１の構成を示す図である。ＰＬＬ（Phase Locked Loop）回路１は、ＲＥＦ信号（基準パルス）の入力を受け、ＶＣＯ信号（出力パルス）を出力する。
第一の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、位相差パルス停止部３０を備える。
電圧制御発振器（VCO：Voltage Controlled Oscillator）２０は、ループフィルタ１８から入力された電圧に応じた周波数のＶＣＯ信号（出力パルス）を出力する。
ループフィルタ１８は、チャージポンプ回路１６から入力された電流に応じた電圧を電圧制御発振器２０に与える。ループフィルタ１８は、オペアンプ１８ａ、抵抗１８ｂ、キャパシタンス１８ｃ、ライン１８Ｌを有する。
オペアンプ１８ａは、ライン１８Ｌを介して、チャージポンプ回路１６からの電流入力を負入力端子に受ける。なお、オペアンプ１８ａの正入力端子は接地されている。また、ライン１８Ｌには、二つのダイオードが接続されている。一方のダイオードは、アノード側がライン１８Ｌに接続されている（カソード側は接地）。他方のダイオードは、カソード側がライン１８Ｌに接続されている（アノード側は接地）。これら二つのダイオードにより、オペアンプ１８ａの負入力端子へ印加される電圧を所定範囲内とすることができる。
抵抗１８ｂは、オペアンプ１８ａの出力端子に接続されている。
キャパシタンス１８ｃは、一端が抵抗１８ｂに、他端がライン１８Ｌに接続されている。
分周器１３は、ＲＥＦ信号（基準パルス）をＲ分周（Ｒは正の整数）して、位相比較器１４に第一入力信号として与える。分周器２２は、ＶＣＯ信号（出力パルス）をＮ分周（Ｎは正の整数）して、位相比較器１４に第二入力信号として与える。ただし、Ｒ＝Ｎ＝１であってもよく、この場合は、第一入力信号がＲＥＦ信号（基準パルス）そのものであり、第二入力信号がＶＣＯ信号（出力パルス）そのものである。以後、Ｒ＝Ｎ＝１として、説明を行う。すると、分周器１３および分周器２２の存在を無視できる。
位相比較器１４は、第一入力信号（ＲＥＦ信号）と第二入力信号（ＶＣＯ信号）との位相差に応じた幅の位相差パルス（PFD_U信号またはPFD_D信号）を出力する。なお、第二入力信号の周波数が第一入力信号の周波数よりも低いときは、PFD_U信号が位相差パルスとなる。また、第二入力信号の周波数が第一入力信号の周波数よりも高いときは、PFD_D信号が位相差パルスとなる（例えば、図２を参照）。
位相比較器１４は、ＲＥＦ側フリップフロップ１４ａ、ＶＣＯ側フリップフロップ１４ｂ、ＡＮＤ回路１４ｃを有する。
ＲＥＦ側フリップフロップ１４ａは、左上にＤ入力端子、左下にクロック入力端子、右上にＱ出力端子、下辺中央にリセット端子を有する。Ｄ入力端子には、常に、Ｈ（High）の信号が入力されている。クロック入力端子には、第一入力信号（ＲＥＦ信号）が入力される。Ｑ出力端子からは、クロック入力端子への入力がＬ（Low）からＨ（High）に立ち上がった時点で、Ｄ入力端子への入力が出力される。ただし、リセット端子にＨが入力されれば、Ｑ出力端子からの出力はＬとなる。
ＶＣＯ側フリップフロップ１４ｂは、ＲＥＦ側フリップフロップ１４ａと同じ構造および入出力関係を有する。ただし、図示の便宜上、ＶＣＯ側フリップフロップ１４ｂのＱ出力端子を右下に図示している。また、ＶＣＯ側フリップフロップ１４ｂのクロック入力端子には、第二入力信号（ＶＣＯ信号）が入力される。
ＡＮＤ回路１４ｃは、ＲＥＦ側フリップフロップ１４ａの出力およびＶＣＯ側フリップフロップ１４ｂの出力を受け、両者がＨである場合に、Ｈを出力する。その他の場合には、ＡＮＤ回路１４ｃは、Ｌを出力する。
チャージポンプ回路１６は、位相差パルスを受けて、ループフィルタ１６への電流入力を行う。チャージポンプ回路１６は、定電流源１６ａ、スイッチ１６ｂ、定電流源１６ｃ、スイッチ１６ｄを有する。
定電流源１６ａは、一端が正電圧源（図示省略）に、他端がスイッチ１６ｂに接続されている。定電流源１６ａは、一端から他端へと電流を流す。
スイッチ１６ｂは、例えばトランジスタにより構成される。左側の端子から、Ｈ（High）が入力されると、定電流源１６ａがライン１８Ｌに接続される。左側の端子から、Ｌ（Low）が入力されると、定電流源１６ａが接地される。
第二入力信号の周波数が第一入力信号の周波数よりも低いときは、位相差パルス（PFD_U信号）を、スイッチ１６ｂの左側の端子が受ける。よって、定電流源１６ａがライン１８Ｌに接続され、ループフィルタ１８に正の電流が入力される（ループフィルタ１８に電荷が流れ込む）。
定電流源１６ｃは、一端が負電圧源（図示省略）に、他端がスイッチ１６ｄに接続されている。定電流源１６ａは、他端から一端へと電流を流す。
スイッチ１６ｄは、例えばトランジスタにより構成される。左側の端子から、Ｈ（High）が入力されると、定電流源１６ｃがライン１８Ｌに接続される。左側の端子から、Ｌ（Low）が入力されると、定電流源１６ｃが接地される。
第二入力信号の周波数が第一入力信号の周波数よりも高いときは、位相差パルス（PFD_D信号）を、スイッチ１６ｄの左側の端子が受ける。よって、定電流源１６ｃがライン１８Ｌに接続され、ループフィルタ１８に負の電流が入力される（ループフィルタ１８から電荷が流れ去る）。
位相差パルス停止部３０は、ＲＥＦ信号（基準パルス）がＰＬＬ回路１に入力されていない無入力状態において、位相比較器１４からのチャージポンプ回路１６への位相差パルス（PFD_U信号またはPFD_D信号）の入力を停止させる。より具体的には、位相差パルス停止部３０は、無入力状態において、位相比較器１４からの位相差パルスの出力を停止させる。
第一の実施形態にかかる位相差パルス停止部３０は、無入力状態検出器３２、ＯＲ回路３４を有する。
無入力状態検出器３２は、ＲＥＦ信号（基準パルス）が入力されていない無入力状態を検出する。無入力状態検出器３２は第一入力信号を受け、第一入力信号が所定の時間内でＬであり続けると、Ｈ（High）の無入力検出信号を出力する。
ＯＲ回路３４は、無入力状態検出器３２の出力とＡＮＤ回路１４ｃの出力とを受け、いずれか一方または双方がＨ（High）であるときに、Ｈのリセット信号を出力する。リセット信号は、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのリセット端子に与えられる。
これにより、ＯＲ回路３４は、無入力状態検出器３２による無入力状態の検出（無入力検出信号（状態はＨ））を受け、リセット信号（状態はＨ）を出力し、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのＱ出力端子からの出力をＬとする。すなわち、位相比較器１４からの出力（位相差パルスであるPFD_U信号またはPFD_D信号）が停止される。
なお、ＯＲ回路３４は、無入力状態検出器３２の出力とＡＮＤ回路１４ｃの出力とを受け、双方がＬ（Low）である場合にはＬを出力する。すなわち、かかる場合には、ＯＲ回路３４がリセット信号を出力しないこととなる。
次に、第一の実施形態の動作を説明する。
図２は、第一の実施形態において、ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号のタイムチャートである。なお、図２の横軸は時間であり、縦軸は電圧である（図３、図５、図６も同様）。また、信号がＨ（High）のときは、信号が出力されており、信号がＬ（Low）のときは、信号が出力されていないものとする（図３、図５、図６も同様）。
なお、図２においては、ＶＣＯ信号の周波数がＲＥＦ信号の周波数よりも高かったのが、時間t5以後は、両者がほぼ等しくなる状態を示している。
まず、ＲＥＦ信号（第一入力信号）が入力される前（時間t1より前）においては、無入力状態検出器３２の出力はＨであり、無入力検出信号が出力される。よって、ＯＲ回路３４の出力はＨであり、リセット信号が出力される。出力されたリセット信号は、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのリセット端子に与えられる。これにより、位相比較器１４のＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂからの出力はＬとなり、PFD_U信号およびPFD_D信号の出力は停止される。
ＲＥＦ信号（第一入力信号）が入力され始めてから、所定の時間が経過するまで（時間t1からt2まで）は、無入力状態検出器３２から無入力検出信号が出力され続ける。よって、位相比較器１４からの、PFD_U信号およびPFD_D信号の出力は停止されたままである。
ＲＥＦ信号（第一入力信号）が入力され始めてから、所定の時間が経過すると（時間t2より後）、無入力状態検出器３２の出力がＬとなり、無入力検出信号の出力が停止される。時間t2においては、位相比較器１４のＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂからの出力はＬであるため、ＡＮＤ回路１４ｃの出力はＬである。よって、無入力状態検出器３２の出力およびＡＮＤ回路１４ｃの出力を受けるＯＲ回路３４の出力はＬとなり、リセット信号の出力が停止される。ただし、より正確には、ＯＲ回路３４の処理等のためのわずかな時間だけ時間t2よりも後の時間に、リセット信号の出力が停止される。
時間t3において、電圧制御発振器２０からＶＣＯ信号が出力され、第二入力信号（パルスＰ１）として位相比較器１４のＶＣＯ側フリップフロップ１４ｂに与えられる。第二入力信号がＶＣＯ側フリップフロップ１４ｂに与えられる時点（時間t3）からPFD_D信号が出力される。すなわち、ＶＣＯ側フリップフロップ１４ｂの左下のクロック入力端子に与えられる第二入力信号（ＶＣＯ信号）が、時間t3においてＬからＨに立ち上がるので、ＶＣＯ側フリップフロップ１４ｂの右下のＱ出力端子から、Ｄ入力端子に入力されているＨが出力される。よって、ＶＣＯ側フリップフロップ１４ｂの右下のＱ出力端子の出力はＨとなり、PFD_D信号が出力される。
PFD_D信号が出力されると、スイッチ１６ｄが定電流源１６ｃをライン１８Ｌに接続する。これにより、ループフィルタ１８に負の電流が入力される（ループフィルタ１８から電荷が流れ去る）。よって、ループフィルタ１８から電圧制御発振器２０に与えられる電圧が低くなる。これにより、ＶＣＯ信号の周波数が低くなり、よりＲＥＦ信号の周波数に近づいていく。
時間t4において、ＲＥＦ信号が入力され、第一入力信号（パルスＰ２）として位相比較器１４のＲＥＦ側フリップフロップ１４ａに与えられる。第一入力信号がＲＥＦ側フリップフロップ１４ａに与えられる時点（時間t4）からPFD_U信号が出力される。すなわち、ＲＥＦ側フリップフロップ１４ａの左下のクロック入力端子に与えられる第一入力信号（ＲＥＦ信号）が、時間t4においてＬからＨに立ち上がるので、ＲＥＦ側フリップフロップ１４ａの右上のＱ出力端子から、Ｄ入力端子に入力されているＨが出力される。よって、ＲＥＦ側フリップフロップ１４ａの右上のＱ出力端子の出力はＨとなり、PFD_U信号が出力される。
時間t4から、PFD_U信号およびPFD_D信号が出力される。すなわち、ＲＥＦ側フリップフロップ１４ａの出力およびＶＣＯ側フリップフロップ１４ｂの出力がＨとなる。よって、ＡＮＤ回路１４ｃの出力がＨとなり、ＯＲ回路３４の出力はＨであり、リセット信号が出力される。ただし、より正確には、ＯＲ回路３４の処理等のためのわずかな時間だけ時間t4よりも後の時間に、リセット信号が出力される。これにより、位相比較器１４のＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂからの出力はＬとなり、PFD_U信号およびPFD_D信号の出力は停止される。
結局、位相比較器１４は、時間t3と時間t4との時間差にほぼ等しい幅の位相差パルス（PFD_D信号）を出力する。時間t3と時間t4との時間差は、ＲＥＦ信号（基準パルス）とＶＣＯ信号（出力パルス）との位相差に相当する。よって、位相比較器１４は、ＲＥＦ信号（第一入力信号）とＶＣＯ信号（第二入力信号）との位相差に応じた幅の位相差パルス（PFD_D信号）を出力する。
時間t4以後は、位相差パルス（PFD_D信号）の出力により、ＶＣＯ信号の周波数が低くなり、よりＲＥＦ信号の周波数に近づいていくことが繰り返される。そして、時間t5以後は、両者がほぼ等しくなる。時間t5以後は、PFD_U信号とPFD_D信号とがわずかな時間だけ出力された後に、リセット信号が出力されて、PFD_U信号とPFD_D信号との出力が停止されるといったことを繰り返す。
図３は、第一の実施形態において、ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号のタイムチャートである。
ＲＥＦ信号（基準パルス）とＶＣＯ信号（出力パルス）とが最後に同時に入力された時間t6から、PFD_U信号およびPFD_D信号が出力される。その後、わずかな時間が経過して、リセット信号が出力されるので、PFD_U信号およびPFD_D信号の出力は停止される。
ここで、時間t6以後は、ＲＥＦ信号（基準パルス）が入力されなくなったとする。すると、時間t7（ＶＣＯ信号（出力パルス）が、時間t6以後に初めて立ち上がる時点）から、PFD_D信号が出力される。なお、ＲＥＦ信号（基準パルス）が入力されないので、PFD_U信号は出力されない。
ＲＥＦ信号（第一入力信号）が入力されなくなってから所定の時間が経過すると、無入力状態検出器３２の出力がＨとなり、無入力検出信号が出力される。すると、ＯＲ回路３４の出力がＨとなり、リセット信号が出力される。リセット信号により、位相比較器１４のＶＣＯ側フリップフロップ１４ｂからの出力はＬとなり、PFD_D信号の出力は停止される。
もし、ここで、位相差パルス停止部３０が無ければ、PFD_D信号が出力され続け、ループフィルタ１８に負の電流が入力され続ける（ループフィルタ１８から電荷が流れ去り続ける）。これにより、オペアンプ１８ａに、サチュレーション（飽和：Saturation）が生じてしまう。これは、オペアンプ１８ａがサチュレーションから復帰する際の、位相セトリングの悪化を招く。さらに、チャージポンプ回路１６のスイッチ１６ｂ、１６ｄの差動間の熱バランスに起因する位相セトリングの悪化を招く。
しかし、第一の実施形態によれば、位相差パルス停止部３０が有るので、リセット信号が立ち上がる時間t8になれば、PFD_D信号の出力が停止される。よって、PFD_D信号が出力され続ける時間を時間t7から時間t8までに抑えることができ、ループフィルタ１８に負の電流が入力され続ける時間を削減できる。このようにして、チャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
第二の実施形態
第二の実施形態にかかるＰＬＬ回路１は、遅延素子２を備える点が、第一の実施形態にかかるＰＬＬ回路１とは異なる。
図４は、本発明の第二の実施形態にかかるＰＬＬ回路１の構成を示す図である。第二の実施形態にかかるＰＬＬ回路１は、遅延素子２、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、位相差パルス停止部３０を備える。以後、第一の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０、分周器２２および位相差パルス停止部３０は、第一の実施形態と同様であり説明を省略する。
遅延素子２は、第一入力信号（ＲＥＦ信号）を遅延させて、位相比較器１４のＲＥＦ側フリップフロップ１４ａに与える。ただし、位相差パルス停止部３０の無入力状態検出器３２に与えられる第一入力信号は、遅延素子２により遅延されていないものである。また、遅延素子２によって、第一入力信号が遅延する時間（遅延時間）をT1とする。
次に、第二の実施形態の動作を説明する。
図５は、第二の実施形態において、ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号のタイムチャートである。なお、遅延後のＲＥＦ信号とは、遅延素子２により遅延したＲＥＦ信号を意味する。
ＲＥＦ信号が遅延されて、位相比較器１４のＲＥＦ側フリップフロップ１４ａに与えられること以外は、第一の実施形態と特に差異は無い。
なお、基準パルス（ＲＥＦ信号）が最初に入力された時点t1から、無入力状態検出器３２が無入力状態を検出した無入力検出信号の出力を停止する時点t2までの時間をT2とする。また、T1＝T2とする。
図６は、第二の実施形態において、ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号のタイムチャートである。
ここで、基準パルス（ＲＥＦ信号）が最後に入力された時点t9から、無入力状態検出器３２が無入力状態を検出した無入力検出信号を出力する時点t10までの時間を検出応答時間とする。また、検出応答時間はT2に等しいものとする。
時間t9の後でも、遅延素子２により遅延したＲＥＦ信号が位相比較器１４のＲＥＦ側フリップフロップ１４ａに与えられ続ける。しかも、遅延したＲＥＦ信号と、ＶＣＯ信号とがほぼ同時に位相比較器１４に与えられ続ける。よって、図２における時間t5以後と同様に、PFD_U信号とPFD_D信号とがわずかな時間だけ出力された後に、リセット信号が出力されて、PFD_U信号とPFD_D信号との出力が停止されるといったことを繰り返す。時間t7a（ＶＣＯ信号（出力パルス）が、時間t9以後に初めて立ち上がる時点）以後も、同様に、この繰り返しが行われる。
時間t10において、無入力状態検出器３２の出力がＨとなり、無入力検出信号が出力される。すると、時間t8において、ＯＲ回路３４の出力がＨとなり、リセット信号が出力される。リセット信号により、位相比較器１４のＶＣＯ側フリップフロップ１４ｂからの出力はＬとなり、PFD_U信号とPFD_D信号との出力が停止される。
第二の実施形態によれば、位相差パルス停止部３０が有るので、リセット信号が立ち上がる時間t8になれば、PFD_U信号とPFD_D信号との出力が停止される。これは、第一の実施形態と同様な効果である。
しかも、第二の実施形態によれば、遅延素子２によりＲＥＦ信号を遅延させて位相比較器１４に与えるので、時間t7aから時間t8までの間にPFD_D信号が出力され続けることを防止できる（PFD_D信号が断続的に出力される）。時間t7aは、もし遅延素子２により遅延が無ければ、第一の実施形態における時間t7に相当する。よって、時間t7から時間t8までPFD_D信号が出力され続ける第一の実施形態（図３参照）よりも、さらに有効にPFD_D信号が出力され続けることを防止できる。このようにして、第一の実施形態よりも、さらに有効にチャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
なお、検出応答時間T2と、遅延時間T1とは等しいと説明した。遅延時間T1が検出応答時間T2と等しいことが好ましいが、（遅延時間T1）＞（検出応答時間T2）でも、かまわない。
第三の実施形態
第三の実施形態にかかるＰＬＬ回路１は、ＰＬＬ回路１の外部に配置された波形発生器１２からＲＥＦ信号が入力される点が、第一の実施形態にかかるＰＬＬ回路１と異なる。しかも、第三の実施形態にかかるＰＬＬ回路１は、無入力状態検出器３２から無入力検出信号を得るのではなく、波形発生器１２から無入力状態信号を得る点が、第一の実施形態にかかるＰＬＬ回路１と異なる。
図７は、本発明の第三の実施形態にかかるＰＬＬ回路１の構成を示す図である。第三の実施形態にかかるＰＬＬ回路１は波形発生器（基準パルス生成装置）１２に接続される。第三の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、位相差パルス停止部３０を備える。以後、第一の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０および分周器２２は、第一の実施形態と同様であり説明を省略する。
波形発生器（基準パルス生成装置）１２は、ＲＥＦ信号（基準パルス）を生成する。しかも、波形発生器１２は、ＲＥＦ信号（基準パルス）がＰＬＬ回路１に入力されていない無入力状態を示す無入力状態信号を出力する。なお、無入力状態信号は、第二の実施形態で説明した無入力検出信号と同様なものであり、第二の実施形態における検出応答時間T2をほぼ０にしたようなものである。
第三の実施形態にかかる位相差パルス停止部３０は、ＯＲ回路３４を有する。
ＯＲ回路３４は、無入力状態信号とＡＮＤ回路１４ｃの出力とを受け、いずれか一方または双方がＨ（High）であるときに、Ｈのリセット信号を出力する。リセット信号は、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのリセット端子に与えられる。
これにより、ＯＲ回路３４は、波形発生器（基準パルス生成装置）１２から無入力状態信号（状態はＨ）を受け、リセット信号（状態はＨ）を出力し、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのＱ出力端子からの出力をＬとする。すなわち、位相比較器１４からの出力（位相差パルスであるPFD_U信号またはPFD_D信号）が停止される。
第三の実施形態の動作は第一の実施形態と同様であり説明を省略する。ただし、時間t1と時間t2はほぼ同時である（図２参照）。しかも、時間t6（ＲＥＦ信号とＶＣＯ信号とが最後に同時に入力された時間）と時間t8（リセット信号が立ち上がる時間）はほぼ同時であり、時間t7（ＶＣＯ信号が、時間t6以後に初めて立ち上がる時点）において、PFD_D信号が出力されないこととなる（図３参照）。
第三の実施形態によれば、位相差パルス停止部３０が有るので、リセット信号が立ち上がる時間t8になれば、PFD_U信号とPFD_D信号との出力が停止される。これは、第一の実施形態と同様な効果である。
しかも、第三の実施形態によれば、時間t6と時間t8はほぼ同時であり、時間t7において、PFD_D信号が出力されないこととなる。よって、時間t7から時間t8までPFD_D信号が出力され続ける第一の実施形態（図３参照）よりも、さらに有効にPFD_D信号が出力され続けることを防止できる。このようにして、第一の実施形態よりも、さらに有効にチャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
なお、第三の実施形態の変形例として、無入力状態信号が波形発生器１２から出力された後で、かつ無入力状態信号が波形発生器１２から出力されている間に、無入力状態となるようにすることも考えられる。
これにより、REF信号を止める時点は、無入力状態信号が波形発生器１２から出力されている間であればよく、波形発生器１２の回路設計の労力が軽減される。
第四の実施形態
第四の実施形態にかかるＰＬＬ回路１は、波形発生器１２を制御する波形発生制御部１１から無入力状態信号を得る点が、第三の実施形態にかかるＰＬＬ回路１と異なる。
図８は、本発明の第四の実施形態にかかるＰＬＬ回路１の構成を示す図である。第四の実施形態にかかるＰＬＬ回路１は、基準パルス生成装置を構成する波形発生制御部１１および波形発生器１２に接続される。第四の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、位相差パルス停止部３０を備える。以後、第三の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０、分周器２２および位相差パルス停止部３０は、第三の実施形態と同様であり説明を省略する。
波形発生器（基準パルス生成装置）１２は、ＲＥＦ信号（基準パルス）を生成する。
波形発生制御部（基準パルス生成装置）１１は、波形発生器１２がＲＥＦ信号（基準パルス）を生成するタイミングを制御する。しかも、波形発生制御部１１は、ＲＥＦ信号（基準パルス）がＰＬＬ回路１に入力されていない無入力状態を示す無入力状態信号を出力する。なお、無入力状態信号は、第三の実施形態で説明した無入力状態信号と同様なものである。
なお、波形発生制御部１１は、電子回路として実現可能である。また、波形発生制御部１１は、ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、プログラムを記録したメディアを読み取らせて、ハードディスクにインストールすることにより実現可能である。
第四の実施形態の動作は第三の実施形態と同様であり説明を省略する。
第四の実施形態によれば、第三の実施形態と同様な効果を奏する。
なお、第四の実施形態の変形例として、無入力状態信号が波形発生制御部１１から出力された後で、かつ無入力状態信号が波形発生制御部１１から出力されている間に、無入力状態となるようにすることも考えられる。
これにより、REF信号を止める時点は、無入力状態信号が波形発生制御部１１から出力されている間であればよく、波形発生制御部１１の回路設計の労力が軽減される。
第五の実施形態
第五の実施形態にかかるＰＬＬ回路１は、位相差パルス停止部がＯＲ回路３４にかえて、ＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを有する点が、第一の実施形態にかかるＰＬＬ回路１とは異なる。
図９は、本発明の第五の実施形態にかかるＰＬＬ回路１の構成を示す図である。第五の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、無入力状態検出器３２、ＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを備える。以後、第一の実施形態と同様な部分は同様な番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０、分周器２２および無入力状態検出器３２は、第一の実施形態と同様であり説明を省略する。
ただし、位相比較器１４のＡＮＤ回路１４ｃの出力が、ＲＥＦ側フリップフロップ１４ａおよびＶＣＯ側フリップフロップ１４ｂのリセット端子に与えられる。ＡＮＤ回路１４ｃの出力がＨ（High）であると、リセット信号が出力されていることになる。ＡＮＤ回路１４ｃの出力がＬ（Low）であると、リセット信号が出力されていないことになる。
また、無入力状態検出器３２は、第一入力信号を受け、第一入力信号が所定の時間内でＬであり続けると、Ｌ（Low）の無入力検出信号を出力する。無入力検出信号が出力されていない場合は、無入力状態検出器３２の出力はＨ（High）となる。
なお、無入力状態検出器３２およびＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂが、位相差パルス停止部を構成する。
ＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂは、位相差パルス（PFD_U信号またはPFD_D信号）を受けて、チャージポンプ回路１６へ与える。ただし、ＡＮＤ回路３６ａ、３６ｂは、無入力状態において、位相差パルスをチャージポンプ回路１６へ与えない。より詳細には、ＡＮＤ回路３６ａ、３６ｂは、無入力状態検出器３２による無入力状態の検出（無入力検出信号（状態はＬ））を受け、位相差パルスをチャージポンプ回路１６へ与えないようにする。
ＡＮＤ回路３６ａは、無入力状態検出器３２の出力およびＲＥＦ側フリップフロップ１４ａの出力を受け、両者がＨである場合に、Ｈを出力する。その他の場合には、ＡＮＤ回路３６ａは、Ｌを出力する。
よって、ＡＮＤ回路３６ａは、無入力状態検出器３２による無入力状態の検出（無入力検出信号（状態はＬ））を受け、Ｌを出力する。これにより、ＲＥＦ側フリップフロップ１４ａから位相差パルスであるPFD_U信号が出力されていても、位相差パルス（PFD_U信号）がチャージポンプ回路１６へ与えられない。
一方、ＡＮＤ回路３６ａは、無入力状態検出器３２により無入力状態が検出されない場合は、無入力状態検出器３２の出力（状態はＨ）を受ける。よって、ＲＥＦ側フリップフロップ１４ａから位相差パルスであるPFD_U信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ａからＨが出力される。したがって、無入力状態検出器３２により無入力状態が検出されない場合は、ＡＮＤ回路３６ａは、位相差パルス（PFD_U信号）を受けて、チャージポンプ回路１６へ与えることになる。
ＡＮＤ回路３６ｂは、無入力状態検出器３２の出力およびＶＣＯ側フリップフロップ１４ｂの出力を受け、両者がＨである場合に、Ｈを出力する。その他の場合には、ＡＮＤ回路３６ｂは、Ｌを出力する。
よって、ＡＮＤ回路３６ｂは、無入力状態検出器３２による無入力状態の検出（無入力検出信号（状態はＬ））を受け、Ｌを出力する。これにより、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号が出力されていても、位相差パルス（PFD_D信号）がチャージポンプ回路１６へ与えられない。
一方、ＡＮＤ回路３６ｂは、無入力状態検出器３２により無入力状態が検出されない場合は、無入力状態検出器３２の出力（状態はＨ）を受ける。よって、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ｂからＨが出力される。したがって、無入力状態検出器３２により無入力状態が検出されない場合は、ＡＮＤ回路３６ｂは、位相差パルス（PFD_D信号）を受けて、チャージポンプ回路１６へ与えることになる。
次に、第五の実施形態の動作を説明する。
ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号の状態は、図２を参照して説明した第一の実施形態におけるＰＬＬ回路１の信号の状態とほぼ同様である。
ただし、無入力検出信号のＬとＨは、図２に示す状態とは逆になる。すなわち、図２における時間t2より前は、無入力検出信号が出力され（出力状態はＬ（Low））、時間t2以後は、無入力検出信号が出力されない（出力状態はＨ（High））。無入力検出信号の状態にかかわらず、ＲＥＦ信号の出力後に、リセット信号はＨとなる。
また、チャージポンプ回路１６へ与えられるPFD_U信号およびPFD_D信号の状態は、図２に示すPFD_U信号およびPFD_D信号の状態と同じものとなる。
すなわち、時間t2より前は、無入力状態検出器３２から無入力検出信号が出力され（出力状態はＬ）、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＡＮＤ回路３６ａ、３６ｂはＬを出力し、チャージポンプ回路１６へ与える。よって、PFD_U信号およびPFD_D信号はチャージポンプ回路１６へは与えられない。
また、時間t2以後は、無入力状態検出器３２から無入力検出信号が出力されない。よって、無入力状態検出器３２からＨが出力され、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＲＥＦ側フリップフロップ１４ａから位相差パルスであるPFD_U信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ａからＨが出力される。また、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ｂからＨが出力される。よって、時間t2以後は、位相比較器１４からPFD_U信号およびPFD_D信号が出力されると、それらはチャージポンプ回路１６へ与えられる。
ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号の状態は、図３を参照して説明した第一の実施形態におけるＰＬＬ回路１の信号の状態とほぼ同様である。
ただし、無入力検出信号のＬとＨは、図３に示す状態とは逆になる。すなわち、図３における時間t8（正確には、時間t8より少し前）において、無入力検出信号の状態がＨからＬに切り替わる。リセット信号は時間t8以後もＬであり続ける。
また、チャージポンプ回路１６へ与えられるPFD_U信号およびPFD_D信号の状態は、図３に示すPFD_U信号およびPFD_D信号の状態と同じものとなる。
すなわち、時間t8より前は、無入力状態検出器３２から無入力検出信号が出力されない。よって、無入力状態検出器３２からＨが出力され、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＲＥＦ側フリップフロップ１４ａから位相差パルスであるPFD_U信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ａからＨが出力される。また、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ｂからＨが出力される。よって、時間t8より前は、位相比較器１４からPFD_U信号およびPFD_D信号が出力されると、それらはチャージポンプ回路１６へ与えられる。
また、時間t8以後は、無入力状態検出器３２から無入力検出信号が出力され（出力状態はＬ）、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＡＮＤ回路３６ａ、３６ｂはＬを出力し、チャージポンプ回路１６へ与える。よって、PFD_U信号およびPFD_D信号はチャージポンプ回路１６へは与えられない。
もし、ここで、位相差パルス停止部が無ければ、PFD_D信号が出力され続け、ループフィルタ１８に負の電流が入力され続ける（ループフィルタ１８から電荷が流れ去り続ける）。これにより、オペアンプ１８ａに、サチュレーション（飽和：Saturation）が生じてしまう。これは、オペアンプ１８ａがサチュレーションから復帰する際の、位相セトリングの悪化を招く。さらに、チャージポンプ回路１６のスイッチ１６ｂ、１６ｄの差動間の熱バランスに起因する位相セトリングの悪化を招く。
しかし、第五の実施形態によれば、（無入力状態検出器３２およびＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを有する）位相差パルス停止部が有るので、無入力検出信号の状態がＨからＬに切り替わる時間t8になれば、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号が出力されていても、位相差パルス（PFD_D信号）がチャージポンプ回路１６へ与えられない。よって、PFD_D信号がチャージポンプ回路１６に与えられ続ける時間を時間t7から時間t8までに抑えることができ、ループフィルタ１８に負の電流が入力され続ける時間を削減できる。このようにして、チャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
第六の実施形態
第六の実施形態にかかるＰＬＬ回路１は、遅延素子２を備える点が、第五の実施形態にかかるＰＬＬ回路１とは異なる。
図１０は、本発明の第六の実施形態にかかるＰＬＬ回路１の構成を示す図である。第六の実施形態にかかるＰＬＬ回路１は、遅延素子２、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、無入力状態検出器３２およびＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを備える。以後、第五の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０、分周器２２、無入力状態検出器３２およびＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂは、第一の実施形態と同様であり説明を省略する。
遅延素子２は、第一入力信号（ＲＥＦ信号）を遅延させて、位相比較器１４のＲＥＦ側フリップフロップ１４ａに与える。ただし、位相差パルス停止部の無入力状態検出器３２に与えられる第一入力信号は、遅延素子２により遅延されていないものである。また、遅延素子２によって、第一入力信号が遅延する時間（遅延時間）をT1とする。
次に、第六の実施形態の動作を説明する。
第六の実施形態において、ＲＥＦ信号（第一入力信号）が入力されていない状態から入力されるようになったときの信号の状態は、図５を参照して説明した第二の実施形態におけるＰＬＬ回路１の信号の状態とほぼ同様である。
ただし、無入力検出信号のＬとＨは、図５に示す状態とは逆になる。すなわち、図５における時間t2より前は、無入力検出信号が出力され（出力状態はＬ（Low））、時間t2以後は、無入力検出信号が出力されない（出力状態はＨ（High））。無入力検出信号の状態にかかわらず、ＶＣＯ信号の出力後に、リセット信号はＨとなる。
また、チャージポンプ回路１６へ与えられるPFD_U信号およびPFD_D信号の状態は、図５に示すPFD_U信号およびPFD_D信号の状態と同じものとなる。ＲＥＦ信号が遅延されて、位相比較器１４のＲＥＦ側フリップフロップ１４ａに与えられること以外は、第五の実施形態と特に差異は無い。
なお、基準パルス（ＲＥＦ信号）が最初に入力された時点t1から、無入力状態検出器３２が無入力状態を検出した無入力検出信号の出力を停止する時点t2までの時間をT2とする。また、T1＝T2とする。
ＲＥＦ信号（第一入力信号）が入力されている状態から、入力されなくなるようになったときの信号の状態は、図６を参照して説明した第二の実施形態におけるＰＬＬ回路１の信号の状態とほぼ同様である。
ただし、無入力検出信号のＬとＨは、図６に示す状態とは逆になる。すなわち、図６における時間t10において、無入力検出信号の状態がＨからＬに切り替わる。リセット信号は時間t8以後はＬであり続ける。なお、時間t8以後に、無入力検出信号（状態はＬ）によって、ＡＮＤ回路３６ａ、３６ｂの出力がＬになり続けるものとする。時間t10から時間t8までの時間は、ＡＮＤ回路３６ａ、３６ｂの処理等による遅延時間である。
また、チャージポンプ回路１６へ与えられるPFD_U信号およびPFD_D信号の状態は、図６に示すPFD_U信号およびPFD_D信号の状態と同じものとなる。
ここで、基準パルス（ＲＥＦ信号）が最後に入力された時点t9から、無入力状態検出器３２が無入力状態を検出した無入力検出信号を出力する時点t10までの時間を検出応答時間とする。また、検出応答時間はT2に等しいものとする。
時間t9の後でも、遅延素子２により遅延したＲＥＦ信号が位相比較器１４のＲＥＦ側フリップフロップ１４ａに与えられ続ける。しかも、遅延したＲＥＦ信号と、ＶＣＯ信号とがほぼ同時に位相比較器１４に与えられ続ける。よって、図２における時間t5以後と同様に、PFD_U信号とPFD_D信号とがわずかな時間だけ出力された後に、リセット信号が出力されて、PFD_U信号とPFD_D信号との出力が停止されるといったことを繰り返す。時間t7a（ＶＣＯ信号（出力パルス）が、時間t9以後に初めて立ち上がる時点）以後も、同様に、この繰り返しが行われる。
しかも、時間t8までは（たとえ、時間t9以後でも）、無入力状態検出器３２から無入力検出信号が出力されない。よって、無入力状態検出器３２からＨが出力され、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＲＥＦ側フリップフロップ１４ａから位相差パルスであるPFD_U信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ａからＨが出力される。また、ＶＣＯ側フリップフロップ１４ｂから位相差パルスであるPFD_D信号（状態はＨ）が出力されているときは、ＡＮＤ回路３６ｂからＨが出力される。よって、時間t8までは（たとえ、時間t9以後でも）、位相比較器１４からPFD_U信号およびPFD_D信号が出力されると、それらはチャージポンプ回路１６へ与えられる。
また、時間t8以後は、無入力状態検出器３２から無入力検出信号が出力され（出力状態はＬ）、ＡＮＤ回路３６ａ、３６ｂに与えられる。このため、ＡＮＤ回路３６ａ、３６ｂはＬを出力し、チャージポンプ回路１６へ与える。よって、PFD_U信号およびPFD_D信号はチャージポンプ回路１６へは与えられない。
第六の実施形態によれば、位相差パルス停止部が有るので、時間t8になれば、PFD_U信号およびPFD_D信号はチャージポンプ回路１６へは与えられない。これは、第五の実施形態と同様な効果である。
しかも、第六の実施形態によれば、遅延素子２によりＲＥＦ信号を遅延させて位相比較器１４に与えるので、時間t7aから時間t8までの間にPFD_D信号がチャージポンプ回路１６へ与えられ続けることを防止できる（PFD_D信号は断続的に与えられている）。時間t7aは、もし遅延素子２により遅延が無ければ、第一および第五の実施形態における時間t7に相当する。よって、時間t7から時間t8までPFD_D信号が出力され続ける第一の実施形態（図３参照）よりも、さらに有効にPFD_D信号がチャージポンプ回路１６へ与えられ続けることを防止できる。このようにして、第一および第五の実施形態よりも、さらに有効にチャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
なお、検出応答時間T2と、遅延時間T1とは等しいと説明した。遅延時間T1が検出応答時間T2と等しいことが好ましいが、（遅延時間T1）＞（検出応答時間T2）でも、かまわない。
第七の実施形態
第七の実施形態にかかるＰＬＬ回路１は、ＰＬＬ回路１の外部に配置された波形発生器１２からＲＥＦ信号が入力される点が、第五の実施形態にかかるＰＬＬ回路１と異なる。しかも、第七の実施形態にかかるＰＬＬ回路１は、無入力状態検出器３２から無入力検出信号を得るのではなく、波形発生器１２から無入力状態信号を得る点が、第五の実施形態にかかるＰＬＬ回路１と異なる。
図１１は、本発明の第七の実施形態にかかるＰＬＬ回路１の構成を示す図である。第七の実施形態にかかるＰＬＬ回路１は波形発生器（基準パルス生成装置）１２に接続される。第七の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、ＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを備える。以後、第五の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０および分周器２２は、第五の実施形態と同様であり説明を省略する。
波形発生器（基準パルス生成装置）１２は、ＲＥＦ信号（基準パルス）を生成する。しかも、波形発生器１２は、ＲＥＦ信号（基準パルス）がＰＬＬ回路１に入力されていない無入力状態を示す無入力状態信号を出力する。なお、無入力状態信号は、第二の実施形態で説明した無入力検出信号と同様なものであり、第二の実施形態における検出応答時間T2をほぼ０にしたようなものである。ただし、無入力状態信号は、第二の実施形態で説明した無入力検出信号とはHighとLowとが逆転する。
第七の実施形態にかかる位相差パルス停止部は、ＡＮＤ回路３６ａ、３６ｂを有する。
ＡＮＤ回路３６ａは、無入力状態信号およびＲＥＦ側フリップフロップ１４ａの出力を受け、両者がＨである場合に、Ｈを出力する。その他の場合には、ＡＮＤ回路３６ａは、Ｌを出力する。
これにより、ＡＮＤ回路３６ａは、波形発生器（基準パルス生成装置）１２から無入力状態信号（状態はＬ）を受け、出力をＬとする。すなわち、位相比較器１４からの出力（位相差パルスであるPFD_U信号）をチャージポンプ回路１６へ与えないようにする。
ＡＮＤ回路３６ｂは、無入力状態信号およびＶＣＯ側フリップフロップ１４ｂの出力を受け、両者がＨである場合に、Ｈを出力する。その他の場合には、ＡＮＤ回路３６ｂは、Ｌを出力する。
これにより、ＡＮＤ回路３６ｂは、波形発生器（基準パルス生成装置）１２から無入力状態信号（状態はＬ）を受け、出力をＬとする。すなわち、位相比較器１４からの出力（位相差パルスであるPFD_D信号）をチャージポンプ回路１６へ与えないようにする。
なお、波形発生器（基準パルス生成装置）１２の出力がＨである場合（無入力状態信号が出力されていない）、ＡＮＤ回路３６ａ、３６ｂが、PFD_U信号およびPFD_D信号を、チャージポンプ回路１６へ与えることは、第五の実施形態と同様である。
第七の実施形態の動作は第五の実施形態と同様であり説明を省略する。ただし、時間t1と時間t2はほぼ同時である（図２参照）。しかも、時間t6（ＲＥＦ信号とＶＣＯ信号とが最後に同時に入力された時間）と無入力状態信号が出力される時間とはほぼ同時であり、時間t7（ＶＣＯ信号が、時間t6以後に初めて立ち上がる時点）において、PFD_D信号がチャージポンプ回路１６へ与えられないこととなる（図３参照）。
第七の実施形態によれば、位相差パルス停止部が有るので、無入力状態信号が出力される時間になれば、PFD_U信号とPFD_D信号とがチャージポンプ回路１６へ与えられないこととなる。これは、第五の実施形態と同様な効果である。
しかも、第七の実施形態によれば、時間t6と無入力状態信号が出力される時間とはほぼ同時であり、時間t7において、PFD_D信号が出力されないこととなる。よって、時間t7から時間t8までPFD_D信号が出力され続ける第一および第五の実施形態（図３参照）よりも、さらに有効にPFD_D信号が出力され続けることを防止できる。このようにして、第一および第五の実施形態よりも、さらに有効にチャージポンプ回路１６にループフィルタ１８から電流が流れ続けることを防止できる。
なお、第七の実施形態の変形例として、無入力状態信号が波形発生器１２から出力された後で、かつ無入力状態信号が波形発生器１２から出力されている間に、無入力状態となるようにすることも考えられる。
これにより、REF信号を止める時点は、無入力状態信号が波形発生器１２から出力されている間であればよく、波形発生器１２の回路設計の労力が軽減される。
第八の実施形態
第八の実施形態にかかるＰＬＬ回路１は、波形発生器１２を制御する波形発生制御部１１から無入力状態信号を得る点が、第七の実施形態にかかるＰＬＬ回路１と異なる。
図１２は、本発明の第八の実施形態にかかるＰＬＬ回路１の構成を示す図である。第八の実施形態にかかるＰＬＬ回路１は、基準パルス生成装置を構成する波形発生制御部１１および波形発生器１２に接続される。第八の実施形態にかかるＰＬＬ回路１は、分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器（VCO：Voltage Controlled Oscillator）２０、分周器２２、ＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂを備える。以後、第七の実施形態と同様な部分は同一の番号を付して説明を省略する。
分周器１３、位相比較器１４、チャージポンプ回路１６、ループフィルタ１８、電圧制御発振器２０、分周器２２およびＡＮＤ回路（位相差パルス中継部）３６ａ、３６ｂは、第七の実施形態と同様であり説明を省略する。
波形発生器（基準パルス生成装置）１２は、ＲＥＦ信号（基準パルス）を生成する。
波形発生制御部（基準パルス生成装置）１１は、波形発生器１２がＲＥＦ信号（基準パルス）を生成するタイミングを制御する。しかも、波形発生制御部１１は、ＲＥＦ信号（基準パルス）がＰＬＬ回路１に入力されていない無入力状態を示す無入力状態信号を出力する。なお、無入力状態信号は、第七の実施形態で説明した無入力状態信号と同様なものである。
なお、波形発生制御部１１は、電子回路として実現可能である。また、波形発生制御部１１は、ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、プログラムを記録したメディアを読み取らせて、ハードディスクにインストールすることにより実現可能である。
第八の実施形態の動作は第七の実施形態と同様であり説明を省略する。
第八の実施形態によれば、第七の実施形態と同様な効果を奏する。
なお、第八の実施形態の変形例として、無入力状態信号が波形発生制御部１１から出力された後で、かつ無入力状態信号が波形発生制御部１１から出力されている間に、無入力状態となるようにすることも考えられる。
これにより、REF信号を止める時点は、無入力状態信号が波形発生制御部１１から出力されている間であればよく、波形発生制御部１１の回路設計の労力が軽減される。
１ ＰＬＬ回路
２ 遅延素子
１３ 分周器
１４ 位相比較器
１４ａ ＲＥＦ側フリップフロップ
１４ｂ ＶＣＯ側フリップフロップ
１４ｃ ＡＮＤ回路
１６ チャージポンプ回路
１６ａ、１６ｃ 定電流源
１６ｂ、１６ｄ スイッチ
１８ ループフィルタ
２０ 電圧制御発振器（VCO）
２２ 分周器
３０ 位相差パルス停止部
３２ 無入力状態検出器
３４ ＯＲ回路
T1 遅延時間
T2 検出応答時間
１１ 波形発生制御部
１２ 波形発生器
３６ａ、３６ｂ ＡＮＤ回路（位相差パルス中継部）

Claims (2)

  1. 基準パルスの入力を受け、出力パルスを出力するＰＬＬ回路であって、
    入力された電圧に応じた周波数の前記出力パルスを出力する電圧制御発振器と、
    入力された電流に応じた電圧を前記電圧制御発振器に与えるループフィルタと、
    第一入力信号と第二入力信号との位相差に応じた幅の位相差パルスを出力する位相比較器と、
    前記位相差パルスを受けて、前記ループフィルタへの電流入力を行うチャージポンプ回路と、
    前記基準パルスが入力されていない無入力状態において、前記チャージポンプ回路への前記位相差パルスの入力を停止させる位相差パルス停止部と、
    前記第一入力信号を遅延させて、前記位相比較器に与える遅延素子と、
    を備え、
    前記第一入力信号は、前記基準パルスそのもの、または前記基準パルスを分周したものであり、
    前記第二入力信号は、前記出力パルスそのもの、または前記出力パルスを分周したものであり、
    前記位相差パルス停止部は、
    前記基準パルスが入力されていない無入力状態を検出する無入力状態検出器を有し、
    前記無入力状態において、前記無入力状態検出器による前記無入力状態の検出を受け、前記位相比較器からの前記位相差パルスの出力を停止させ、
    前記基準パルスが最後に入力された時点から、前記無入力状態検出器が前記無入力状態を検出した無入力検出信号を出力する時点までの時間を、検出応答時間としたときに、
    前記遅延素子による遅延時間が、前記検出応答時間に等しいか、または長い、
    ＰＬＬ回路。
  2. 請求項１に記載のＰＬＬ回路であって、
    前記チャージポンプ回路は、
    前記第二入力信号の周波数が前記第一入力信号の周波数よりも低いときは、前記ループフィルタに正の電流を入力し、
    前記第二入力信号の周波数が前記第一入力信号の周波数よりも高いときは、前記ループフィルタに負の電流を入力する、
    ＰＬＬ回路。
JP2009150231A 2009-06-24 2009-06-24 Ｐｌｌ回路 Expired - Fee Related JP5213264B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009150231A JP5213264B2 (ja) 2009-06-24 2009-06-24 Ｐｌｌ回路
US12/791,299 US8710881B2 (en) 2009-06-24 2010-06-01 PLL circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009150231A JP5213264B2 (ja) 2009-06-24 2009-06-24 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
JP2011009965A JP2011009965A (ja) 2011-01-13
JP5213264B2 true JP5213264B2 (ja) 2013-06-19

Family

ID=43496752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009150231A Expired - Fee Related JP5213264B2 (ja) 2009-06-24 2009-06-24 Ｐｌｌ回路

Country Status (2)

Country Link
US (1) US8710881B2 (ja)
JP (1) JP5213264B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931831B (zh) * 2011-08-10 2016-06-01 联华电子股份有限公司 电荷泵浦
JP7295850B2 (ja) * 2017-10-12 2023-06-21 シナプティクス インコーポレイテッド 位相同期回路および復元器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746727B2 (ja) * 1990-04-26 1998-05-06 株式会社日立製作所 位相同期回路、半導体集積回路および記録再生装置
JP3181814B2 (ja) * 1995-08-08 2001-07-03 沖電気工業株式会社 位相同期回路
US5694062A (en) * 1996-02-02 1997-12-02 Lsi Logic Corporation Self-timed phase detector and method
JP2000040959A (ja) 1998-07-23 2000-02-08 Advantest Corp Ｐｌｌ周波数シンセサイザ
US6239634B1 (en) * 1999-05-19 2001-05-29 Parthus Technologies Apparatus and method for ensuring the correct start-up and locking of a delay locked loop
JP2000349625A (ja) * 1999-06-01 2000-12-15 Fujitsu Denso Ltd 位相比較器及び位相同期回路
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
US6794945B2 (en) * 2002-04-11 2004-09-21 Fairchild Semiconductor Corporation PLL for clock recovery with initialization sequence
US20060279363A1 (en) 2004-04-27 2006-12-14 Advantest Corporation Pll circuit
JP4036868B2 (ja) * 2005-03-31 2008-01-23 日本テキサス・インスツルメンツ株式会社 遅延同期ループ回路
US7733138B2 (en) * 2005-09-14 2010-06-08 Silicon Laboratories, Inc. False lock detection mechanism for use in a delay locked loop circuit
KR100738960B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 피엘엘 및 그 제어방법
JP4649362B2 (ja) * 2006-04-19 2011-03-09 株式会社東芝 発振器制御装置
KR100822307B1 (ko) * 2007-09-20 2008-04-16 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프
KR100818181B1 (ko) * 2007-09-20 2008-03-31 주식회사 아나패스 데이터 구동 회로 및 지연 고정 루프 회로
US8169242B2 (en) * 2010-05-13 2012-05-01 Ati Technologies Ulc Programmable fine lock/unlock detection circuit

Also Published As

Publication number Publication date
JP2011009965A (ja) 2011-01-13
US8710881B2 (en) 2014-04-29
US20110018598A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
TWI519046B (zh) 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法
US9083338B2 (en) Digital noise protection circuit and method
US7304510B2 (en) Digital phase detector improving phase detection resolution thereof
US7646224B2 (en) Means to detect a missing pulse and reduce the associated PLL phase bump
KR101811020B1 (ko) Pll 듀얼 에지 로크 검출기
JPH08237120A (ja) 位相同期ループにおいて使用する周波数検出回路のための方法および装置
JP2016517216A (ja) 組み込みｔ２ｖａｄｃを有する混合信号ｔｄｃ
US8686768B2 (en) Phase locked loop
JP2006119123A (ja) 位相差検出装置
WO2005086353A1 (ja) ロック検出回路、ロック検出方法
US20070240010A1 (en) Phase frequency detector with limited output pulse width and method thereof
JP5213264B2 (ja) Ｐｌｌ回路
JP2012117984A (ja) 振動型ジャイロセンサ及び振動型ジャイロ用回路
US9083359B2 (en) Lock detector based on charge pump
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
JP2011166232A (ja) 位相検出回路およびｐｌｌ回路
US20090189595A1 (en) Circuit for detecting the duty cycle of clock signals
JP5567389B2 (ja) クロック発生回路
KR102024997B1 (ko) 시간 영역 기반 오피 앰프
JP4771285B2 (ja) アンロック検出回路及びクロック発生システム
JP2008193524A (ja) 電圧制御遅延装置およびｄｌｌ回路
JP2003258632A (ja) ロック検出回路
JP2006238157A (ja) クロック盤の位相合わせ回路
JP2006270739A (ja) Ｐｌｌのロック検出回路
JP4667525B2 (ja) Ｐｌｌ制御回路、ｐｌｌ装置及びｐｌｌ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees