JPH10215170A - ロック検出回路及び映像信号処理装置 - Google Patents
ロック検出回路及び映像信号処理装置Info
- Publication number
- JPH10215170A JPH10215170A JP9016615A JP1661597A JPH10215170A JP H10215170 A JPH10215170 A JP H10215170A JP 9016615 A JP9016615 A JP 9016615A JP 1661597 A JP1661597 A JP 1661597A JP H10215170 A JPH10215170 A JP H10215170A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- phase
- oscillation
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】基準クロックに基づいて生成される発振クロッ
クが該基準クロックに同期していることを容易かつ確実
に検出するためのロック検出回路を提供する。 【解決手段】９０°移送回路２１は発振クロックＦｖの
周波数を４分の１に分周したクロックＰｆの位相を９０
°シフトさせたシフトクロックＰｆ１を出力する。ＥＸ
ＯＲ回路２２はバーストクロックＲｃの位相とシフトク
ロックＰｆ１の位相とを比較し、その比較結果に基づく
クロックＳ３を出力する。ＬＰＦ２４はクロックＳ３を
平滑した電圧Ｖ１を出力する。コンパレータ２８は電圧
Ｖ１の大きさと基準電圧ＶＲの大きさとを比較し、発振
クロックＦｖがバーストクロックＲｃに同期しているか
否かを判定する。
クが該基準クロックに同期していることを容易かつ確実
に検出するためのロック検出回路を提供する。 【解決手段】９０°移送回路２１は発振クロックＦｖの
周波数を４分の１に分周したクロックＰｆの位相を９０
°シフトさせたシフトクロックＰｆ１を出力する。ＥＸ
ＯＲ回路２２はバーストクロックＲｃの位相とシフトク
ロックＰｆ１の位相とを比較し、その比較結果に基づく
クロックＳ３を出力する。ＬＰＦ２４はクロックＳ３を
平滑した電圧Ｖ１を出力する。コンパレータ２８は電圧
Ｖ１の大きさと基準電圧ＶＲの大きさとを比較し、発振
クロックＦｖがバーストクロックＲｃに同期しているか
否かを判定する。
Description
【０００１】
【発明の属する技術分野】本発明は基準クロックに基づ
いて生成される発振クロックが該基準クロックに同期し
ているか否かを検出するためのロック検出回路及び映像
信号処理装置に関する。
いて生成される発振クロックが該基準クロックに同期し
ているか否かを検出するためのロック検出回路及び映像
信号処理装置に関する。
【０００２】
【従来の技術】テレビジョンにおいては、コンポジット
ビデオ信号に含まれるバーストクロックに基づいて、色
信号の同期再生に使用するための発振クロックを生成す
るＰＬＬ(Phase Locked Loop) 回路が用いられる。
ビデオ信号に含まれるバーストクロックに基づいて、色
信号の同期再生に使用するための発振クロックを生成す
るＰＬＬ(Phase Locked Loop) 回路が用いられる。
【０００３】このＰＬＬ回路としては、デジタル回路方
式とアナログ回路方式とがある。ＰＬＬ回路をＣＭＯＳ
構成のデジタル回路にて作成する場合には、発振クロッ
クの発振時期のデータを格納したメモリ、デジタルフィ
ルタ、乗算器などが必要となり、回路構成が大規模化し
てしまう。ＣＭＯＳ構成のアナログ回路にて構成する場
合にはコンデンサ等の外付け部品を必要とするが、回路
を小型化できる。
式とアナログ回路方式とがある。ＰＬＬ回路をＣＭＯＳ
構成のデジタル回路にて作成する場合には、発振クロッ
クの発振時期のデータを格納したメモリ、デジタルフィ
ルタ、乗算器などが必要となり、回路構成が大規模化し
てしまう。ＣＭＯＳ構成のアナログ回路にて構成する場
合にはコンデンサ等の外付け部品を必要とするが、回路
を小型化できる。
【０００４】図４は従来のテレビジョン受像機における
ＣＭＯＳ構成のアナログ方式のＰＬＬ回路１００を示
す。ＰＬＬ回路１００は、排他的論理和（ＥＸＯＲ）回
路１０１、トライステートバッファ１０２、ＣＭＯＳ構
成のチャージポンプ回路１０３、ローパスフィルタ（Ｌ
ＰＦ）１０６、電圧制御発振器（ＶＣＯ）１０７及び１
／４分周器１０８を備える。
ＣＭＯＳ構成のアナログ方式のＰＬＬ回路１００を示
す。ＰＬＬ回路１００は、排他的論理和（ＥＸＯＲ）回
路１０１、トライステートバッファ１０２、ＣＭＯＳ構
成のチャージポンプ回路１０３、ローパスフィルタ（Ｌ
ＰＦ）１０６、電圧制御発振器（ＶＣＯ）１０７及び１
／４分周器１０８を備える。
【０００５】ＥＸＯＲ回路１０１は図５に示すように、
基準クロックとしてのデューティ比５０％のバーストク
ロックＲｃと１／４分周器１０７から出力されるデュー
ティ比５０％の出力クロックＰｃとを入力する。ＮＴＳ
Ｃ(National Television System Commitee) 方式のカラ
ーテレビジョンの場合、バーストクロックＲｃの周波数
は３．５８ＭＨｚである。ＥＸＯＲ回路１０１はバース
トクロックＲｃの位相と出力クロックＰｃの位相との比
較結果に基づくクロックＳ１を出力する。従って、バー
ストクロックＲｃの周期に出力クロックＰｃの周期が一
致し、かつ、バーストクロックＲｃの位相に対して出力
クロックＰｃの位相が９０°進んでいる場合にのみ、ク
ロックＳ１はバーストクロックＲｃの２倍の周波数でデ
ューティ比が５０％となる。
基準クロックとしてのデューティ比５０％のバーストク
ロックＲｃと１／４分周器１０７から出力されるデュー
ティ比５０％の出力クロックＰｃとを入力する。ＮＴＳ
Ｃ(National Television System Commitee) 方式のカラ
ーテレビジョンの場合、バーストクロックＲｃの周波数
は３．５８ＭＨｚである。ＥＸＯＲ回路１０１はバース
トクロックＲｃの位相と出力クロックＰｃの位相との比
較結果に基づくクロックＳ１を出力する。従って、バー
ストクロックＲｃの周期に出力クロックＰｃの周期が一
致し、かつ、バーストクロックＲｃの位相に対して出力
クロックＰｃの位相が９０°進んでいる場合にのみ、ク
ロックＳ１はバーストクロックＲｃの２倍の周波数でデ
ューティ比が５０％となる。
【０００６】トライステートバッファ１０２はコンポジ
ットビデオ信号におけるバーストクロックの期間に応じ
て立ち上がる制御信号ＲＥを入力する。トライステート
バッファ１０２は制御信号ＲＥが“Ｈ”のときにＥＸＯ
Ｒ回路１０１の出力クロックＳ１をチャージポンプ回路
１０３に出力し、制御信号ＲＥが“Ｌ”のときには出力
をハイインピーダンス状態にする。
ットビデオ信号におけるバーストクロックの期間に応じ
て立ち上がる制御信号ＲＥを入力する。トライステート
バッファ１０２は制御信号ＲＥが“Ｈ”のときにＥＸＯ
Ｒ回路１０１の出力クロックＳ１をチャージポンプ回路
１０３に出力し、制御信号ＲＥが“Ｌ”のときには出力
をハイインピーダンス状態にする。
【０００７】チャージポンプ回路１０３は電源及び接地
間に直列に接続されたｐＭＯＳトランジスタ１０４及び
ｎＭＯＳトランジスタ１０５からなる。このチャージポ
ンプ回路１０３はトライステートバッファ１０２により
制御信号ＲＥが“Ｈ”のときにのみ、ｐＭＯＳトランジ
スタ１０４及びｎＭＯＳトランジスタ１０５がオンオフ
する。ｐＭＯＳトランジスタ１０４がオンしている場合
には電流Ｉｐが電源側からＬＰＦ１０６へ流れ、ｎＭＯ
Ｓトランジスタ１０５がオンしている場合には電流Ｉｎ
がＬＰＦ１０６から接地側へ流れる。
間に直列に接続されたｐＭＯＳトランジスタ１０４及び
ｎＭＯＳトランジスタ１０５からなる。このチャージポ
ンプ回路１０３はトライステートバッファ１０２により
制御信号ＲＥが“Ｈ”のときにのみ、ｐＭＯＳトランジ
スタ１０４及びｎＭＯＳトランジスタ１０５がオンオフ
する。ｐＭＯＳトランジスタ１０４がオンしている場合
には電流Ｉｐが電源側からＬＰＦ１０６へ流れ、ｎＭＯ
Ｓトランジスタ１０５がオンしている場合には電流Ｉｎ
がＬＰＦ１０６から接地側へ流れる。
【０００８】ＬＰＦ１０６は電流Ｉｐ，Ｉｎによって充
放電され、クロックＳ１が平滑化された制御電圧Ｖｔを
ＶＣＯ１０７に出力する。ＶＣＯ１０７は制御電圧Ｖｔ
の電圧値に応じた周波数の発振クロックＦｖを出力す
る。テレビジョンの場合、発振クロックＦｖの周波数は
バーストクロックＲｃの周波数の４倍の１４．３１８１
８ＭＨｚとなる。
放電され、クロックＳ１が平滑化された制御電圧Ｖｔを
ＶＣＯ１０７に出力する。ＶＣＯ１０７は制御電圧Ｖｔ
の電圧値に応じた周波数の発振クロックＦｖを出力す
る。テレビジョンの場合、発振クロックＦｖの周波数は
バーストクロックＲｃの周波数の４倍の１４．３１８１
８ＭＨｚとなる。
【０００９】１／４分周器１０８は発振クロックＦｖの
周波数を４分の１に分周したクロックＰｃをＥＸＯＲ回
路１０１に出力する。Ａ／Ｄ変換器１０９は発振クロッ
クＦｖをサンプリングクロックとしてコンポジットビデ
オ信号ＣＶをサンプリングし、各サンプリング値に対し
てアナログ−デジタル変換を行い、デジタル信号Ｓ２を
出力する。コンポジットビデオ信号ＣＶには、所定の位
相で変調された色差信号が含まれており、Ａ／Ｄ変換器
１０９のサンプリング動作によって、この色差信号が取
り出されることになる。
周波数を４分の１に分周したクロックＰｃをＥＸＯＲ回
路１０１に出力する。Ａ／Ｄ変換器１０９は発振クロッ
クＦｖをサンプリングクロックとしてコンポジットビデ
オ信号ＣＶをサンプリングし、各サンプリング値に対し
てアナログ−デジタル変換を行い、デジタル信号Ｓ２を
出力する。コンポジットビデオ信号ＣＶには、所定の位
相で変調された色差信号が含まれており、Ａ／Ｄ変換器
１０９のサンプリング動作によって、この色差信号が取
り出されることになる。
【００１０】
【発明が解決しようとする課題】テレビジョン受像機に
おいては、上記ＰＬＬ回路１００にて生成された発振ク
ロックＦｖに基づいて各種信号処理を実行する。発振ク
ロックＦｖは、機器の立ち上げの際やチャネルの切り換
えの際、正規の位相からずれることがあり、その時点で
各種の信号処理が開始されると正しい処理が行われなく
なる。そのため、発振クロックＦｖがバーストクロック
Ｒｃに対して所定の位相を維持しているかどうかを検出
するためのロック検出回路が必要になる。
おいては、上記ＰＬＬ回路１００にて生成された発振ク
ロックＦｖに基づいて各種信号処理を実行する。発振ク
ロックＦｖは、機器の立ち上げの際やチャネルの切り換
えの際、正規の位相からずれることがあり、その時点で
各種の信号処理が開始されると正しい処理が行われなく
なる。そのため、発振クロックＦｖがバーストクロック
Ｒｃに対して所定の位相を維持しているかどうかを検出
するためのロック検出回路が必要になる。
【００１１】本発明は上記事情を鑑みてなされたもので
あって、その目的は、基準クロックに基づいて生成され
る発振クロックが該基準クロックに同期していることを
容易かつ確実に検出するためのロック検出回路及び映像
信号処理装置を提供することにある。
あって、その目的は、基準クロックに基づいて生成され
る発振クロックが該基準クロックに同期していることを
容易かつ確実に検出するためのロック検出回路及び映像
信号処理装置を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、一定周期の基準クロックに基づ
いて動作する位相ロックループで生成され、基準クロッ
クのｎ倍（ｎは自然数）の周波数を有する発振クロック
が基準クロックに対して一定の位相差を維持してロック
しているか否かを検出するロック検出回路であって、発
振クロックの周波数を１／ｎに分周した第１のクロック
の位相をロック時の基準クロックに対する発振クロック
の位相差分シフトさせて第２のクロックを出力する移送
回路と、基準クロックの状態と第２のクロックの状態と
の排他的論理和を出力する排他的論理和回路と、排他的
論理和回路の出力信号を平滑化して出力信号のデューテ
ィ比に従う電圧を出力するローパスフィルタと、ローパ
スフィルタの出力電圧を所定の基準電圧と比較して基準
クロックに対する発振クロックのロック状態を判定する
判定回路とを備える。
め、請求項１の発明は、一定周期の基準クロックに基づ
いて動作する位相ロックループで生成され、基準クロッ
クのｎ倍（ｎは自然数）の周波数を有する発振クロック
が基準クロックに対して一定の位相差を維持してロック
しているか否かを検出するロック検出回路であって、発
振クロックの周波数を１／ｎに分周した第１のクロック
の位相をロック時の基準クロックに対する発振クロック
の位相差分シフトさせて第２のクロックを出力する移送
回路と、基準クロックの状態と第２のクロックの状態と
の排他的論理和を出力する排他的論理和回路と、排他的
論理和回路の出力信号を平滑化して出力信号のデューテ
ィ比に従う電圧を出力するローパスフィルタと、ローパ
スフィルタの出力電圧を所定の基準電圧と比較して基準
クロックに対する発振クロックのロック状態を判定する
判定回路とを備える。
【００１３】請求項２の発明は、接地電位から電源電位
の間を抵抗分圧して基準電圧を生成し、判定回路に供給
する基準電圧発生回路をさらに備える。請求項３の発明
は、同期成分、輝度成分及び色成分を含むコンポジット
ビデオ信号から色情報及び輝度情報を得る映像信号処理
装置であって、コンポジットビデオ信号から水平走査の
タイミングを指定する水平同期クロックを取り出す同期
分離回路と、コンポジットビデオ信号から色成分の位相
を指定するバーストクロックを取り出すバースト抜き取
り回路と、コンポジットビデオ信号から輝度成分及び色
成分をそれぞれ分離するＹ／Ｃ分離回路と、バーストク
ロックを基準クロックとし、バーストクロックに対して
ｎ倍（ｎは自然数）の周波数で一定の位相差を維持する
発振クロックを出力する位相ロックループ回路と、輝度
成分及び色成分を発振クロックに従うタイミングで取り
込んで輝度情報及び色情報を再生する再生回路と、発振
クロックを１／ｎに分周して分周クロックを生成する分
周回路と、バーストクロックと分周クロックとの位相差
に応じて位相ロックループ回路のロック状態を検出する
ロック検出回路とを備え、ロック検出回路は、分周クロ
ックの位相をロック時の基準クロックに対する発振クロ
ックの位相差分シフトさせて移送クロックを出力する移
送回路と、基準クロックの状態と移送クロックの状態と
の排他的論理和を出力する排他的論理和回路と、排他的
論理和回路の出力信号を平滑化して出力信号のデューテ
ィ比に従う電圧を出力するローパスフィルタと、ローパ
スフィルタの出力電圧が所定の基準電圧を超えたときに
移送ロックループに対してリセット指示を与える判定回
路とを含む。
の間を抵抗分圧して基準電圧を生成し、判定回路に供給
する基準電圧発生回路をさらに備える。請求項３の発明
は、同期成分、輝度成分及び色成分を含むコンポジット
ビデオ信号から色情報及び輝度情報を得る映像信号処理
装置であって、コンポジットビデオ信号から水平走査の
タイミングを指定する水平同期クロックを取り出す同期
分離回路と、コンポジットビデオ信号から色成分の位相
を指定するバーストクロックを取り出すバースト抜き取
り回路と、コンポジットビデオ信号から輝度成分及び色
成分をそれぞれ分離するＹ／Ｃ分離回路と、バーストク
ロックを基準クロックとし、バーストクロックに対して
ｎ倍（ｎは自然数）の周波数で一定の位相差を維持する
発振クロックを出力する位相ロックループ回路と、輝度
成分及び色成分を発振クロックに従うタイミングで取り
込んで輝度情報及び色情報を再生する再生回路と、発振
クロックを１／ｎに分周して分周クロックを生成する分
周回路と、バーストクロックと分周クロックとの位相差
に応じて位相ロックループ回路のロック状態を検出する
ロック検出回路とを備え、ロック検出回路は、分周クロ
ックの位相をロック時の基準クロックに対する発振クロ
ックの位相差分シフトさせて移送クロックを出力する移
送回路と、基準クロックの状態と移送クロックの状態と
の排他的論理和を出力する排他的論理和回路と、排他的
論理和回路の出力信号を平滑化して出力信号のデューテ
ィ比に従う電圧を出力するローパスフィルタと、ローパ
スフィルタの出力電圧が所定の基準電圧を超えたときに
移送ロックループに対してリセット指示を与える判定回
路とを含む。
【００１４】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図１〜図３に従って説明する。図１はテレビジョン
受像機における画像信号処理装置を示す。
態を図１〜図３に従って説明する。図１はテレビジョン
受像機における画像信号処理装置を示す。
【００１５】同期分離回路１１は、コンポジットビデオ
信号ＣＶから同期成分を取り出す。この同期分離では、
同期成分とその他の信号成分との振幅の差を利用して、
まず水平同期及び垂直同期の混合成分が取り出され、そ
の後、周波数の差を利用して水平同期成分と垂直同期成
分とに分離される。
信号ＣＶから同期成分を取り出す。この同期分離では、
同期成分とその他の信号成分との振幅の差を利用して、
まず水平同期及び垂直同期の混合成分が取り出され、そ
の後、周波数の差を利用して水平同期成分と垂直同期成
分とに分離される。
【００１６】水平同期回路１２は同期分離回路１１によ
って取り出された同期成分のうち、水平同期成分に基づ
く水平同期クロックを生成するとともに、バーストクロ
ックＲｃの期間に対応する制御信号ＲＥを出力する。
って取り出された同期成分のうち、水平同期成分に基づ
く水平同期クロックを生成するとともに、バーストクロ
ックＲｃの期間に対応する制御信号ＲＥを出力する。
【００１７】バースト抜き取り回路１３は、コンポジッ
トビデオ信号ＣＶから色成分の位相を同期させるバース
トクロックＲｃを選択的に抜き出す。すなわち、バース
トクロックＲｃは、所定の周波数（例えば３．５８ＭＨ
ｚ）及び振幅を有する固定パターンのクロックであり、
コンポジットビデオ信号ＣＶの所定の位置、例えば、各
水平走査期間始まりの期間に重畳される。このため、コ
ンポジットビデオ信号ＣＶの各水平走査期間の始まりの
特定期間を選択的に取り出すことにより、バーストクロ
ックＲｃを得ることができる。
トビデオ信号ＣＶから色成分の位相を同期させるバース
トクロックＲｃを選択的に抜き出す。すなわち、バース
トクロックＲｃは、所定の周波数（例えば３．５８ＭＨ
ｚ）及び振幅を有する固定パターンのクロックであり、
コンポジットビデオ信号ＣＶの所定の位置、例えば、各
水平走査期間始まりの期間に重畳される。このため、コ
ンポジットビデオ信号ＣＶの各水平走査期間の始まりの
特定期間を選択的に取り出すことにより、バーストクロ
ックＲｃを得ることができる。
【００１８】９０°ＰＬＬ回路１４は、バーストクロッ
クＲｃに基づいて、色信号に対するサンプリングクロッ
クとしての発振クロックＦｖを生成する。この発振クロ
ックＦｖは、制御信号ＲＥに基づいてバーストクロック
Ｒｃに同期するように生成される。例えば、ＮＴＳＣ方
式では、発振クロックＦｖを４分周したクロックが、バ
ーストクロックＲｃに同期するように９０°ＰＬＬ回路
１４が構成され、３．５８ＭＨｚのバーストクロックＲ
ｃに対し、１４．３２ＭＨｚの発振クロックＦｖが生成
される。
クＲｃに基づいて、色信号に対するサンプリングクロッ
クとしての発振クロックＦｖを生成する。この発振クロ
ックＦｖは、制御信号ＲＥに基づいてバーストクロック
Ｒｃに同期するように生成される。例えば、ＮＴＳＣ方
式では、発振クロックＦｖを４分周したクロックが、バ
ーストクロックＲｃに同期するように９０°ＰＬＬ回路
１４が構成され、３．５８ＭＨｚのバーストクロックＲ
ｃに対し、１４．３２ＭＨｚの発振クロックＦｖが生成
される。
【００１９】１／４分周回路１５は、発振クロックＦｖ
の周波数を４分の１に分周したクロックＰｆをロック検
出回路１６に出力する。ロック検出回路１６は、９０°
移送回路２１、ＥＸＯＲ回路２２、トライステートバッ
ファ２３、ローパスフィルタ（ＬＰＦ）２４、基準電圧
生成回路２５、コンパレータ２８及び判定回路２９を備
える。
の周波数を４分の１に分周したクロックＰｆをロック検
出回路１６に出力する。ロック検出回路１６は、９０°
移送回路２１、ＥＸＯＲ回路２２、トライステートバッ
ファ２３、ローパスフィルタ（ＬＰＦ）２４、基準電圧
生成回路２５、コンパレータ２８及び判定回路２９を備
える。
【００２０】９０°移送回路２１は１／４分周回路１５
の出力クロックＰｆの位相を９０°遅らせたシフトクロ
ックＰｆ１を生成する。ＥＸＯＲ回路２２は、基準クロ
ックとしてのバーストクロックＲｃと９０°移送回路２
１のシフトクロックＰｆ１とを入力する。ＥＸＯＲ回路
２２はバーストクロックＲｃの位相とシフトクロックＰ
ｆ１の位相とを比較し、その比較結果に基づくクロック
Ｓ３を出力する。
の出力クロックＰｆの位相を９０°遅らせたシフトクロ
ックＰｆ１を生成する。ＥＸＯＲ回路２２は、基準クロ
ックとしてのバーストクロックＲｃと９０°移送回路２
１のシフトクロックＰｆ１とを入力する。ＥＸＯＲ回路
２２はバーストクロックＲｃの位相とシフトクロックＰ
ｆ１の位相とを比較し、その比較結果に基づくクロック
Ｓ３を出力する。
【００２１】トライステートバッファ２３は、水平同期
回路１２から出力される制御信号ＲＥを入力する。トラ
イステートバッファ２３は制御信号ＲＥが入力されてい
るときにのみ、ＥＸＯＲ回路２２の出力クロックＳ３を
ＬＰＦ２４に出力し、制御信号ＲＥが入力されていない
ときには出力をハイインピーダンス状態にする。
回路１２から出力される制御信号ＲＥを入力する。トラ
イステートバッファ２３は制御信号ＲＥが入力されてい
るときにのみ、ＥＸＯＲ回路２２の出力クロックＳ３を
ＬＰＦ２４に出力し、制御信号ＲＥが入力されていない
ときには出力をハイインピーダンス状態にする。
【００２２】ＬＰＦ２４はＥＸＯＲ回路２２の出力クロ
ックＳ３によって充放電され、電圧Ｖ１を出力する。基
準電圧生成回路２５は電源及び接地間に直列に接続され
た一対の抵抗２６，２７からなる。基準電圧生成回路２
５は接地電位ＶSSから電源電位ＶDDの間を抵抗２６，２
７の抵抗比に応じて分圧し、抵抗２６，２７間から基準
電圧ＶＲを出力する。
ックＳ３によって充放電され、電圧Ｖ１を出力する。基
準電圧生成回路２５は電源及び接地間に直列に接続され
た一対の抵抗２６，２７からなる。基準電圧生成回路２
５は接地電位ＶSSから電源電位ＶDDの間を抵抗２６，２
７の抵抗比に応じて分圧し、抵抗２６，２７間から基準
電圧ＶＲを出力する。
【００２３】コンパレータ２８は＋側（非反転）入力端
子にＬＰＦ２４の出力電圧Ｖ１を入力するとともに、−
側（反転）入力端子に基準電圧ＶＲを入力する。コンパ
レータ２８は電圧Ｖ１と基準電圧ＶＲとの大きさを比較
し、比較信号Ｓ４を判定回路２９に出力する。電圧Ｖ１
が基準電圧ＶＲ以下であると、Ｌレベルの比較信号Ｓ４
が出力され、電圧Ｖ１が基準電圧ＶＲよりも大きいと、
Ｈレベルの比較信号Ｓ４が出力される。
子にＬＰＦ２４の出力電圧Ｖ１を入力するとともに、−
側（反転）入力端子に基準電圧ＶＲを入力する。コンパ
レータ２８は電圧Ｖ１と基準電圧ＶＲとの大きさを比較
し、比較信号Ｓ４を判定回路２９に出力する。電圧Ｖ１
が基準電圧ＶＲ以下であると、Ｌレベルの比較信号Ｓ４
が出力され、電圧Ｖ１が基準電圧ＶＲよりも大きいと、
Ｈレベルの比較信号Ｓ４が出力される。
【００２４】判定回路２９は、比較信号Ｓ４のレベルに
基づいて発振クロックＦｖがバーストクロックＲｃに対
して９０°の位相差を維持している（同期している）か
どうかを判定し、発振クロックＦｖがバーストクロック
Ｒｃに同期していないと判定すると、判定信号Ｓ５を出
力する。本形態では、比較信号Ｓ４がＬレベルである
と、発振クロックＦｖがバーストクロックＲｃに同期し
ていると判定し、比較信号Ｓ４がＨレベルであると、発
振クロックＦｖがバーストクロックＲｃに同期していな
いと判定する。
基づいて発振クロックＦｖがバーストクロックＲｃに対
して９０°の位相差を維持している（同期している）か
どうかを判定し、発振クロックＦｖがバーストクロック
Ｒｃに同期していないと判定すると、判定信号Ｓ５を出
力する。本形態では、比較信号Ｓ４がＬレベルである
と、発振クロックＦｖがバーストクロックＲｃに同期し
ていると判定し、比較信号Ｓ４がＨレベルであると、発
振クロックＦｖがバーストクロックＲｃに同期していな
いと判定する。
【００２５】再ロックアップ回路２０は判定信号Ｓ５に
基づいて、発振クロックＦｖをバーストクロックＲｃに
同期させるように９０°ＰＬＬ回路１４に対して再ロッ
クトリガー信号Ｓ６を出力する。
基づいて、発振クロックＦｖをバーストクロックＲｃに
同期させるように９０°ＰＬＬ回路１４に対して再ロッ
クトリガー信号Ｓ６を出力する。
【００２６】Ｙ／Ｃ分離回路１７は、輝度成分及び色成
分を含むコンポジットビデオ信号ＣＶを取り込み、色成
分の位相差を利用して各成分に分離し、色信号ｃ及び輝
度信号ｙを生成する。例えば、ＮＴＳＣ方式の場合に
は、コンポジットビデオ信号ＣＶを１水平走査期間だけ
ずらし、互いに加算することで輝度成分を取り出し、互
いの差から色成分を取り出すように構成される。
分を含むコンポジットビデオ信号ＣＶを取り込み、色成
分の位相差を利用して各成分に分離し、色信号ｃ及び輝
度信号ｙを生成する。例えば、ＮＴＳＣ方式の場合に
は、コンポジットビデオ信号ＣＶを１水平走査期間だけ
ずらし、互いに加算することで輝度成分を取り出し、互
いの差から色成分を取り出すように構成される。
【００２７】色再生回路１８は、判定信号Ｓ５が入力さ
れていないときには、色信号ｃを所定の振幅に増幅し、
発振クロックＦｖをサンプリングクロックとして量子化
し、色データＣ０を再生する。色再生回路１８は、判定
信号Ｓ５が入力されているときには、色データＣ０の再
生を停止し、固定値（例えば「０」）を出力する。
れていないときには、色信号ｃを所定の振幅に増幅し、
発振クロックＦｖをサンプリングクロックとして量子化
し、色データＣ０を再生する。色再生回路１８は、判定
信号Ｓ５が入力されているときには、色データＣ０の再
生を停止し、固定値（例えば「０」）を出力する。
【００２８】輝度再生回路１９は、輝度信号ｙに対して
設けられるビデオ帯域の高周波アンプであり、輝度信号
ｙを所定の振幅に増幅し、所定のサンプリングクロック
に応答して量子化し、輝度データＹ０を再生する。
設けられるビデオ帯域の高周波アンプであり、輝度信号
ｙを所定の振幅に増幅し、所定のサンプリングクロック
に応答して量子化し、輝度データＹ０を再生する。
【００２９】さて、上記のように構成された画像信号処
理装置において、図２に示すように、発振クロックＦｖ
を１／４分周したクロックＰｆの位相がバーストクロッ
クＲｃの位相に対してほぼ９０°進んでいるとすると、
９０°移送回路２１のシフトクロックＰｆ１はバースト
クロックＲｃと同一位相になる。そのため、ＥＸＯＲ回
路２２の出力クロックＳ３はほぼＬレベルに保持され、
出力クロックＳ３にはひげ状のパルスが出力されるのみ
である。その結果、ＬＰＦ２４の電圧Ｖ１はＬレベルに
保持され、比較信号Ｓ４はＬレベルに保持され、発振ク
ロックＦｖがバーストクロックＲｃに同期していること
を検出することができる。
理装置において、図２に示すように、発振クロックＦｖ
を１／４分周したクロックＰｆの位相がバーストクロッ
クＲｃの位相に対してほぼ９０°進んでいるとすると、
９０°移送回路２１のシフトクロックＰｆ１はバースト
クロックＲｃと同一位相になる。そのため、ＥＸＯＲ回
路２２の出力クロックＳ３はほぼＬレベルに保持され、
出力クロックＳ３にはひげ状のパルスが出力されるのみ
である。その結果、ＬＰＦ２４の電圧Ｖ１はＬレベルに
保持され、比較信号Ｓ４はＬレベルに保持され、発振ク
ロックＦｖがバーストクロックＲｃに同期していること
を検出することができる。
【００３０】また、図３に示すように、発振クロックＦ
ｖを１／４分周したクロックＰｆの位相とバーストクロ
ックＲｃの位相との差が９０°でないとすると、９０°
移送回路２１のシフトクロックＰｆ１はバーストクロッ
クＲｃと同相にはならない。そのため、バーストクロッ
クＲｃ及びシフトクロックＰｆ１の一方がＨレベルで他
方がＬレベルの期間において、ＥＸＯＲ回路２２の出力
クロックＳ３にはパルスが発生する。ＬＰＦ２４の電圧
Ｖ１は、出力クロックＳ３のデューティ比に比例するこ
とから、出力クロックＳ３にパルスが発生すると、電圧
Ｖ１は上昇する。そして、電圧Ｖ１が基準電圧ＶＲより
も大きくなると、比較信号Ｓ４はＨレベルになり、発振
クロックＦｖがバーストクロックＲｃに同期していない
ことを検出することができる。
ｖを１／４分周したクロックＰｆの位相とバーストクロ
ックＲｃの位相との差が９０°でないとすると、９０°
移送回路２１のシフトクロックＰｆ１はバーストクロッ
クＲｃと同相にはならない。そのため、バーストクロッ
クＲｃ及びシフトクロックＰｆ１の一方がＨレベルで他
方がＬレベルの期間において、ＥＸＯＲ回路２２の出力
クロックＳ３にはパルスが発生する。ＬＰＦ２４の電圧
Ｖ１は、出力クロックＳ３のデューティ比に比例するこ
とから、出力クロックＳ３にパルスが発生すると、電圧
Ｖ１は上昇する。そして、電圧Ｖ１が基準電圧ＶＲより
も大きくなると、比較信号Ｓ４はＨレベルになり、発振
クロックＦｖがバーストクロックＲｃに同期していない
ことを検出することができる。
【００３１】このように本形態のロック検出回路１６
は、発振クロックＦｖを１／４分周したクロックＰｆの
位相を９０°移送回路２１によって９０°だけ遅らせる
ことによりシフトクロックＰｆ１を生成する。ＥＸＯＲ
回路２２によってバーストクロックＲｃの位相とシフト
クロックＰｆ１の位相とを比較し、その比較結果の出力
クロックＳ３によってＬＰＦ２４を充放電する。そし
て、ＬＰＦ２４の電圧Ｖ１が基準電圧ＶＲよりも大きけ
れば、発振クロックＦｖがバーストクロックＲｃに同期
していないと判定するようにしたので、発振クロックＦ
ｖがバーストクロックＲｃに同期しているかどうかを容
易かつ確実に検出することができる。
は、発振クロックＦｖを１／４分周したクロックＰｆの
位相を９０°移送回路２１によって９０°だけ遅らせる
ことによりシフトクロックＰｆ１を生成する。ＥＸＯＲ
回路２２によってバーストクロックＲｃの位相とシフト
クロックＰｆ１の位相とを比較し、その比較結果の出力
クロックＳ３によってＬＰＦ２４を充放電する。そし
て、ＬＰＦ２４の電圧Ｖ１が基準電圧ＶＲよりも大きけ
れば、発振クロックＦｖがバーストクロックＲｃに同期
していないと判定するようにしたので、発振クロックＦ
ｖがバーストクロックＲｃに同期しているかどうかを容
易かつ確実に検出することができる。
【００３２】尚、上記実施形態では、コンポジットビデ
オ信号ＣＶに含まれるバーストクロックＲｃを基準クロ
ックとし、バーストクロックＲｃに基づいて生成される
発振クロックＦｖがバーストクロックＲｃに同期してい
るかどうかを検出するロック検出回路に具体化したが、
これに限定されるものではなく、基準クロックとしてバ
ーストクロック以外の任意のクロックに基づいて生成さ
れる発振クロックが同期しているかどうかを検出するよ
うにしてもよい。
オ信号ＣＶに含まれるバーストクロックＲｃを基準クロ
ックとし、バーストクロックＲｃに基づいて生成される
発振クロックＦｖがバーストクロックＲｃに同期してい
るかどうかを検出するロック検出回路に具体化したが、
これに限定されるものではなく、基準クロックとしてバ
ーストクロック以外の任意のクロックに基づいて生成さ
れる発振クロックが同期しているかどうかを検出するよ
うにしてもよい。
【００３３】
【発明の効果】以上詳述したように本発明によれば、基
準クロックに基づいて生成される発振クロックが該基準
クロックに同期していることを容易かつ確実に検出する
ことができる。
準クロックに基づいて生成される発振クロックが該基準
クロックに同期していることを容易かつ確実に検出する
ことができる。
【図１】一実施形態の画像信号処理装置を示す回路図
【図２】ロック判定時の作用を示す各波形図
【図３】アンロック判定時の作用を示す各波形図
【図４】従来例のＰＬＬ回路を示す回路図
【図５】作用を示す各波形図
２１ ９０°移送回路 ２２ 比較回路としてのＥＸＯＲ回路 ２４ ローパスフィルタ（ＬＰＦ） ２５ 基準電圧生成回路 ２８ 判定手段としてのコンパレータ Ｆｖ 発振クロック Ｐｆ１ シフトクロック Ｒｃ 基準クロックとしてのバーストクロック Ｖ１ 電圧
Claims (3)
- 【請求項１】 一定周期の基準クロックに基づいて動作
する位相ロックループで生成され、基準クロックのｎ倍
（ｎは自然数）の周波数を有する発振クロックが基準ク
ロックに対して一定の位相差を維持してロックしている
か否かを検出するロック検出回路であって、 前記発振クロックの周波数を１／ｎに分周した第１のク
ロックの位相をロック時の前記基準クロックに対する前
記発振クロックの位相差分シフトさせて第２のクロック
を出力する移送回路と、 前記基準クロックの状態と前記第２のクロックの状態と
の排他的論理和を出力する排他的論理和回路と、 前記排他的論理和回路の出力信号を平滑化して出力信号
のデューティ比に従う電圧を出力するローパスフィルタ
と、 前記ローパスフィルタの出力電圧を所定の基準電圧と比
較して前記基準クロックに対する前記発振クロックのロ
ック状態を判定する判定回路とを備えたロック検出回
路。 - 【請求項２】 接地電位から電源電位の間を抵抗分圧し
て前記基準電圧を生成し、前記判定回路に供給する基準
電圧発生回路をさらに備えた請求項１に記載のロック検
出回路。 - 【請求項３】 同期成分、輝度成分及び色成分を含むコ
ンポジットビデオ信号から色情報及び輝度情報を得る映
像信号処理装置であって、 前記コンポジットビデオ信号から水平走査のタイミング
を指定する水平同期クロックを取り出す同期分離回路
と、 前記コンポジットビデオ信号から色成分の位相を指定す
るバーストクロックを取り出すバースト抜き取り回路
と、 前記コンポジットビデオ信号から輝度成分及び色成分を
それぞれ分離するＹ／Ｃ分離回路と、 前記バーストクロックを基準クロックとし、前記バース
トクロックに対してｎ倍（ｎは自然数）の周波数で一定
の位相差を維持する発振クロックを出力する位相ロック
ループ回路と、 前記輝度成分及び前記色成分を前記発振クロックに従う
タイミングで取り込んで輝度情報及び色情報を再生する
再生回路と、 前記発振クロックを１／ｎに分周して分周クロックを生
成する分周回路と、 前記バーストクロックと前記分周クロックとの位相差に
応じて前記位相ロックループ回路のロック状態を検出す
るロック検出回路とを備え、前記ロック検出回路は、 前記分周クロックの位相をロック時の前記基準クロック
に対する前記発振クロックの位相差分シフトさせて移送
クロックを出力する移送回路と、 前記基準クロックの状態と前記移送クロックの状態との
排他的論理和を出力する排他的論理和回路と、 前記排他的論理和回路の出力信号を平滑化して出力信号
のデューティ比に従う電圧を出力するローパスフィルタ
と、 前記ローパスフィルタの出力電圧が所定の基準電圧を超
えたときに前記移送ロックループに対してリセット指示
を与える判定回路とを含む映像信号処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016615A JPH10215170A (ja) | 1997-01-30 | 1997-01-30 | ロック検出回路及び映像信号処理装置 |
| KR1019970071894A KR100382328B1 (ko) | 1997-01-23 | 1997-12-22 | Pll회로및위상록검출회로 |
| EP98300353A EP0855802A3 (en) | 1997-01-23 | 1998-01-19 | PLL circuit and phase lock detector |
| EP20030078675 EP1406389A1 (en) | 1997-01-23 | 1998-01-19 | PLL circuit and phase lock detector |
| EP03078676A EP1406390A1 (en) | 1997-01-23 | 1998-01-19 | PLL circuit and phase lock detector |
| US09/009,484 US6429901B1 (en) | 1997-01-23 | 1998-01-20 | PLL circuit and phase lock detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9016615A JPH10215170A (ja) | 1997-01-30 | 1997-01-30 | ロック検出回路及び映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215170A true JPH10215170A (ja) | 1998-08-11 |
Family
ID=11921245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9016615A Pending JPH10215170A (ja) | 1997-01-23 | 1997-01-30 | ロック検出回路及び映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10215170A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014158090A (ja) * | 2013-02-14 | 2014-08-28 | Ricoh Co Ltd | 複眼撮像装置 |
-
1997
- 1997-01-30 JP JP9016615A patent/JPH10215170A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014158090A (ja) * | 2013-02-14 | 2014-08-28 | Ricoh Co Ltd | 複眼撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU611696B2 (en) | Clock signal generation system | |
| JP4313852B2 (ja) | ビデオ表示装置 | |
| KR100382328B1 (ko) | Pll회로및위상록검출회로 | |
| US5541556A (en) | Clock recovery circuit for serial digital video | |
| JP2000197016A (ja) | データ抽出回路 | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| JPS61142891A (ja) | 合成映像信号処理システムに使用する位相固定ループシステム | |
| JPH10215170A (ja) | ロック検出回路及び映像信号処理装置 | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| US5767915A (en) | Digital color burst phase switch for pal video systems | |
| JP3026695B2 (ja) | クロックパルス発生装置 | |
| JPH0738910A (ja) | バースト制御発振回路 | |
| JPH10285427A (ja) | 垂直同期回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP3249364B2 (ja) | クロック再生回路 | |
| JP3304031B2 (ja) | ゲンロック装置 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP3249363B2 (ja) | クロック再生回路 | |
| JPH07142998A (ja) | 位相同期回路 | |
| JPH06169409A (ja) | テレビジョン信号処理装置 | |
| JPH1141623A (ja) | クロック生成回路 | |
| JP2000092508A (ja) | 色信号処理回路 | |
| JPH0628463B2 (ja) | 位相同期発振回路 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS62264788A (ja) | テレビジヨン方式のデジタル判別回路 |