JPH01157618A - 複合映像信号のアナログ−ディジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ９従来の技術 り１発明が解決しようとする問題点 Ｅ１問題点を解決するための手段 Ｆ０作用 Ｇ、実施例 （Ｇ−１）実施例の構成（第１図） （＋、−２）実施例の動作 （Ｇ−３）サンプリングクロック発生回路の具体的な構
成（第２図） （Ｇ−４）サンプリングクロック発生回路の具体的な動
作（第３図〜第５図） Ｈ１発明の効果 Ａ、産業上の利用分野 本発明は、入力複合映像信号をディジタル化する複合映
像信号のアナログ−ディジタル変換装置に関する。

Ｂ０発明の概要 本発明は、入力複合映像信号をディジタル化する複合映
像信号のアナログ−ディジタル変換装置において、アナ
ログ−ディジタル変換器の出力信号を位相検波器への入
力とするフェーズロックドループにて、上記アナログ−
ディジタル変換器に与えるサンプリングクロックを形成
するようにしたことにより、上記アナログ−ディジタル
変換器に供給される複合映像信号をそのバースト位相に
一致したサンプリングクロックでディジタル化できるよ
うにしたものである。

Ｃ８従来の技術 近年、テレビジョンの放送システムにおいては、ディジ
タル化した複合映像信号に様々なディジクル信号処理を
施して記録・再生・編集等を行うことが一般的である。

複合映像信号をディジタル化するには、例えば第６図の
ブロック回路に示すようなアナログ−ディジタル変換装
置（以下、Ａ／Ｄ変換装置と略称する。）１００が用い
られている。

この第６図において、信号入力端子１０１に供給される
複合映像信号は、ローパスフィルタ（ＬＰＦ）１０２と
クランプ回路１０３を介してアナログ−ディジタル変換
器（以下、Ａ／Ｄ変換器と略称する。）】０４に供給さ
れているとともに、バンドパスフィルタ１０５を介して
位相比較器１０６に供給されている。上記位相比較器１
０６には、上記複合映像信号のバースト期間を示す信号
（ＢＵ）が図示しないバーストゲートから供給されてい
る。上記位相比較器１０６の出力信号は、ＬＰＦ１０７
を介して電圧制御発振器（ＶＣＯ）１０Ｂに供給されて
いる。上記ＶＣ０１０Ｂは、上記複合映像信号のバース
ト信号の周波数（ｆｓＣ）の４倍周波数（４ｆｓｃ）の
出力信号を生成するようになっている。このＶＣＯ１０
８の出力信号は、入力信号をＺ周期に分周する×分周回
路１０９を介して上記位相比較器１０６に供給されてい
るとともに、バッファ回路１１０を介して上記Ａ／Ｄ変
換器１０４にサンプリングクロック（ＳＣ）として供給
されている。

このような構成の上記Ａ／Ｄ変換装置１００においては
、上記ＶＣＯ１０８から上記Ａ／Ｄ変換器１０４に供給
されるサンプリングクロック（ＳＣ）の位相が、上記信
号入力端子１０１に供給される複合映像信号のバースト
信号の位相と一致するように、上記位相比較器１０６．
ＬＰＦ１０７゜ＶＣＯ１０８及びＺ分周回路１０９から
なる帰還閉回路で形成されているＰ　Ｌ　Ｌ　（ｐｈａ
ｓｅ　１ｏｃｋｅｄ　１ｏｏｐ　）回路によって制御さ
れている。

つまり、上記位相比較器１０６は、上記Ｘ分周回路１０
９を介して上記ＶＣ０１０８から供給される上記サンプ
リングクロック（ＳＣ）を２分周した周波数（ｆ　ｓｃ
）の信号の位相と、上記バンドパスフィルタ１０５を介
して上記信号入力端子１０１から供給される複合映像信
号のバースト信号の位相とを、上記複合映像信号のバー
スト期間に比較して、その位相差に応じた誤差電圧を上
記しＰＦ１０７を介して上記ＶＣ０１０Ｂに供給する。

」１記ＶＣ０１０８は、上記誤差電圧が減少する方向す
なわち上記Ａ／Ｄ変換器１０４に供給するサンプリング
クロック（ＳＣ）の位相が上記信号入力端子１０１に供
給される複合映像信号のノ＼−スト信号の位相と一致す
るように発振位相を変化させる。上記Ａ／Ｄ変換器１０
４は、上記ＬＰＦＩ０２とクランプ回路１０３を介して
供給される複合映像信号を、上記ＶＣ０１０Ｂから供給
されるサンプリングクロック（ＳＣ）にでディジタル化
してデータ出力端子１１１から出力するようになってい
る。

すなわち、上述のＡ／Ｄ変換装置１００において、上記
Ａ／Ｄ変換器１０４に供給されるサンプリングクロック
（ＳＣ）の位相は、上記バンドパスフィルタ１０５を介
して上記信号入力端子１０１から供給される入力複合映
像信号のバースト信号の位相と一致するように制御され
ている。

なお、上記バースト信号とは、上記複合映像信号の水平
同期信号の後縁部に挿入されている色同期信号のことで
あり、この位相を基準にして色信号が再生される。

Ｄ８発明が解決しようとする問題点 ところで、テレビジョンの放送システムにおいて、上述
のＡ／Ｄ変換装置１００のような複合映像信号のＡ／Ｄ
変換装置にてディジタル化された複合映像信号は、様々
な信号処理を施された後アナログ化され、バースト信号
が同期信号とともに基準のものにすげ替えられて放送さ
れている。このときに、複合映像信号の色信号と基準の
バースト信号とが正しい位相関係を保てるように上記Ａ
／Ｄ変換装置は、入力複合映像信号をそのバースト位相
に一致したサンプリングクロックでディジタル化しなけ
ればならない。特に、個々に位相ずれを有する複数の映
像信号を結合して形成した複合映像信号の位相関係を補
正することは困難なので、上記Ａ／Ｄ変換装置は、入力
する各複合映像信号をそのバースト位相に一致したサン
プリングクロックで個々に位相ずれが生じないようにデ
ィジタル化する必要がある。

ところが、上述のＡ／Ｄ変換装置１００において、上記
信号入力端子１０１に供給される複合映像信号は、上記
ＬＰＦ１０２や上記クランプ回路１０３を介して上記Ａ
／Ｄ変換器１０４に供給されている。よって、上記Ａ／
Ｄ変換器１０４に供給される複合映像信号のバースト信
号の位相は、これらＬＰＦ１０２や上記クランプ回路１
０３等により生じる遅延によって、サンプリングクロッ
クの位相とは必ずしも一致しなかった。また、上記Ａ／
Ｄ変換器１０４に供給される複合映像信号のバースト信
号とサンプリングクロックとの位相ずれは、上記ＬＰＦ
１０２や上記クランプ回路１０３等の温度特性や部品の
違い等により変化するために、Ａ／Ｄ変換装置ごとに異
なっており、良好な補正が困難であった。

そこで、本発明は、上述の如き従来の問題点に鑑み、上
記Ａ／Ｄ変換器に供給される複合映像信号をそのバース
ト位相に一致したサンプリングクロックでディジクル化
することができる新規な構成の複合映像信号のＡ／Ｄ変
換装置を提供することを目的とする。

Ｅ９問題点を解決するための手段 本発明に係る複合映像信号のＡ／Ｄ変換装置は、上述の
問題点を解決するために、入力複合映像信号をディジタ
ル化するＡ／Ｄ変換器と、上記Ａ／Ｄ変換器の出力信号
を位相検波器への入力とするフェーズロックドループに
て、上記Ａ／Ｄ変換器に与えるサンプリングクロックを
形成するサンプリングクロック発生回路とから成ること
を特徴としている。

Ｆ１作用 本発明に係る複合映像信号のＡ／Ｄ変換装置では、入力
複合映像信号をディジタル化するＡ／Ｄ変換器に供給さ
れるサンプリングクロックの位相が、上記Ａ／Ｄ変換器
の出力信号のバースト位相と一致するように、上記Ａ／
Ｄ変換器の出力信号を位相検波器への入力とするフェー
ズロックドループからなるサンプリングクロック発生回
路にて上記サンプリングクロックを生成する。

Ｇ、実施例 以下、本発明の実施例について、図面に従い詳細に説明
する。

（Ｇ−１）実施例の構成（第１図） 第１図のブロック呑椿図に示す実施例は、信号入力端子
２に供給される複合映像信号をＡ／Ｄ変換器３にてディ
ジタル化する複合映像信号のＡ／Ｄ変換装置１に本発明
を適用したものである。

この第１図において、上記Ａ／Ｄ変換装置１は、上記信
号入力端子２と信号出力端子４との間にローパスフィル
タ（ＬＰＦ）５とクランプ回路６を介して設けられた上
記Ａ／Ｄ変換器３と、このＡ／Ｄ変換器３の出力信号が
供給されているサンプリングクロック発生回路６０とで
構成されている。

上記サンプリングクロック発生回路６０は、上記Ａ／Ｄ
変換器３の出力信号が供給されている位相検波器１０と
チャージポンプ回路２０．ＬＰＦ３０、電圧制御発振器
（ＶＣＯ）４０及び２分周回路５０からなるＰ　Ｌ　Ｌ
　（ｐｈａｓｅ　１ｏｃｋｅｄ　１ｏｏｐ　）回路にて
形成されている。上記位相検波器１０には、上記Ａ／Ｄ
変換器３にてディジタル化された複合映像信号のバース
ト期間を示す信号（Ｂ　Ｕ）が図示しないバーストゲー
トから供給されている。

上記ＶＣＯ４０は、上記複合映像信号のバースト信号の
周波数（ｆ　ｓｃ）の４倍周波数（４ｆｓｃ）の信号を
生成して、上記Ａ／Ｄ変換器３にサンプリングクロック
（ＳＣ）として供給しているとともに上記Ｚ分周回路５
０と図示しない外部回路とにそれぞれ供給している。

（（、−２）実施例の動作 このような構成の上記Ａ／Ｄ変換装置１においては、上
記信号入力端子２に供給される複合映像信号は、」＝記
Ｌ　Ｐ　Ｆ　５と上記クランプ回路６を介して上記Ａ／
Ｄ変換器３に供給され、上記サンプリングクロック発生
回路６０にて生成されるサンプリングクロック（ＳＣ）
によって所定のビット数（例えば８ピツｈ）でディジタ
ル化される。上記ＬＰＦ５および上記クランプ回路６は
、上記Ａ／Ｄ変換器３のサンプリングクロック（ＳＣ）
の周波数（４ｆｓｃ）のナイキスト周波数以下に上記複
合映像信号を帯域制限するためのものである。

上記Ａ／Ｄ変換器３から出力されるディジタル化した複
合映像信号は、上記サンプリングクロック発生回路６０
の位相検波器１０に供給されているとともに、上記信号
出力端子４に供給されている。上記位相検波器１０は、
上記複合映像信号のバースト期間に供給されるバースト
信号と上記Ｚ分周回路５０の出力信号との位相差を検出
して」二記チャージポンプ回路２０を駆動させる。上記
チャージポンプ回路２０は、上記位相差に応じた誤差電
圧を上記ＬＰＦ３０を介して上記■Ｃ○４０に供給する
。上記ＶＣＯ４０は、上記誤差電圧に応じて上記位相差
を低減させる方向に出力信号の位相を変化するようにな
っている。このＶＣＯ４０の出力信号は、上記２分周回
路５０にてＺ分周されて上記位相検波器１０に供給され
ている。

すなわち、上記サンプリングクロック発生回路６０は、
これら位相検波器１０．チャージポンプ回路２０．ＬＰ
Ｆ３０．ＶＣＯ４０及びＺ分周回路５０からなるＰ　Ｌ
　Ｌ回路によって、上記Ａ／Ｄ変換器３にてディジクル
化され出力される複合映像信号のバースト信号の位相に
一致したサンプリングクロック（ＳＣ）を生成して、上
記Ａ／Ｄ変換器３に供給するようになっている６ （Ｇ−３）サンプリングクロック発生回路の具体的な構
成（第２図） 第２図に示す≠＃テ手手回路線、上記位相検波器１０．
チャージポンプ回路２０．ＬＰＦ３０゜ＶＣＯ４０及び
Ｚ分周回路５０からなるサンプリングクロック発生回路
６０の具体的な構成を示したものである。

この第２図において、上記サンプリングクロック発生回
路６０の位相検波器１０は、一方の入力端（ＰＩ〜Ｐ８
）に供給されるデータと他方の入力端（Ｑｌ〜Ｑ８　）
に供給されるデータとを比較する比較回路１１と、上記
比較回路１１のＰ＞Ｑ出力信号（Ｃ）がＤ入力端に供給
されている第１のＤラッチ回路１２と、上記比較回路１
１のＰ＝Ｑ出力信号（ｄ）がＤ入力端に供給されている
第２のＤラッチ回路１３と、上記各Ｄラッチ回路１２．
１３のＱ出力信号（ｅ、ｇ）の論理積を生成する第１の
ＡＮＤ回路１４と、上記第１のＤラッチ回路１２のσ出
力信号（ｆ）と上記第２のＤラッチ回路１３のＱ出力信
号（ｇ）との論理積を生成する第２のＡＮＤ回路１５と
、上記各ＡＮＤ回路１４．１５の各出力信号（ｈ、ｉ）
から２つの出力信号（ｊ、ｋ）を生成する切換回路Ｉ６
とで構成されている。

このうち、上記比較回路１１には、上記Ａ／Ｄ変換器３
からディジタル化した複合映像信号がパラレル伝送で上
記一方の入力端（ＰＩ〜Ｐ８）に供給されているととも
に、正電源１８によるハイ（Ｈ）入力と接地１９による
ロー（Ｌ）入力との組み合わせで示される上記複合映像
信号のベデスクルレベルのデータ（例えば４１Ｈ）が上
記他方の入力端（Ｑｌ〜Ｑ８　）に供給されている。ま
た、上記切換回路１６には、信号入力端子Ｉ７から上記
複合映像信号のバースト期間を示す信号（ＢＵ）が供給
されている。

上記チャージポンプ回路２０は、上記位相検波器１０の
切換回路１６の一方の出力信号（ｊ）により正電源２１
を出力端に接続する第１のスイッチ回路２２と、上記切
換回路１６の他方の出力信号（ｋ）により上記出力端を
接地する第２のスイッチ回路２３とで構成されている。

上記ＬＰＦ３０は、上記チャージポンプ回路２０と上記
■Ｃ○４０との間に直列接続された抵抗３１と、この抵
抗３１の上記ＶＣＯ４０側に一端が接続されているとと
もに他端が接地されているコンデンサ３２と、上記抵抗
３１のＶ　ＣＯ４０側に一端が接続されているとともに
他端が抵抗３３を介して接地されているコンデンサ３４
とで構成されている。

上記２分周回路５０は、上記ＶＣＯ４０から出力される
上記サンプリングクロック（ＳＣ）の周波数（４ｆ　ｓ
ｃ）　ヲ’Ａ分ｍ　（２ｆ　ｓｃ）　ｔルＭ　ｌ　（Ｄ
’Ａ分周回路５１と、この２分周回路５１の出力信号の
周波数（２ｆｓｃ）をさらに２分周（ｆｓｃ）する第２
の２分周回路５２とで構成されている。上記第１の２分
周回路５１の出力信号は、上記位相検波器１０の各Ｄラ
ッチ回路１２．１３のクロック入力端子（ＣＫ）に供給
されている。また、上記第２の２分周回路５２の出力信
号は、上記位相検波器１０の切換回路１６の切換制御端
子（ＳＥＬ）に供給されている。

（（、−４）サンプリングクロック発生回路の具体的な
動作（第３図〜第５図） 第３図は、上記Ａ／Ｄ変換器３に供給される複合映像信
号のバースト信号が、その位相と一致したサンプリング
クロック（ＳＣ）でディジクル化されているときの、上
記位相検波器１０の各部の波形を示すものである。

上記Ａ／Ｄ変換器３に供給される第３図のＡに示すよう
な波形のバースト信号は、その位相と一致した４倍周波
数（４ｆｓｃ）の第３図のしに示すサンプリングクロッ
ク（Ｓ　Ｃ）でディジタル化されて、第３図のＢに示す
データとなり、上記位相検波器１０の比較回路１１の一
方の入力端（Ｐ１〜Ｐ８）に供給される。

上記比較回路１１は、上記一方の入力端（ＰＩ〜Ｐ８）
に供給されている上記第３図のＢに示したバースト信号
のデータと、上記他方の入力端（Ｑｌ〜ＱＢ　）に供給
されているペデスタルレベルのデータとを比較する。そ
して、この比較回路１１は、上記バースト信号のデータ
が上記ペデスタルレベルのデータよりも大きい（Ｐ＞Ｑ
）ときにハイ（Ｈ）になる第３図のＣに示すＰ＞Ｑ出力
信号（Ｃ）を出力するとともに、上記バースト信号のデ
ータと上記ペデスタルレベルのデータとが等しい（Ｐ＝
Ｑ）ときにロー（Ｌ）になる第３図のＤに示すＰ＝Ｑ出
力信号（ｃ＋）を出力する。

上記第１のＤラッチ回路１２は、上記クロック入力端子
（ＣＫ）に供給される第３図のＭに示す周波数（２ｆｓ
ｃ）の信号の波形の立ち上がりタイミングで、上記り入
力端に供給されるＰ＞Ｑ出力信号（ｃ）をラッチして、
第３図の已に示すＱ出力信号（ｅ）及び第３図のＦに示
すＱ出力信号（ｆ）を生成する。また、上記第２のＤラ
ッチ回路１３は、上記クロック入力端子（ＣＫ）に供給
される第３図のＭに示した周波数（２ｆｓｃ）の信号の
波形の立ち上がりタイミングで、上記り入力端に供給さ
れるＰ＝Ｑ出力信号（ｄ）をランチして、第３図のＧに
示すＱ出力信号（ｇ）を生成する。

上記第１のＡＮＤ回路１４は、各入力信号（ｅ。

ｇ）の第３図のＨに示す論理積（ｈ）を生成する。

また、上記第２のＡＮＤ回路Ｉ５は、各入力信号（ｆ、
　　ｇ）の第３図の■に示す論理積（ｉ）を生成する。

上記切換回路１６は、上記切換制御端子（ＳＥＬ）に供
給される第３図のＮに示す周波数（ｆｓＣ）の信号の波
形の立ち上がり及び立ち下がりタイミングで、各入力端
に供給されている信号（ｈ。

ｉ）を交互に切り換えて第３図のＪに示す一方の出力信
号（Ｄと第３図のＫに示す他方の出力信号（ｋ）を生成
して、上記チャージポンプ回路２０に供給する。

このように、上記Ａ／Ｄ変換器３に供給される複合映像
信号のバースト信号が、その位相と一致したサンプリン
グクロック（ＳＣ）でディジタル化されているときには
、上記切換回路１６の各出力端からは、ともにロー（Ｌ
）の出力信号（ｊｌｋ）が得られる。これら出力信号（
ｊ、ｋ）により上記チャージポンプ回路２０の第１．第
２のスイッチ回路２２．２３は、開状態になる。これに
より、上記ＬＰＦ３０のコンデンサ３２は蓄えられた一
定の電圧を上記ＶＣＯ４０に供給するので、上記ＶＣＯ
４０の発振位相は変化しない。

また、第４図は、上記Ａ／Ｄ変換器３に供給される複合
映像信号のバースト信号が、その位相より進んだサンプ
リングクロック（ＳＣ）でディジタル化されているとき
の上記位相検波器１０の各部の波形を示すものである。

このときには、上記位相検波器１０を構成する各回路が
上述の信号処理を施し、上記切換回路１６の一方の出力
端からは第４図のＪに示すハイ（Ｈ）の出力信号（ｊ）
が得られ、他方の出力端からは第４図のＫに示すロー（
Ｌ）の出力信号（ｋ）が得られる。上記チャージポンプ
回路２０の第１のスイッチ回路２２は、上記位相検波器
１０の切換回路１６から供給される一方の出力信号（Ｎ
がハイ（Ｈ）のときには、上記正電源２１を上記ＬＰＦ
３０に接続する。これにより、上記ＬＰＦ３０のコンデ
ンサ３２が充電されるので、上記ＶＣＯ４０に供給され
る誤差電圧が増加して上記ＶＣＯ４０の発振位相が上記
誤差電圧に応じて遅れる。

さらにまた、第５図は、上記Ａ／Ｄ変換器３に供給され
る複合映像信号のバースト信号が、その位相より遅れた
サンプリングクロック（ＳＣ）でディジタル化されてい
るときの上記位相検波器１０の各部の波形を示すもので
ある。このときには、上記位相検波器１０を構成する各
回路が上述の信号処理を施し、上記切換回路１６の一方
の出力端からは第５図のＪに示すロー（Ｌ）の出力信号
（ｊ）が得られ、他方の出力端からは第５図のＫに示す
ハイ（Ｈ）の出力信号（ｋ）が得られる。

上記チャージポンプ回路２０の第２のスイッチ回路２３
は、上記位相検波器１０の切換回路１６から供給される
他方の出力信号（ｋ）がハイ（Ｈ）のときには、上記Ｌ
ＰＦ３０を接地する。これにより、上記しＰＦ３０のコ
ンデンサ３２が放電されるので、上記ＶＣＯ４０に供給
される誤差電圧が減少して上記ＶＣＯ４０の発振位相が
上記誤差電圧に応して進む。

すなわち、上記ＶＣＯ４０は、上記Ａ／Ｄ変換器３に供
給される複合映像信号のバースト信号が、その位相より
進んだサンプリングクロック（ＳＣ）でディジタル化さ
れているときには発振位相が遅れるように制御され、逆
にその位相より遅れたサンプリングクロック（ＳＣ）で
ディジタル化されているときには発振位相が進むように
制御される。そして、このＶＣＯ４０の発振位相は、上
記Ａ／Ｄ変換器３に供給される複合映像信号のノ＼−ス
ト信号が、その位相と一致したサンプリングクロック（
ＳＣ）でディジタル化されているときに安定状態になる
。

よって、上記サンプリングクロック発生回路６０は、上
記Ａ／Ｄ変換器３にてディジタル化され出力される複合
映像信号のバースト信号の位相に常に一致したサンプリ
ングクロック（ＳＣ）を上記Ａ／Ｄ変換器３に供給する
ことができる。従って、この複合映像信号のＡ／Ｄ変換
装置１は、上記Ａ／Ｄ変換器３にて複合映像信号をその
バースト信号と位相差のないサンプリングクロック（Ｓ
Ｃ）でディジタル化することができる。

Ｈ３発明の効果 本発明によれば、入力複合映像信号をディジタル化する
Ａ／Ｄ変換器に供給されるサンプリングクロックの位相
が、上記Ａ／Ｄ変換器の出力信号のバースト位相と一致
するように、上記Ａ／Ｄ変換器の出力信号を位相検波器
への入力とするフェーズロックドループからなるサンプ
リングクロック発生回路にて上記サンプリングクロック
を生成する。よって、本発明に係るＡ／Ｄ変換装置は、
上記Ａ／Ｄ変換器に供給される複合映像信号をそのバー
スト位相に一致したサンプリングクロックでディジタル
化することができる。

従って、本発明に係るＡ／Ｄ変換装置を複数用いること
により、個々に位相ずれの無い複合映像信号を得ること
ができ、良好な放送システムを形成することができる。

【図面の簡単な説明】

第１図は本発明に係る複合映像信号のＡ／Ｄ変換装置の
実施例の構成を示すブロック徊喜図であり、第２図は上
記実施例に用いたサンプリングクロック発生回路の具体
的な構成を示す≠娑テ≠回路口であり、第３図乃至第５
図は上記実施例に用いたサンプリングクロック発生回路
の具体的な動作を説明するための波形図であり、第３図
はバースト信号をその位相と一致したサンプリングクロ
ックでディジタル化しているときのもの、第４図はバー
スト信号をその位相より進んだサンプリングクロックで
ディジタル化しているときのもの、第５図はバースト信
号をその位相より遅れたサンプリングクロックでディジ
タル化しているときのものである。 第６図は、複合映像信号のＡ／Ｄ変換装置の従来例を示
すブロック８図である。 ■・・・Ａ／Ｄ変換装置 ３・・・Ａ／Ｄ変換器 １０・・・位相検波器 ４０・・・電圧制御発振器（ＶＣＯ）

Claims (1)

1. 【特許請求の範囲】 入力複合映像信号をディジタル化するアナログ−ディジ
   タル変換器と、 上記アナログ−ディジタル変換器の出力信号を位相検波
   器への入力とするフェーズロックドループにて、上記ア
   ナログ−ディジタル変換器に与えるサンプリングクロッ
   クを形成するサンプリングクロック発生回路と から成る複合映像信号のアナログ−ディジタル変換装置
   。