JPH02121590A - 位相ロック回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、位相固定された信号を発生するサンプル・デ
ータ位相固定システムに関する。

発明の背景 従来アナログ回路で構成された多数のシステムにおいて
ｒイジタル回路が使用されつつある。その理由としては
、ディノタル回路は本来的に特性上よシ安定しており、
またディノタル集積回路における進歩がコストの点でよ
り競争力のあるものになってきたことが挙げられる。現
在ディノタル処理で実現されつつあるシステムの例とし
ては、テレビジョン受像機、ビデオテープレコーダーな
どのテレビジョン・システムおよびコンパクト・ディス
クプレヤー　ディジタルの音声チージブレヤーなどのよ
うな音声システムがある。この種のシステムにおいて、
処理される信号の成分に位相固定されるクロック信号を
発生することがしばしば必要となる。例えば、ディジタ
ルのテレビジョン受像機は色副搬送波に同期して動作す
るように設計されることがよくある。このような同期を
容易にするために、テレビジョン信号は副搬送波周波数
の一連の振動を含んでいる。この振動は適当な位相であ
り、各ビデオ・ライン期間の非有効部分において生ずる
。

副搬送波周波数に位相固定されているクロック信号は、
実質的に直角位相関係にあるバースト信号のサンプルを
発生するようにバースト成分をサンプリングし、各直角
サンプルを累積し、サンプリング期間を定めるクロック
信号を発生する電圧制御発振器を制御するための信号を
発生することにより発生させることができる。この種の
システムの一例はピータ−・フラム（Ｐｅｔｅｒ　Ｆ１
ａｍｍ　）氏に付与された”複合カラー信号を処理する
ために少なくとも１個のディジタル集積回路を有するカ
ラーテレビジョン受像機”という名称の米国特許第４，
４９１，８６２号明細書に開示されている。フラム氏の
システムは副搬送波の周波数の４倍でビデオ信号をサン
プリングするように電圧制御発振器により条件づけられ
るアナログ・ディジタル変換器を含んでいる。このシス
テムが一度位相固定されるとサンプル中の交互のサンプ
ルは直角関係にある。アナログ・ディジタル変換器によ
り発生されるサンプルは、交互のサンプル、すなわちＲ
−Ｙ信号およびＢ−Ｙ信号に対応する２つの成分に分離
される。このＲ−Ｙ信号およびＢ−Ｙ信号は両方とも副
搬送波周波数で変調されている。各成分の交互の成分（
正のサンプリング位相のＲ−Ｙサンプルおよび正のサン
プリング位相のＢ−Ｙサンプル）はバースト期間の間に
抽出されるサンプルについてのみ動作するように条件づ
けられる個別の累算器に累積される。累積されたＲ−Ｙ
サンプルおよびＢ−Ｙサンプルの符号（極性）ビットは
切シ換え回路に結合される。累積されたＲ−Ｙのサンプ
ルは値制限回路に供給され、制限されたサンプルは切り
換え回路に結合される。累積サンプルの符号ビットは電
圧制御発振器により発生されるクロック信号の位相がＢ
−Ｙ成分の位相に対して＋９０°または一９０°より大
きいかまたは小さいかどうかを示す。符号ビットの状態
に応じて切り換え回路は、符号ビットの状態に応じて予
め定められる正の値、予め定められる負の値、あるいけ
制限回路により発生されるＲ−Ｙの累積値に等しい出力
値を発生する。切り換え回路の出力は低域通過濾波され
、アナログ信号に変換され、電圧制御発振器の制御入力
に供給され、閉ループの位相固定のクロック発生器を形
成する。

フラム氏の回路には少なくとも２つの欠点がある。第１
に位相検出が信号振幅の関数である。この位相検出の精
度は信号振幅が小さくなる程低下する。第２の位相検出
が振幅感知であるから、ノ々−スト信号が直流（ＤＣ）
成分を含んでいると、このシステムは位相誤差を受は易
い。アナログ・ディジタル変換器における変数シフトあ
るいはアナログ・ディジタル変換器の不適当なバイアス
に因り直流成分がしばしば入り込む。

本発明の目的は先に述べた欠点の無いサンプル・データ
用位相固定システムを提供することである。

発明の概要 本発明は、供給信号と所定の関係を有する信号を発生す
るサンプル・データ・システムにおいて具体化される。

サンプリング系は発生信号により決まる時点において供
給信号をサンプリングし、実質的に直角関係にある第１
と第２の成分信号サンプルを発生する。累算器は予め定
められる期間に亘って第１および第２の直角信号を累積
する。

減算器回路は連続する期間からの第１の直角信号の累積
サンプルの差を形成する。この差信号および累積信号の
極性に応答し、前記信号を発生する手段が設けられる。

実施例 本発明は、ディジタルのハードウェア、例えば、２の補
数の２進ハードウエアに関して説明されるが、回路設計
分野の当業者はサンプル・データのアナログ成分を使う
ことにより本システムを実現できることを容易に理解す
る。例えば、ディジタルのシステムが、信号をサンプリ
ングするためにアナログ・ディジタル（ＡＤ）変換器を
使い、信号蓄積のためにラッチを使い、算術関数用に加
算器および減算器を使用する場合、サンプル・データ形
式のアナログ・システムは、信号サンプリング用にサン
プル・ホールド回路を使い、信号蓄積用に切り換え型コ
ンデンサ蓄積要素を使い、算術的な関数用に和および差
の増幅器を使用する。

例示する回路において、設計者による回路要素の選択に
依存して個々のクロック信号を適当に時間整合させるた
めに追加の遅延要素が必要である。

混乱を避けるために、これらの遅延要素は図から省略さ
れているが、回路設計分野の当業者は、この種の遅延要
素がどこで必要とされるかを容易に知り、それらを組み
込むことができる。図において、太い矢印は多ビットの
並列結線を表わし、細い矢印は一般に信号の導体結線を
表わす。

第１図を参照すると、第３図に波形Ａとして略図で示さ
れるアナログの複合ビデオ信号が端子１０に供給され、
端子１０からＡＤ変換器１８および同期分離器１６に結
合される。普通の設計のものである同期分離器１６は複
合ビデオ信号から水平同期成分を取り出し、それを位相
検波器２２に供給する。別の構成例の場合、同期分離器
はディジタル設計のものであり、ＡＤ変換器１８からの
ディジタルの複合ビデオ信号に応答する。水平同期成分
は、副搬送波のバーストが発生している期間の間だけ位
相検出を選択的に実行するために位相検波器２２におい
て使われる。

ＡＤ変換器１８は、サンプリング・クロック信号Ｆｃで
決まる時点にお・いてアナログの複合ビデオ信号を２進
表示形式で発生する。以下の説明において、これは必要
条件ではないが、クロック信号Ｆｃの周波数ｆｃは色副
搬送波の周波数の４倍であるものとする。ＡＤ変換器１
８からの２進サンプルは、ルミナンス成分およびクロミ
ナンス成分を分離し、これらからビデオ信号により表わ
される画像を再生するために表示装置に供給される信号
を発生するビデオ信号処理回路２０に結合される。

ＡＤ変換器１８からの２進サンプルは、バースト信号の
位相に対してクロック信号Ｆｃの位相を決める位相検波
器２２にも結合される。位相検波器２２は電圧制御発振
器（ＶＣＯ）　２４に結合される位相／周波数の誤差信
号を発生する。発振器２４は色副搬送波周波数の公称４
倍の信号を発生する水晶制御発振器でよい。発振器２４
は位相誤差信号に応答し、発生されたクロック信号の位
相／周波数を変える。

第２図は第１図の位相検波器２２の一実施例を示す。第
２図において、同期分離器１６からの水平同期信号はタ
イミング信号発生器７８に結合され、ＡＤ変換器１８か
らのディジタルのビデオ・サンプルはパス５０に結合さ
れる。クロック信号Ｆｃおよび水平同期信号に応答する
タイミング信号発生器７８はバースト・ケ°−ト信号Ｂ
Ｇおよび信号ＳＲを発生する。信号ＢＧおよびＳＲの全
体的な時間関係は第３図の波形ＢおよびＣに示されてい
る。バースト・ダート信号は、通常、複合ビデオ信号の
各有効水平ラインの副搬送波バースト成分の整数サイク
ルを囲む・ぞルスを発生する。信号ＳＲは各ライン期間
におけるバースト・ダート・ノｅルスの後に生じ、公称
ｌ副搬送波周期の期間を有するパルスを発生する。バー
スト・ケ゛−ト信号ＢＧおよび信号ＳＲは両方ともクロ
ック信号Ｆｃおよび水平同期信号Ｈ８ＹＮＣに応答する
普通の計数回路により発生される。

パス５０上のディジタル・ビデオ信号は１の補数回路５
２およびマルチプレクサ５３の第１の入力ポートに結合
される。１の補数回路５２の出力ポートはマルチプレク
サ５３の第２の入力ポートに結合される。マルチプレク
サ５３は副搬送波周波数のクロック信号により条件づけ
られ、バス５０からの連続する２つのサンプルおよび１
の補数回路５２からの連続する２つのサンプルを交互に
その出力テートに結合させる。マルチプレクサ５３に供
給されるクロック信号はＶＣＯ８６からのクロック信号
Ｆｃを除算器８４において４で割ることにより発生され
る。バースト期間の間にマルチプレフサ５３から出力さ
れるサンプル・ストリームは、少なくともシステムが位
相固定されているときバースト信号の実質的に復調され
た変形信号を表わす。マルチプレクサ５３から発生され
る交互のサンプルは１例えば、Ｒ−ＹおよびＢ−Ｙまた
はＩおよびＱのビデオ信号成分に対応する直角関係にあ
る信号のサンプルを表わす。

マルチプレクサ５３から発生されるサンプルはアンドゲ
ート５６の群を介して１サンプル周期の記憶要素５８お
よび６０に縦続結合される加算器５４の第１人力ポート
に結合される。記憶要素６０の出力ポートは加算器５４
の第２人力ポートに結合される。加算器５４および記憶
要素５８．６０の組み合せは複合の累算器を構成する。

この累算器は、アンドｒ−）５６０群がバースト・ダー
ト信号ＢＧにより条件づけられ、加算器５４を記憶要素
５８に結合させるようにアンドダート５６の群がバース
ト・ダート信号ＢＧにより条件づけられるとき能動状態
にある。また、バースト・ダート信号が６低い”状態の
とき、アンドｆ−）５６群は累算器を有効に零にする零
出力信号を発生する。この種の累算器は単一ライン期間
からの／り一スト信号のサンプルを合計する。累算器が
能動状態にある時間の間、各直角信号を表わすサンプル
の和は２つの記憶要素５８および６０に別個に保持され
る。バースト期間の終了時に、Ｒ−ＹおよびＢ−Ｙの累
積和は（少なくともシステムが位相固定を保持している
とき）記憶要素６０および５８にそれぞれ存在する。

マルチプレクサ５３を制御するクロック信号は加算器５
４の桁上げ入力端子ＣＩに結合される。

これによりマルチプレクサ５３から発生される１の補数
サンプルに１の値が加えられ、１の補数化サンプルが２
の補数化サンプルに変換される。

（ＡＤ変換器１８およびシステムが２の補数サンプルを
処理するように設計されているものと仮定している。）
また、先に述べたフラム（Ｆ１ａｍｍ　）氏のシステム
に比べて、倍の数のサンプルがツマスト期間当り累積さ
れ、これによりプラム氏のシステムのループ利得の２倍
のループ利得が得うレ、また改善された信号対雑音比が
得られる。

記憶要素５８の出力ポートの符号ピット導体は１ビツト
のＤ型ラッチ６２のデータ（Ｄ）入力に結合される。第
２の１ビツトのＤ型ラッチ６４はラッチ６２と縦続に結
合される。記憶要素６０の出力ボートは並列ピットのＤ
型ラッチ６６のデータ入力ポートに結合される。第２の
並列ビットＤ型ラッチ６８はラッチ６６と縦続に結合さ
れる。バースト・ダート信号はバースト・ダート信号の
反転信号を発生するＤ型のラッチ８０のデータ入力ポー
トに結合される。ラッチ８０からの反転されたバースト
・ｆ−）信号はラッチ６２，６４゜６６．６８のクロッ
ク入力端子に結合され、バスト期間の終了時に生じるラ
ッチ５８および６０からの各位を貯えるようにラッチ６
２および６６を条件づける。ラッチ６２および６６中の
値はライン期間の間貯えられ、次いでラッチ６４および
６８に転送される。ラッチ６６および６８は連続する２
本のビデオ・ラインからの累積Ｒ−Ｙサンプルを貯え、
ラッチ６２および６４は対応する連続の２本のビデオ・
ラインからの累積Ｂ−Ｙサンプルの符号ピットを貯える
。

ラッチ６６および６８の出力ポートは、連続するビデオ
・ラインからの累積Ｒ−Ｙ値の差を発生する減算器７０
の被減数入力ボートおよび減数入力ポートにそれぞれ結
合される。減算によ！Ｊ　Ｒ−Ｙサンプルに付随する直
流（ＤＣ）成分は除去され、従って差のサンプルは複合
ビデオ信号中のＤＣシフトに影響されない。差の値はＲ
（ＳＩＮθ１−８ＩＮθ２）に比例する。ここで、Ｒは
累積されたバーストの振幅に等しく、θ１およびθ２は
現ライン期間および前ライン期間の位相誤差に相当する
。この関数は位相誤差が００または１８０°の傾向にあ
るとき、位相誤差の度合に従って大きな感度を示す。

差の値は発生された信号Ｆ３ｃをバースト周波数に位相
固定し、すなわち位相誤差の変化の割合を零にするため
に使われる。

８ピツトのビデオ・サンプルならば、累積（１１３また
は１４ビツトのサンプルの大きさである。

差のサンプルは累積値より１ビツト小さい大きさとなシ
得る。しかしながら、この精度で位相制御信号を定める
必要はない。従って、差サンプルは制限器１０２におい
て例えば４ピツトに制限される。差の値の大きさおよび
極性は本システムにおいて別々に使われる。従って、差
サンプルは大きさの情報を抽出するために大きさ検出回
路すなわち絶対値回路７２を通過される。大きさの検出
は制限前または制限後の何れにおいて行なってもよいこ
とを理解されたい。

制限された差サンプルはアンドゲート１０４の群を介し
てプログラム可能なノ？ルス発生器１０６のプログラム
入力ポートに通過される。制限された差の値はタイミン
グ信号発生器７８からの信号ＳＲ（第３図の波形Ｃ）に
応答してｉｅルス発生器１０６に入力される。、−ｅル
スＳＲが終了するとパルス発生器１０６はそのプログラ
ム入力ポートに供給される差の値に比例する０−１５の
パルス（１／ｆ３ｃの周期）を発生する。

・ぐルス発生器１０６からのパルス出力はオアゲート９
６を介してアンドｆｆ−）　９２および９４の第１入力
端子にそれぞれ結合される。アンドゲート９２および９
４の中の何れが作動化されるかにより電流源８８または
電流シンク９０の何れかをターンオンさせるようにノン
ルスがダートを通過し、コンデンサ９１を充電または放
電させ、ＶＣＯ８６への制御電圧を発生させる。

パルス発生器１０６からの・ぐルスを通過させるように
作動化されるアンドゲート９２または９４は差信号の極
性および現ライン期間についての累積Ｂ−Ｙサンプルの
極性により決まる。位相および／または周波数の固定は
ＶＣＯ８６から発生されるクロック信号を進ませまたは
遅らせることにより行なうことができる。第４図の位相
図を考察してみる。システムは−（Ｂ　−Ｙ　）軸に位
相が固定されるべきものとする。角度θが零のとき、累
積されたＲ−Ｙの値は零であり、差の値も零であること
が第４図から分る。Ｂ−Ｙ成分の累積値は象限■および
■で負であり、象限Ｉおよび■において正である。Ｒ−
Ｙ成分の累積値は象限ｌおよび■において正であり、象
限■および■において負である。第４図において、１”
　は負の極性を示し、“０”は正の極性を示す。位相誤
差が時計回シの方向に変化すると、差の値（ＤＩＥＦ）
は象限１．Ｉｌ。

Ｉ［１，ＩＶにおいてそれぞれ負、正、正、負である。

周波数固定を達成するために、大きな位相誤差の場合こ
のシステムは差信号の極性により示される方向に動き続
けるように条件づけられる。これは、Ｂ−Ｙ信号の極性
（位相誤差が＋９０°または−９０゜より大きいかどう
かを示す）と差信号の極性表示／ ビットの排他的論理和をとって方向信号を発生させるこ
とにより実現できる。第４図に示される累積Ｂ−Ｙ信号
およびＤＩＦＦ信号の極性の排他的論理和関数を計算す
ると、排他的論理和出力は右回りの動きについては象限
１−ＩＶにおけるものと同じである。同様に、左回りの
動きについては排他的論理和の出力は全ての象限におい
て同じ状態をとる。従って、システムが始まる象限に関
係なく、また位相変化の方向に関係なく、このシステム
は位相誤差が零となるまで一方向に継続する。

差の値は正または負の何れかであるから、位相誤差が＋
または−の９０°の各点に交差するとき方向信号中にエ
ラーの可能性が存在する。これは第４図から理解するこ
とができる。すなわち、例えば、現および前のビデオ・
ラインについての累積されたＲ−Ｙの値がそれぞれ象限
■およびＨに生じ、現ラインの値が前ラインの値よりも
Ｒ−Ｙ軸に近い円上に位置すると、これらの値の点を結
ぶ直線の傾きすなわち差の値の符号は正である。また、
前ラインの値が現ラインよりもＲ−Ｙ軸に近い円上の点
に位置すると、これらの点を結ぶ直線の傾き、従って差
の極性は負である。これらの潜在的なエラーは、累積さ
れたＢ−Ｙの値の極性が連続するライン間で符号を変え
るとき生ずるだけである。この状態はラッチ６２および
６４の出力端子にそれぞれ結合される第１および第２の
入力端子を有する排他的オアゲート７６によシ検出され
る。排他的オアｒ−ドア　６の出力はアンドダート１０
４の群に結合され、累積されたＢ−Ｙの値における極性
の変化が連続するライン期間の間に生ずる時はいつもア
ンドゲート１０４を非作動化する。

方向信号は現ライン期間の累積Ｂ−Ｙ値の極性を検知す
るためにラッチ６２に結合される第１の入力端子および
差信号の極性を検知するために減算器７０の出力ポート
の符号ビット結線に結合される第２の入力端子を有する
排他的オアゲート７４により発生される。排他的オアゲ
ート７４からの出力信号はマルチプレクサ１０８を介し
てアンドｆ−ト９２および９４に選択的に結合される。

マルチプレクサ１０８は信号ＳＲにより条件づけられ、
少なくとも・ぐルス発生器１０６が・ぐルスを発生して
いる（すなわち、信号ＳＲが゛低い”状態にある）期間
の間は排他的オアゲート７４をアンドダート９２および
９４に結合させ、信号ＳＲが１高い”状態のときは累積
Ｒ−Ｙ値の符号ビットすなわち極性表示部を発生させる
。

先に述べたように、このシステムが位相固定されると累
積Ｒ−Ｙの値は零に等しくなる。位相固定を与えるため
に零検出器１００がランチ６６の出力ポートに結合され
る。零検出器１００からの出力はアンドダート９８の第
１入力端子に結合され、累積されたＲ−Ｙの値が零でな
いときアンドゲート９８を作動化し、零の値の場合のみ
アンドゲート９８を非作動化する。タイミング信号ＳＲ
がアンドゲート９８の第２入力端子に結合される。信号
ＳＲのノクルスはＲ−Ｙの値が零でないときオアケ９−
ト９６を介してアンドダート９２および９４に結合され
る。従って、累積されたＲ−Ｙの値が零でない限り、・
ぐルス発生器１０６に供給される差信号の値に関係なく
、ライン期間当り１パルスの最小補正信号が発生される
。・にルスの期間は、例えば、１／ｆｓｃである。これ
らの単位・にルスに付随する位相補正の方向はラッチ６
６からの累積されたＲ−Ｙの値の符号すなわち極性ビッ
トによシ決まる。

第２図において、アンドｆ−ト９２および９４は信号（
ＦＲＥＥ　ＲＵＮ）が供給される第３の入力端子をそれ
ぞれ有する。この信号は必要ならばアンドダートを非作
動化し、発振器を非同期的に動作させるために供給され
る。

第２図において、アンドゲート９２はマルチプレクサ１
０８からの論理ｔｔ　１　ｙの値の方向信号により作動
化され、アンドヶ”−ト９４は非作動化される。使用さ
れる個々の電圧制御発振器（ＶＣＯ）８６に依存して、
論理ｕ１”の値の方向信号についてアンドヶ”−ト９２
が非作動化され、アントデート９４が作動化されるよう
に方向信号を反転すなわち補数化することが必要な場合
がある。

別の構成例においては、零検出器が除去され、この場合
、信号ＳＲはオアデート９６に直接結合される。しかし
ながら、このシステムは位相回走し、コンデンサ９１の
値が小さければ、僅な位相ノツターがあるかも知れない
。

第５図は本発明の別の実施例を示す。第５図において、
差信号は多分割多重形式で合成されるのではなくて零検
出器から発生される信号と算術的に合成される。第２図
に示す要素と同じ番号が付されている第５図中の回路要
素は同じ要素である。

第５図において、アンドダート１０４の群からの制限さ
れた差信号は２の補数化回路１５４に結合される。２の
補数化回路１５４は排他的オアゲート７４から発生され
る方向信号により制限され、位相補正の所望方向に従っ
て差の値を選択的に補数化する。２の補数化回路からの
出力値は加算器１５３の第１人力ポートに結合される。

ラッチ６６からの累積Ｒ−Ｙの値は零検出器１５０に結
合される。零検出器１５０は累積されたＲ−Ｙの値が零
の値のときは零の値を発生する。

零の検出器１５０は累積値が零でない時は常に予め定め
られる正の値、例えば、２の補数形式で０１０を発生す
る。零検出器１５０からの出力信号は２の補数化回路１
５２に結合される。累積されたＲ−Ｙの値の符号ビット
は２の補数化回路１５２の制御入力端子に結合される。

２の補数化回路１５２は符号ビットにより示される極性
に応答して零検出器１５０から供給される値を選択的に
補数化する。回路１５２および１５４は各制御信号の同
じ極性に応答して補数化機能をそれぞれ実行する。第２
図と一致させると、回路１５２および１５４は各制御信
号が論理Ｉｔ　Ｏ＃の値のとき、供給される値を補数化
する。

２の補数化回路１５２から供給される出力値は加算器１
５３の第２人力ポートに結合される。加算器１５３から
発生される和は位相誤差を表わすアナログ信号を発生す
るディジタル、・アナログ（ＤＡ）変換器１５６に供給
される。このアナログ信号は抵抗１５７およびコンデン
サ１５８により低域通過濾波され、その後ＶＣＯ８６の
制御入力端子に供給される。

さらに別の実施例においてはアンドゲートの群からの値
は加算器１５３に直接結合される。加算器１５３の出力
はノクルス発生器１０６のプログラム入力に結合される
。パルス発生器１０６の出力はアンドｆ−４９２および
９４に直接結合され、排他的オアデート７４からの方向
信号はアンドゲート９２および９４に直接結合される。

この実施例の場合、アンドゲート９８、オアデート９６
およびマルチプレクサ１０８が第２図の回路から除去さ
れる。

第２図のシステムの範囲におけるプルはＶＣＯ８６の制
御範囲により決まる。このシステムが制御ループ中にお
ける累積値の差を使用するからシステムは無条件に安定
する。コンデンサがル−プの速さを決定し、システムの
安定性に影響を与えることなくシステムの応答時間を変
えるだめの単一調整を与える。

第６図は第５図の実施例の全てがディジタルの変形例を
示す。第６図において、第５図に示されるＲＣ積分器は
ＤＡ変換器１５６の前に結合されるディジタル積分器に
より置き換えられる。加算器１５３からの出力和は加算
器１８０の第１人力ポートに結合される。加算器１８０
からの出力和は加算器１８０の第１人力ポートに結合さ
れる。

加算器１８０かもの出力和は遅延要素１８４において１
ライン期間遅延され、加算器１８０の第２人力ポートに
結合され戻される。加算器−遅延回路の入力／出力の伝
達関数１（（Ｚ）は次式で与えられる。

Ｈ（Ｚ＋＝１／（１−Ｚ　　）　　　　　　　（１）こ
こで、２は通常の（Ｉ　Ｚ”変換変数である。ディジタ
ル回路の設計分野の当業者は関数Ｈ（Ｚ）がディジタル
積分もしくは単極の低域通過濾波機能に対応することを
容易に理解する。

遅延要素１８４がオーバーフローしないように加算器１
８０の出力ポートおよび遅延要素１８４の入力ポート間
に制限器（１８２）を入れることが望ましい。この種の
制限器は遅延要素１８４に供給される最大値および最小
値を遅延要素１８４が貯えることのできるビット数で表
わされる値に制限するように設計される。

加算器１８０からの出力和もしくは制限器１８２からの
制限された和はＤＡ変換器１５６の入力デートに結合さ
れる。ＤＡ変換器１５６はこれらの和をＶＣＯ８６を制
御するアナログの制御信号に変換する。

第７図は第５図および第６図の実施例において使用され
る別の回路を示す。この例では零検出器１５０および２
の補数化回路１５２が省かれている。

十にの値が加算器１５３に結合される。ここで、Ｋは１
，２，３、等の単位であり、極性はラッチ６６に貯えら
れる和の符号ビットにより決まる。第７図に示す実施例
において、Ｋは１に選択される。

＋１　（０００・・・０１）はラッチ６６からの符号ビ
ット（論理ＩＩ　Ｉ　Ｐ＋　）の負値について加算器１
５３に結合され、−１（１１１・・・１１）の値は符号
ビット（論理″′０”）の正の値について加算器１５３
に結合さ１＝ れる。これ＃よりシステムは零の位相値を連続的に求め
る。ループ利得およびコンデンサの値に依存する小量の
位相ジッターが生じる。供給される＋１の値は加算器の
入力ポートの最下位ビットを論理“１”の値に結合させ
、それより上位のビットは反転回路２００の出力端子に
結合させることにより発生される。ラッチ６６からの符
号ビットは反転回路の入力端子に結合される。

例示の実施例はクロック信号を複合ビデオ信号のバース
ト成分に位相／周波数固定させることに向けられる。同
様に、このシステムはステレオ音声信号のパイロット成
分のような連続信号に対し良好に位相／周波数固定する
。この場合、信号ＢＧのような制御信号を発生するため
に水平同期信号は利用できないが、簡畦なカウンタを使
うことにより同様の制御信号を発生させることができる
。

第８図において第２図中の要素と同じ番号の付されてい
る要素は同様のものであり、同じ機能を実行する。第８
図において、ラッチ６２はラッチ５８からの累積サンプ
ルについて少なくともＸ個の上位ビットを貯える。これ
らＸ個の上位ビットはＸ個の上位ビットの全てが同じ状
態にあるときだけ論理″１＃の出力信号を発生する回路
８０２に結合される。ラッチ６６中の累積サンプルのＸ
個の上位ビットはラッチ６６からのＸ個の上位ビットが
同じ状態を示すときだけ論理″′１”の出力信号を発生
する回路８０４に結合される。

回路８０２および８０４の各々はＸ入力の２つのアンド
回路で実現される。Ｘ個の上位ビットの各ラインは２つ
のアンド回路中の一方の各入力に接続される。Ｘ個の上
位ビット・ライン上の信号の各々は反転され、他方のア
ンド回路の各入力端子に結合される。これらのアンド回
路は２人力オアダートに結合される各出力端子を有し、
２人力オアブートの出力端子はその回路からの出力信号
を発生する。

回路８０２および８０４からの出力信号は、回路８０２
または回路８０４のどちらかが論理″０＃の出力信号を
発生するとき論理″１″の出力信号を発生し、回路８０
２および８０４が同時に論理″１”の信号を発生すると
き論理″′０″の出力信号を発生するナンド回路８０６
の各入力端子に結合される。この構成においてナンド回
路８０６は、累積サンプルが累積サンプルの残シの（Ｎ
−Ｘ）個の下位ビット（ここで、Ｎは各累積サンプルを
表わす全体のビット数である）によシ表わされる値を越
えた振幅を有するときは何時も論理″１″の信号を発生
する。ナンドダート８０６からの信号は、入力信号が発
振器８６を確実に制御するには小さすぎるときは何時も
ループを非作動化するために使われる。

周波数の変化の割合に関連する減算器７０からの差サン
プルは信号反転回路すなわち補数化回路８０８に結合さ
ｎる。減算器７０に供給されるサンプルはサンプリング
時点に関してバーストの相対位相角に関連しており、フ
ェーザーにより表わされる。例えば、これら２つのフ二
一デーが両方とも一定の速度で右回りに回転しており、
例えば、５°だけ離れていると、サンプル差の極性は異
なる象限で変わる。また、ループ時定数は十分に速くな
く、このシステムは個別の象限において固定し易い。従
って、一定または同じ方向に変化し、位相／周波数固定
するのに必要な時間を長引かせる傾向がある差の場合、
このシステムは逆極性の補正信号を交互に供給する。こ
のようなことが発生しないようにするために、フェーザ
ー差（一定の方向に動いている）が符号を変える期間の
間にサンプル差は補数化される。これはラッチ６２中の
累積サンプルの符号ビットを補数化回路を制御するよう
に結合することにより達成される。ラッチ６２および６
６が（Ｂ−Ｙ）および（Ｒ−Ｙ）の累積サンプルをそれ
ぞれ保持することを考えてみる。

（Ｂ−Ｙ）の累積サンプルが負（第４図の象限■および
■）の時はいつもサンプル差は補数化される。

補数化回路８０８からの出力サンプルは加算器８１４の
第１人力ポートに結合される。回路要素８１２において
因数Ｋが掛けられるラッチ６６からのサンプルは加算器
８１４の第２人力ポートに結合される。スケール因数に
は所望のループ固定期間に依り１／８に等しいかまたは
それより小さい。

スケール化されたサンプルは位相誤差信号を表わす。位
相誤差信号を減衰させるために、回路８０８からの補数
化信号は位相誤差信号に加えられる。

回路８０８からの信号が差サンプルであるから、通常そ
れらはラッチ６６からのサンプルに比べて小さい値とな
シ易い。補数化サンプルが相当な減衰効果を有するよう
に位相誤差サンプルはスケーリングによシ大きさが減少
される。

別の実施例においては分数のスケーリング回路８１２が
ラッチ６６および加算器８１４間のサンプル路から除去
される。この分数のスケ−リンダ回路の代りに、例えば
、回路８１２のスケール因数にの逆数をサンプルに掛け
るスケーリング回路が減算器７０および補数化回路８０
８間に設けられる。この後者の構成により、システムが
固定された状態に近づくにつれて、よシ精度が高く、よ
り大きい振幅の位相制御信号が得られる。

加算器８１４からのサンプル出力は信号遷移を、例えば
、＋１５から−１６に制限する制限器８１６に供給され
る。制限器８１６からの信号はナンド回路８０６から発
生される信号により制御されるテート回路８１８に結合
される。ｒ−ト回路８１８は、入力信号が予め定められ
る最小値より大きい限り制限器８１６からの信号を通過
させるように条件づけられる。

ケ°−ト回路８１８からの出力信号は、第５図または第
６図に示されるようなりＡ変換器および積分器の形をと
る積分およびディジタル・アナログ変換回路８２０に結
合される。回路８２０からの出力信号は発振器８６を制
御するように結合される。

以上説明したように、第８図の回路は発生された信号Ｆ
ｃｅサンプル信号の直角成分の１つ（例えば、Ｒ−Ｙま
たはＢ−Ｙ）に固定する。これらの軸から離して信号Ｆ
。を位相固定することが望ましいならば、位相調整信号
が位相誤差信号に加えられる。これは、ラッチ６６およ
びスケーリング回路８１２間に設けられる加算器８１０
において行なわれる。加算器８１０において色相すなわ
ち位相制御信号がラッチ６６からのサンプルに加えられ
る。また、加算器８１０はスケーリング回路８１２およ
び加算器８１４間に配置してもよい。

他の実施例において、全体のシステムにＡＣＣ回路が含
まれているならば、ＡＣＣ信号は回路８０２゜８０４お
よび８０６により発生される信号の代りにｆｆ−）回路
８１８を作動化させるために用いられる。

【図面の簡単な説明】

第１図は、テレビジョン信号処理システムに使われる位
相固定クロック発生回路のブロック図である。 第２図は、第１図の回路の位相検出器の代りに使用され
る本発明による位相検出器を一部略図／一部ブロック図
で示すものである。 第３図は、第２図の回路で使われる信号のタイミングを
示す波形図である。 第４図は、本発明の詳細な説明するのに有用な位相図で
ある。 第５図、第６図および第７図は、本発明の他の実施例の
部分ブロック図である。 第８図は、本発明を具体化する別の位相検出システムを
一部略図で示し、一部ブロック図で示したものである。 ５２・・・１の補数化回路、５３・・・マルチプレクサ
、５４・・・加算器、５６・・・アンドゲート群、５８
゜６０・・・記憶要素、６２，６４，６６．６８・・・
ラッチ、７０・・・減算器、７２・・・絶対値回路、７
４゜７６・・・排他的オアゲート、９２，９４・・・ア
ンドグー）、９６・・・オアゲート、９８・・・アンド
ゲート、１００・・・零検出器、１０２・・・制限器、
１０４・・・アンドゲート群１．１０６・・・パルス発
生器、１０８・・・マルチプレクサ。 第１図 １３図 ρ ０−１５ハ０ルス ハルレス

Claims (1)

【特許請求の範囲】
1. （１）サンプリング信号と副搬送波成分を含んでいるビ
   デオ信号間の位相関係を表わす出力信号を発生する位相
   検出システムであって、 前記サンプリング信号の予め定められる位相に対応する
   時点において前記ビデオ信号の振幅を表わすサンプルを
   発生するために前記サンプリング信号に応答し、前記副
   搬送波成分の実質的に直角な第１および第２の位相成分
   を表わし、また大きさおよび極性情報を含んでいるサン
   プルを発生するサンプリング手段と、 前記サンプリング手段に結合され、予め定められる期間
   に亘って前記第１および第２の直角位相成分のサンプル
   をそれぞれ累積する累積手段と、前記累積手段に結合さ
   れ、前記予め定められる期間の中の連続する期間からの
   前記第１の直角位相成分についての累積サンプルの差を
   表わす差サンプルを順次発生する減算手段と、 前記出力信号を発生する手段であって、前記第２の直角
   位相成分についての累積サンプルの極性情報に応答する
   手段を含んでおり、前記差サンプルを選択的に補数化す
   る手段とを含んでいる、前記位相検出システム。