JPS63212285A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS63212285A JPS63212285A JP62045627A JP4562787A JPS63212285A JP S63212285 A JPS63212285 A JP S63212285A JP 62045627 A JP62045627 A JP 62045627A JP 4562787 A JP4562787 A JP 4562787A JP S63212285 A JPS63212285 A JP S63212285A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal synchronizing
- phase
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 8
- 101000869503 Homo sapiens SAC3 domain-containing protein 1 Proteins 0.000 abstract 1
- 102100032278 SAC3 domain-containing protein 1 Human genes 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 4
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ産業上の利用分野
本発明は、発振回路に関し、例えば時間軸補正装置ｆ（
ＴＢＣ）及びテレビジョンカメラ等の基準クロック信号
の発振回路に適用して好適なものである。
ＴＢＣ）及びテレビジョンカメラ等の基準クロック信号
の発振回路に適用して好適なものである。
Ｂ発明の概要
本発明は発振回路において、所定期間の間、位相比較に
用いる水平同期信号の水平同期パルスを除去することに
より、当該期間の間に生じる基準クロック信号のジッタ
を有効に回避するようにしたものである。
用いる水平同期信号の水平同期パルスを除去することに
より、当該期間の間に生じる基準クロック信号のジッタ
を有効に回避するようにしたものである。
Ｃ従来の技術
従来、時間軸補正装置においては、ＶＴＲ等から出力さ
れたビデオ信号を当該ビデオ信号に同期したタイミング
で順次ディジタル信号に変換した後、基準ビデオ信号に
同期したタイミングで順次読み出すことにより、入力さ
れたビデオ信号の時間軸変動を補正するようになされて
いる。
れたビデオ信号を当該ビデオ信号に同期したタイミング
で順次ディジタル信号に変換した後、基準ビデオ信号に
同期したタイミングで順次読み出すことにより、入力さ
れたビデオ信号の時間軸変動を補正するようになされて
いる。
このため時間軸補正装置においては、同期分離回路を用
いて基準ビデオ信号から水平同期信号を分離した後、当
該水平同期信号に基づいてディジタル情報を読み出すた
めの基準クロック信号を形成するようになされている。
いて基準ビデオ信号から水平同期信号を分離した後、当
該水平同期信号に基づいてディジタル情報を読み出すた
めの基準クロック信号を形成するようになされている。
すなわち第３図に示すように同期分離回路ｌにおいては
、基準ビデオ信号ＳＶｍｔｒをコンデンサ２を介して終
端抵抗３に受け、直流成分を除去した後、コンデンサ４
を介してダイオード５及びトランジスタ６で構成された
クランプ回路に受け、ペデスタルレベルが所定の直流レ
ベルになるようにクランプする。
、基準ビデオ信号ＳＶｍｔｒをコンデンサ２を介して終
端抵抗３に受け、直流成分を除去した後、コンデンサ４
を介してダイオード５及びトランジスタ６で構成された
クランプ回路に受け、ペデスタルレベルが所定の直流レ
ベルになるようにクランプする。
続いて、クランプされたビデオ信号を比較回路７に受け
、半固定抵抗８から出力される基準電圧ＶＩＥＦとの比
較出力を得ることにより、基準ビデオ信号ＳＶｍｔｒに
重畳された水平同期信号のタイミングに同期して立ち上
がり及び立ち下がる基準同期信号５１１ｍを得る。
、半固定抵抗８から出力される基準電圧ＶＩＥＦとの比
較出力を得ることにより、基準ビデオ信号ＳＶｍｔｒに
重畳された水平同期信号のタイミングに同期して立ち上
がり及び立ち下がる基準同期信号５１１ｍを得る。
さらに基準同期信号５ＮＩＩをＰ Ｌ Ｌ （ｐｈａｓ
ｅ １ｏｃｋａｄ １ｏｏｐ）発振回路の位相比較回路
に供給することにより、当該基準同期信号Ｓ□にロック
した例えばサブキャリヤ周波数の４倍の周波数１４．３
（ＭＨｚ〕の基準クロック信号を作成し、入力された
ビデオ信号のディジタル情報を当該基準クロック信号の
タイミングで順次読み出す。
ｅ １ｏｃｋａｄ １ｏｏｐ）発振回路の位相比較回路
に供給することにより、当該基準同期信号Ｓ□にロック
した例えばサブキャリヤ周波数の４倍の周波数１４．３
（ＭＨｚ〕の基準クロック信号を作成し、入力された
ビデオ信号のディジタル情報を当該基準クロック信号の
タイミングで順次読み出す。
従って読み出されたディジタル情報をアナログ信号に変
換して出力することにより、基準ビデオ信号に同期した
タイミングで、ＶＴＲのジッタ等によって生じた時間軸
の変動を補正することができる。
換して出力することにより、基準ビデオ信号に同期した
タイミングで、ＶＴＲのジッタ等によって生じた時間軸
の変動を補正することができる。
Ｄ発明が解決しようとする問題点
ところが、このように同期分＃回路を介して得られる基
準同期信号５Ｉｌｔ１に基準クロック信号をロックさせ
るようにすると、基準クロック信号の位相が変動する問
題があった。
準同期信号５Ｉｌｔ１に基準クロック信号をロックさせ
るようにすると、基準クロック信号の位相が変動する問
題があった。
すなわち、基準ビデオ信号Ｓｖ□、においては、垂直同
期期間の間と、それ以外の期間の間とで信号の平均値レ
ベルが変動する。
期期間の間と、それ以外の期間の間とで信号の平均値レ
ベルが変動する。
従ってクランプ回路に入力する基準ビデオ信号５Ｖａｃ
においては、ペデスタルレベルが当該垂直同期期間の立
上り及び立下りで急激に変動した後、コンデンサ２及び
抵抗３で決まる時定数で、徐々に所定の直流レベルに戻
る垂直同期信号に同期した波形歪（以下Ｖサグと呼ぶ）
が発生する。
においては、ペデスタルレベルが当該垂直同期期間の立
上り及び立下りで急激に変動した後、コンデンサ２及び
抵抗３で決まる時定数で、徐々に所定の直流レベルに戻
る垂直同期信号に同期した波形歪（以下Ｖサグと呼ぶ）
が発生する。
ところが、実際上クランプ回路において、ペデスタルレ
ベルが所定の直流レベルになるようにクランプしても、
■サグによるペデスタルレベルの変動を完全に補正する
ことは困難で、その結果、比較回路７を介して得られる
基準同期信号Ｓ０の立上り及び立下りのタイミングがＶ
サグが生じる期間の間だけ変動することを避は得ない問
題があった。
ベルが所定の直流レベルになるようにクランプしても、
■サグによるペデスタルレベルの変動を完全に補正する
ことは困難で、その結果、比較回路７を介して得られる
基準同期信号Ｓ０の立上り及び立下りのタイミングがＶ
サグが生じる期間の間だけ変動することを避は得ない問
題があった。
従って基準クロック信号の発振回路においては、基準同
期信号５Ｎ１１の立上り及び立下りのタイミングの変動
に伴って基準クロック信号の位相が変化し、その結果、
基準クロック信号にジッタが生じる問題があった。
期信号５Ｎ１１の立上り及び立下りのタイミングの変動
に伴って基準クロック信号の位相が変化し、その結果、
基準クロック信号にジッタが生じる問題があった。
このように、基準クロック信号にジッタが生じると、時
間軸補正装置から出力されるビデオ信号に基準クロック
信号のジッタが重畳される結果になる。
間軸補正装置から出力されるビデオ信号に基準クロック
信号のジッタが重畳される結果になる。
本発明は以上の点を考慮してなされたもので、基準ビデ
オ信号にロックし、ジッタの発生を未Ｖに防止した基準
クロック信号を得ることができる発振回路を提案しよう
とするものである。
オ信号にロックし、ジッタの発生を未Ｖに防止した基準
クロック信号を得ることができる発振回路を提案しよう
とするものである。
Ｅ問題点を解決するための手段
かかる問題点を解決するため本発明においては、同期分
離回路１１を介して得られる基準ビデオ信号Ｓｖ□、の
水平同期信号Ｓ０及び基準クロック信号Ｓ□の分周信号
Ｓ、の位相比較出力に基づいて、基準クロック信号Ｓ０
を基準ビデオ信号 ＳＶ ＩＩｆＦにロックするように
なされた発振回路ｌＯにおいて、所定期間ＴＩの間、位
相比較に用いる水平同期信号Ｓ、□の水平同期パルスを
除去するようにする。
離回路１１を介して得られる基準ビデオ信号Ｓｖ□、の
水平同期信号Ｓ０及び基準クロック信号Ｓ□の分周信号
Ｓ、の位相比較出力に基づいて、基準クロック信号Ｓ０
を基準ビデオ信号 ＳＶ ＩＩｆＦにロックするように
なされた発振回路ｌＯにおいて、所定期間ＴＩの間、位
相比較に用いる水平同期信号Ｓ、□の水平同期パルスを
除去するようにする。
Ｆ作用
所定期間Ｔ１の間、位相比較に用いる水平同期信号５Ｎ
ＩＩから水平同期パルスを除去することにより、当該期
間ＴＩの間、水平同期信号５Ｍ１ｌの位相の変動によっ
て生じる基準クロック信号５ＩＣＫのジッタを有効に回
避することができる。
ＩＩから水平同期パルスを除去することにより、当該期
間ＴＩの間、水平同期信号５Ｍ１ｌの位相の変動によっ
て生じる基準クロック信号５ＩＣＫのジッタを有効に回
避することができる。
Ｇ実施例
以下図面において、本発明の一実施例を詳述する。
第１図において、１０は全体として発振回路を示し、基
準ビデオ信号ＳＶ□、を同期分離回路ｌｌに受ける。
準ビデオ信号ＳＶ□、を同期分離回路ｌｌに受ける。
同期分離回路１１は、第２図に示すように、基準ビデオ
信号ＳＶ＊ｔｖ （第２図（Ａ））に基づいて、水平
同期信号５ＮＩＩ（第２図（Ｂ））及び垂直同期信号５
ｖｎ（第２図（Ｃ））をそれぞれゲート回路１２及びモ
ノマルチ回路１３に出力する。
信号ＳＶ＊ｔｖ （第２図（Ａ））に基づいて、水平
同期信号５ＮＩＩ（第２図（Ｂ））及び垂直同期信号５
ｖｎ（第２図（Ｃ））をそれぞれゲート回路１２及びモ
ノマルチ回路１３に出力する。
従ってゲート回路１２には、基準ビデオ信号ＳＶ□７の
平均値レベルの変動に伴って、■サグが生じる期間の間
だけ立上り及び立下りのタイミングが変動する水平同期
信号５）ＩＩ＋が入力される。
平均値レベルの変動に伴って、■サグが生じる期間の間
だけ立上り及び立下りのタイミングが変動する水平同期
信号５）ＩＩ＋が入力される。
これに対してモノマルチ回路１３は、垂直同期信号Ｓｖ
Ｄに基づいて、当該垂直同期信号ＳＶＯの立下りの時点
ｔ、で立ち下がった後、所定期間Ｔ１の間（すなわち基
準ビデオ信号ＳＶ□２の平均値レベルの変動に伴って、
水平同期信号Ｓ６゜の立上り及び立下りのタイミングが
変動する期間で、実際上、水平走査期間Ｔ。に対して期
間２０ＴＮｌｌ〜３０Ｔｏの間）、論理レベルが論理ｒ
ＬＪを維持するゲートパルス信号Ｓ６．（第２図（Ｄ）
）を形成する。
Ｄに基づいて、当該垂直同期信号ＳＶＯの立下りの時点
ｔ、で立ち下がった後、所定期間Ｔ１の間（すなわち基
準ビデオ信号ＳＶ□２の平均値レベルの変動に伴って、
水平同期信号Ｓ６゜の立上り及び立下りのタイミングが
変動する期間で、実際上、水平走査期間Ｔ。に対して期
間２０ＴＮｌｌ〜３０Ｔｏの間）、論理レベルが論理ｒ
ＬＪを維持するゲートパルス信号Ｓ６．（第２図（Ｄ）
）を形成する。
ゲート回路１２は、ゲートパルス信号ＳＧＰ及び水平同
期信号ＳＯＤを受けると共に出力信号を位相比較回路１
４、電圧制御発振回路１５及び分周回路１６で構成され
るＰＬＬ発振回路の位相比較用の基準信号として出力す
る。
期信号ＳＯＤを受けると共に出力信号を位相比較回路１
４、電圧制御発振回路１５及び分周回路１６で構成され
るＰＬＬ発振回路の位相比較用の基準信号として出力す
る。
従って、水平同期信号ＳＭ−の立上り及び立下りのタイ
ミングが変動する期間の間だけ論理レベルが論理ｒＬＪ
になるゲートパルス信号ｓｅｐによってゲート回路１２
をゲートすることにより、当該期間の間だけ水平同期パ
ルスのない水平同期信号Ｓ工。、を得ることができる。
ミングが変動する期間の間だけ論理レベルが論理ｒＬＪ
になるゲートパルス信号ｓｅｐによってゲート回路１２
をゲートすることにより、当該期間の間だけ水平同期パ
ルスのない水平同期信号Ｓ工。、を得ることができる。
かくして水平同期信号ＳＨＯから位相が変動した水平同
期パルスを除去することにより、位相変動を有効に回避
した水平同期信号ＳＭＤＩを得ることができる。
期パルスを除去することにより、位相変動を有効に回避
した水平同期信号ＳＭＤＩを得ることができる。
その結果当該水平同期信号Ｓ工、を位相比較用の基準信
号として用いて、分周回路１６の分周出力信号Ｓゎと位
相比較することにより、水平同期信号５ｌｌｔｌにロッ
クしたジッタのない基準クロック信号５ＣＩｌを得るこ
とができる。
号として用いて、分周回路１６の分周出力信号Ｓゎと位
相比較することにより、水平同期信号５ｌｌｔｌにロッ
クしたジッタのない基準クロック信号５ＣＩｌを得るこ
とができる。
以上の構成によれば、位相が変動した水平同期パルスを
水平同期信号５１４１）から除去して得られる水平同期
信号ＳＭＤＩを、位相比較用の基準信号として用いるこ
とにより、水平同期信号５Ｎｔｌｌにロックしたジッタ
のない基準クロック信号ＳＣＫを得ることができる。
水平同期信号５１４１）から除去して得られる水平同期
信号ＳＭＤＩを、位相比較用の基準信号として用いるこ
とにより、水平同期信号５Ｎｔｌｌにロックしたジッタ
のない基準クロック信号ＳＣＫを得ることができる。
従って時間軸補正装置においては、ジッタのないビデオ
信号を得ることができる。
信号を得ることができる。
なお上述の実施例においては、期間２０Ｔｎｅ〜３０Ｔ
ＨＤの間、位相比較回路に水平同期パルスが入力しない
ようにした場合について述べたが、水平同期パルスの出
力を停止する期間はこれに限らず、要は実際上基準クロ
ック信号ＳＣＫがジッタを生じない範囲を設定すれば良
い。
ＨＤの間、位相比較回路に水平同期パルスが入力しない
ようにした場合について述べたが、水平同期パルスの出
力を停止する期間はこれに限らず、要は実際上基準クロ
ック信号ＳＣＫがジッタを生じない範囲を設定すれば良
い。
また上述の実施例においては、モノマルチ回路及びゲー
ト回路を用いて位相比較に用いる水平同期パルスを所定
期間の間除去する場合について述べたが、水平同期パル
スの除去方法はこれに限らず、広く適用することができ
る。
ト回路を用いて位相比較に用いる水平同期パルスを所定
期間の間除去する場合について述べたが、水平同期パル
スの除去方法はこれに限らず、広く適用することができ
る。
また上述の実施例においては、本発明を時間軸補正装置
に適用した場合について述べたが、本発明はこれに限ら
ず、例えば基準ビデオ信号に基づいて被写体を盪像する
ようになされたテレビジョンカメラ等の基準クロック信
号の発振回路に広く適用することができる。
に適用した場合について述べたが、本発明はこれに限ら
ず、例えば基準ビデオ信号に基づいて被写体を盪像する
ようになされたテレビジョンカメラ等の基準クロック信
号の発振回路に広く適用することができる。
Ｈ発明の効果
以上のように本発明によれば、所定期間の間、位相比較
に用いる水平同期信号から水平同期パルスを除去するこ
とにより、ジッタの発生を有効に回避した基準クロック
信号を得ることができる。
に用いる水平同期信号から水平同期パルスを除去するこ
とにより、ジッタの発生を有効に回避した基準クロック
信号を得ることができる。
第１図は本発明の一実施例による発振回路を示すブロッ
ク図、第２図はその動作の説明に供する信号波形図、第
３図は同期分離回路を示す接続図である。 １＝ｉｌ・・・・・・同期分離回路、２．４・・・・・
・コンデンサ、３・・・・・・抵抗、５・・・・・・ダ
イオード、１０・・・・・・発振回路、１２・・・・・
・ゲート回路、１３・・・・・・モノマルチ回路、１４
・・・・・・位相比較回路、１５・・・・・・電圧制御
発振回路、１６・・・・・・分周回路。
ク図、第２図はその動作の説明に供する信号波形図、第
３図は同期分離回路を示す接続図である。 １＝ｉｌ・・・・・・同期分離回路、２．４・・・・・
・コンデンサ、３・・・・・・抵抗、５・・・・・・ダ
イオード、１０・・・・・・発振回路、１２・・・・・
・ゲート回路、１３・・・・・・モノマルチ回路、１４
・・・・・・位相比較回路、１５・・・・・・電圧制御
発振回路、１６・・・・・・分周回路。
Claims (1)
- 【特許請求の範囲】 同期分離回路を介して得られる基準ビデオ信号の水平同
期信号及び基準クロック信号の分周信号の位相比較出力
に基づいて、上記基準クロック信号を上記基準ビデオ信
号にロックするようになされた発振回路において、 所定期間の間、位相比較に用いる上記水平同期信号の水
平同期パルスを除去するようにしたことを特徴とする発
振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62045627A JPS63212285A (ja) | 1987-02-28 | 1987-02-28 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62045627A JPS63212285A (ja) | 1987-02-28 | 1987-02-28 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63212285A true JPS63212285A (ja) | 1988-09-05 |
Family
ID=12724605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62045627A Pending JPS63212285A (ja) | 1987-02-28 | 1987-02-28 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63212285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0447210A2 (en) * | 1990-03-13 | 1991-09-18 | Sharp Kabushiki Kaisha | Carrier reset FM modulator and method of frequency modulating video signals |
-
1987
- 1987-02-28 JP JP62045627A patent/JPS63212285A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0447210A2 (en) * | 1990-03-13 | 1991-09-18 | Sharp Kabushiki Kaisha | Carrier reset FM modulator and method of frequency modulating video signals |
| US5157359A (en) * | 1990-03-13 | 1992-10-20 | Sharp Kabushiki Kaisha | Carrier reset fm modulator and method of frequency modulating video signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0303494B1 (en) | Clock signal generation system | |
| US4214262A (en) | Digital apparatus for correcting a time-base error in a television video signal | |
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| US5150201A (en) | Digital television-signal-processing circuit with orthogonal output clock | |
| KR100214770B1 (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| US4166250A (en) | Synchronizing signal processing circuit | |
| US4841379A (en) | Time-base error correction apparatus for video tape or disk player | |
| JPS63212285A (ja) | 発振回路 | |
| US5208672A (en) | Horizontal synchronizing signal generating circuit | |
| US5206768A (en) | Method and apparatus for writing video signal in memory | |
| JP3070053B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH01157618A (ja) | 複合映像信号のアナログ−ディジタル変換装置 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPS6156585A (ja) | 時間軸補正装置のクロツク発生回路 | |
| JPS602710Y2 (ja) | 自動位相制御装置 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| KR940006717Y1 (ko) | Vtr영상신호 기입, 독취회로 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPS6139785A (ja) | 位相同期ル−プ回路 | |
| JP2508863B2 (ja) | ペデスタルクランプ回路 | |
| JPH04207865A (ja) | 同期信号発生回路 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPS6161755B2 (ja) |