KR100231501B1 - 크로마 신호 처리 장치 - Google Patents
크로마 신호 처리 장치 Download PDFInfo
- Publication number
- KR100231501B1 KR100231501B1 KR1019960035345A KR19960035345A KR100231501B1 KR 100231501 B1 KR100231501 B1 KR 100231501B1 KR 1019960035345 A KR1019960035345 A KR 1019960035345A KR 19960035345 A KR19960035345 A KR 19960035345A KR 100231501 B1 KR100231501 B1 KR 100231501B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit
- chroma signal
- secam
- voltage
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 55
- 238000000034 method Methods 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/16—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system the chrominance signal alternating in phase, e.g. PAL-system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/18—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous and sequential signals, e.g. SECAM-system
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하는 크로마 신호 처리 장치에서, SECAM 크로마 신호 처리 회로내의 VCO 의 중심 주파수를 자동 조정하는 크로마 신호 처리 장치를 제공한다.
이 크로마 신호 처리 장치는 중심 주파수가 SECAM 방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수 사이에 설정되는 상기 VCO 를 갖고 상기 SECAM 크로마 신호를 FM 복조하는 PLL형 검과 회로, 상기 PLL형 검과 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호 처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단, 상기 제1기준 주파수 신호의 선택시, 상기 PLL 형 검파 회로의 출력 신호를 보유하는 제1보유 수단, 상기 제2기준 주파수 신호의 선택시, 상기 PLL 검파 회로의 출력 신호를 보유하는 제2보유 수단, 및 상기 제1 및 제2보유 수단의 2개의 출력 전압을 연결하는 직선상에 위치하는 전압을 인출하는 전압 발생 회로를 포함하며, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정한다.
Description
본 발명은 SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하는 크로마 신호 처리 장치에 관한 것으로, 특히 SECAM 크로마 신호 처리 회로내의 VCO 의 중심 주파수를 자동 조정하는 크로마 신호 처리 장치에 관한 것이다.
SECAM 크로마 신호는 B-Y 신호와 B-Y 신호가 FM 변조되어 선순차로 보내지고, 그 캐리어 주파수도 4.25 MHz(B-Y) 와 4.406 MHz(R-Y)로 다르게 되어있다. 그래서, 종래는 PLL형 검파기의 VCO의 중심 주파수를 4.33 MHz(4.25 MHz와 4.406 MHz의 중간)로 수동으로 조정하여, 크로마 신호의 검파를 실행하고 있었다.
제2도는 그와 같은 SECAM 크로마 신호 처리 회로를 도시한 것으로, 벨 필터(1)에 의해 추출된 SECAM 크로마 신호는 리미터 엠프(2)에서 진폭 제한된 후, PLL 검파기(3)에 인가된다.
위상 비교기(4)는 리미터 엠프(2)의 출력 신호와 VCO(5)의 출력 신호의 곱셈을 실행한다. 그 곱셈 결과는 불요 성분이 제1 LPF(6)에서 제거된 후, VCO(5)로 귀환된다.
그렇기 때문에, VCO(5)는 외부에서 도래하는 SECAM 크로마 신호에 동기한다. 여기서, VCO(5)의 중심 주파수는 4.33MHz로 되도록 가변 저항 (7)이 조정된다.
이를 위해, 제1 LPF(6)의 출력단에는 FM복조된 SECAM 크로마 신호가 나타나고, 제2 LPF(8)에서 다시 불요 성분이 제거되어, 출력 단자(9)에서 도출된다.
그러나, 제2도의 SECAM 크로마 신호 처리 회로에서는 수동 조정을 필요로 하므로, 조정에 시간이 걸린다고 하는 문제를 갖는다. 또한, SECAM 크로마 신호는 B-Y 신호와 R-Y 신호의 캐리어 주파수가 4.25 MHz(B-Y)와 4.406 MHz(R-Y)로 다르다. 그러면, 그 복조 출력 신호가 제5도에 도시한 바와 같이, 1H(H는 1수평 동기 신호 기간)마다 레벨 변동을 일으키듯이 발생하여 버린다. 이 레벨 변동을 보정하는데는 B-Y 신호와 R-Y 신호를 같은 레벨로 클램프하면 좋다. 그 신호를 클램프하는데는 키드 클램프가 최적이다. 이 키드 기간으로서는 신호가 존재하지 않는 기간(예를 들면, BGB 기간)이 이용되지만, 이 기간에는 일반적으로 노이즈가 발생하기 쉽다. 그래서, 노이즈가 혼입하고 있으면, 그 노이즈에 응답하여 클램프 레벨이 흔들려 버린다고 하는 문제가 있다.
이 때문에, 단순히 B-Y 신호와 R-Y 신호를 같은 레벨로 보정할 수 있는 방법이 희구되고 있었다.
본발명은 상술한 점을 감안하여 이루어진 것으로, SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하고, 상기 SECAM 크로마 신호 처리 회로내의 VCO 의 중심 주파수를 조정하는 크로마 신호 처리 장치에 있어서, 중심 주파수가 SECAM방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수 사이에 설정되는 상기 VCO를 갖고, 상기 SECAM 크로마 신호를 FM 복조하는 PLL형 검파 회로와, 그 PLL형 검파 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호 처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단과, 상기 제1기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제1보유 수단과, 상기 제2기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제2보유 수단과, 상기 제1 및 제2보유 수단의 2개의 출력 전압을 연결하는 직성상에 위치하는 전압을 인출하는 전압 발생 회로를 구비하고, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정하는 것을 특징으로 한다.
제1도는 본 발명의 크로마 신호 처리 장치를 도시한 블럭도.
제2도는 종래 크로마 신호 처리 장치를 도시한 블럭도.
제3도는 본 발명의 크로마 신호 처리 장치의 특성 설명을 위한 특성도.
제4도는 제1도의 PAL 크로마 신호 처리 회로(10)의 구체예를 도시한 블럭도.
제5도는 종래 동작 설명도.
제6도는 본 발명의 다른 실시예를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
10 ; PAL 크로마 신호 처리 회로 11 ; SECAM 크로마 신호 처리 회로
12 ; PLL형 검파 회로 13 ; VCO
14 ; 위상 비교기 15 ; LPF
16 ; V/I 변환기 17 ; 전류 가산기
18,19 ; 스위치 20 ; 제1보유수단
21 ; 제2보유수단 22 ; 분압 회로
23 ; V/I 변환기 24 ; 제1비교기
25 ; 콘덴서 26 ; 제2비교기
27 ; 기준 전원 150 ; 제1 차동 증폭기
151 ; 제2차동 증폭기
제1도는 본 발명의 크로마 신호 처리 장치를 도시한 것으로, 참조 번호(10)은 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로, 참조 번호(11)은 SECAM 크로마 신호 처리 회로를 나타내고, 제1도의 상기 PAL 크로마 신호 처리 회로(10) 이외의 블럭, (12)는 중심 주파수가 SECAM 방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수 사이에 설정되는 VCO(13), 위상 비교기(14), LPF(15), V/I(전압 전류 변환) 변환기(16), 전류 가산기(17)를 갖고, SECAM 크로마 신호를 FM 복조하는 PLL형 검파 회로, 참조 번호(18)은 PAL 크로마 신호 처리 회로(10)내의 4.43MHz 및 4.0MHz의 일정 주파수 신호를 선택적으로 출력하는 스위치, 참조 번호(19)은 PLL형 검파 회로(12)에 SECAM 크로마 신호 또는 상기 스위치(18)에서의 신호를 선택적으로 인가하는 스위치, 참조 번호(20)은 4.0MHz 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제1보유 수단, 참조 번호(21)은 4.43 MHz 신호 선택시, 상기 PLL형 검파 회로(12)의 출력 신호를 보유하는 제2 보유 수단, 참조 번호(22)는 상기 제1 및 제2보유 수단(20,21)의 2개의 출력 전압을 연결하는 직선상에 위치하는 전압을 인출하는 수단으로서 동작하는 분압 회로, 참조 번호(23)은 분압 회로(22)의 출력 전압을 전류 변환하는 V/I(전압 전률 변환) 변환기, 참조 번호(24)는 PLL형 검파 회로(12)의 검파 출력 전압과 분압 회로(22)의 출력 전압의 차 전압을 ID 기간 수출하는 제1비교기, 참조 번호(25)는 제1비교기(24)의 출력 신호를 직류 전압으로 변환하는 콘덴서, 참조 번호(26)은 콘덴서(25)의 출력 전압과 기준 전압원(27)의 기준 전압을 비교하여 B-Y 신호와 R-Y 신호의 식별을 실행하는 제2비교기이다.
먼저, 통상적으로 SECAM 크로마 신호를 복조하고 있는 경우에 대하여 설명한다.
스위치(19)는 도시한 바와 같이 a측으로 전환된다. 리미터 엠프(2)에서의 SECAM 크로마 신호를 PLL형 검파 회로(12)에서 FM 복조된다. 여기서 VCO(13)는 후술하는 방식으로 정확히 4.33MHz로 되도록 자동 조정되므로, 출력 단자(28)에서 검파 출력이 얻어진다.
다음에, VCO(13)의 자동 조정에 대하여 설명한다. VCO(13)의 자동 조정은 SECAM 크로마 신호가 도래하지 않는 기간을 이용하여 실행한다.
예를 들면, 수직 블랭킹 기간을 이용한다. 수직 블랭킹 기간에는 스위치(19)를 b측으로 전환한다. 그리고, PAL 크로마 신호 처리 회로(10)의 단자(29)에서 얻어지는 4.0MHz의 일정 주파수의 신호와 단자(30)에서 얻어지는 4.43MHz의 일정 주파수의 신호를 상기 기간중, 스위치(18)에서 발생시킨다. 상기 2개의 일정 주파수의 신호는 연속해서 발생한다.
지금, 스위치(18)가 도시한 바와 같이 a측으로 전환되어 있다고 하면, 4.0MHz의 일정 주파수의 신호가 PLL형 검파 회로(12)에 인가된다. 그러면, 4.0MHz의 주파수에 따른 전압이 출력 단자(28)에서 얻어진다.
이때, 제1 및 제2보유 수단(20,21)의 스위치(31,32)는 스위치(18,19)를 전환한 신호에 동기한 신호로 전환된다. 이 경우에는 스위치(31)가 닫히고, 스위치(32)가 열린다. 그러면, 제1보유 수단(20)의 콘덴서(33)에 검파 신호가 충전된다. 그 충전 전압은 VCO(13)의 4.0MHz 주파수에 정확히 대응되는 전압이 된다. 예를 들면, 제3도에 도시한 1.0V의 전압으로 된다.
다음에, 스위치(18)가 도시한 것과 반대로 b측으로 전환되어 있다고 하면, 4.43 MHz의 일정 주파수의 신호가 PLL형 검파 회로(12)에 인가된다. 그러면, 4.43 MHz의 주파수에 대응된 전압이 출력 단자(28)에서 얻어진다. 이 경우에는 스위치(31)를 열고, 스위치(32)를 닫는다. 그러면, 제2보유 수단(21)의 콘덴서(34)에 검파 신호가 충전된다. 그 충전 전압은 VCO(13)의 4.43MHz의 주파수에 정확히 대응되는 전압이 된다. 예를 들면, 제3도에 도시한 5.0V의 전압이 된다.
이 때문에, 분압 회로(22)의 양단에는 VCO(13)의 실제 제어 전압을 나타내는 전압이 인가된다. 그리고, PLL형 검파 회로(12)의 검파 출력으로서 직선성이 좋은 영역을 사용한다. 그러면, VCO(13)의 제어 전압과 발진 주파수 사이에는 제3도의 직선으로 나타낸 1 ; 1의 관계가 생긴다.
즉, 어느 주파수를 얻고 싶은 경우에 인가하면 좋은 제어 전압의 값을 정확히 알 수 있다. 예를 들면, VCO(13)의 중심 주파수를 4.33 MHz로 설정 하였으면, 4.1V를 분압 회로에서 얻도록 하면 좋다. V/I 변환기(23)의 기준 전압은 VCO(13)의 중심 주파수에 대응하여 설정된다. V/I 변환기(23)에서 전류 변환된 신호는 전류 가산기(17)에서 V/I 변환기(16)의 출력 전류와 가산되어 VCO(13)에 인가되고, VCO(13)의 중심 주파수를 4.33 MHz로 제어한다.
이 동작은 수직 블랭킹 주기로 정기적으로 실행되어, VCO(13)의 중심 주파수를 자동적으로 일정하게 보유한다.
분압 회로(22)의 출력 전압은 VCO(13)의 중심 주파수를 정확히 나타내므로, B-Y 신호와 R-Y 신호의 식별에도 이용할 수 있다. 제1 비교기(24)는 PLL형 검파 회로(12)의 감파 출력 전압과 분압 회로(22)의 출력 전압의 차 전압을 ID 기간 추출한다. ID 기간이란 NTSC의 버스트 게이트 기간에 상당하고, 무채색 기간이다. B-Y 신호시에는 4.25 MHz가, R-Y 신호시에는 4.406 MHz가 발생한다.
지금, B-Y 신호가 도래하고 있다고 하면, PLL형 검파 회로(12)에서 제3도의
3.3V가 발생하여, 제1비교기(24)에 인가되다. 그러면, 제1비교기(24)에서「L」레벨의 출력 신호가 발생한다.
또한, R-Y 신호가 도래하고 있다고 하면 PLL형 검파회로(12)에서 제3도의 4.6V가 발생하여, 제1비교기(24)에 인가된다. 그러면, 제1비교기(24)에서 「H」레벨의 출력 신호가 발생한다. 그래서, 기준 전원(27)의 기준 전압을 「L」과 「H」의 중간값으로 선택하면 제2비교기(26)의 출력단에서 B-Y 신호와 R-Y 신호의 식별 출력이 얻어진다.
제4도는 제1도의 PAL 크로마 신호처리 회로(10)의 구체예를 도시한 것으로, 입력 단자(50)에는 PAL 크로마 신호가 인가된다. 동기 검파기(51)는 B-Y 신호와 R-Y 신호를 PLL을 이용하여 동기 검파한다. 이 동기 검파에 즈음하여, 4.43 MHz 의 발진자(52)를 필요로 한다. 발진자(52)가 존재하면 4.43 MHz로 발진하는 신호를 용이하게 단자(53)에서 얻는다.
동기 검파기(51)에서의 B-Y 신호와 R-Y 신호는 각각 1H(1수평 기간) 지연 회로(54,55)에 인가된다. 지연된 신호와 되어 있지 않는 신호의 계 4개의 신호가 처리 회로(56)에 인가되어, 단자(57 내지 59)에 3개의 색차 신호가 얻어진다.
여기서, 지연 회로(54, 55)에는 CCD가 사용되고, 그 크로마 신호로서, 4 MHz 의 신호가 이용되고 있다. 그 4MHz의 신호는 단자(60)에서의 수평 동기 신호 fH에 로크하는 PLL회로(61)에 의해 작성되어 있다. 이 신호도 연속해서 일정 주파수로 보유되어, 기준 신호로서 이용할 수 있다.
또한, 이 외에도, TV 수상기의 선국용 마이크로컴퓨터에도 4MHz의 발진자가 사용되고 있어, 이것을 사용하여도 좋다.
제6도은 본 발명의 다른 실시예이다.
제6도은 SECAM 크로마 신호의 B-Y 신호와 R-Y 신호의 직류 레벨차를 제거하는 것을 목적으로 한다. 제6도에 있어서, 제1도와 동일 회로 소자에 대해서는 동일 부호를 붙인다.
참조 번호를 (150)은 PLL형 검파 회로(12)의 검파 출력 전압과 분압 회로(100)의 출력 전압 A가 인가되고, 그 2개의 입력되는 신호의 직류 성분이 상쇄되는 제1차동 증폭기, 참조번호(151)은 PLL형 검파회로(12)의 검파 출력 전압과 분압 회로(100)의 출력 전압 B가 인가되고, 그 2개의 입력되는 신호의 직류 성분이 상쇄되는 제2차동 증폭기이다.
제6도에서는 분압 회로(100)에서 출력 전압을 얻도록 하여 제1차동 증폭기(150), 제2차동 증폭기(151)이에 단자(101, 102)에 인가한다. 또한, 상기 2개의 직류 전압은분압 회로(22)에서 얻도록 하여도 좋다.
제1차동 증폭기(150)는 제6도에 도시한 바와 같이 트랜지스터(103), (104), 정전류원(105), 및 저항(106, 107)로 구성되어 있다.
트랜지스터(103)의 베이스에는 B-Y 신호가 직류 전압과 함께 인가된다. 여기서, 직류 전압이라는 것은 캐리어 주파수에서의 출력 전압이다. 또한, 트랜지스터(104)의 베이에는 B-Y 신호의 직류 전압이 인가되므로, 제1차동 증폭기(150)는 2개의 DC 전압을 상쇄하게 된다. 그리고, 출력 단자(108)에는 정전류원(105)과 저항(106)에 의해 정해지는 DC전압에 중첩된 B-Y 신호가 얻어진다. 제1차동 증폭기(150)와 제2차동 증폭기(151)는 동일 회로 구성이다.
마찬가지로 하여, 제2차동 증폭기(151)의 출력 단자(109)에도출력 단자(108)에서 얻어지는 DC전압과 같은 DC전압으로 중첩된 R-Y 신호가 얻어진다. 따라서, 제6도의 회로에 의하면, VCO(13)의 중심 주파수를 자동 조정함과 동시에 B-Y 신호와 R-Y 신호의 직류 레빌을 정전류원(105)과 저항(106)에 의해 정해지는 DC전압으로 용이하게 맞출 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, SECAM 크로마 신호 처리 회로내의 VCO의 중심 주파수를 자동 조정하는 크로마 신호 처리 장치를 제공할 수 있다.
또한, 본 발명에 의하면, B-Y 신호와 R-Y 신호의 정확한 식별 출력을 얻을 수 있다.
또한, 본 발명에 의해 얻어지는 VCO의 제어 전압은 절대값은 온도 등에 의해 변동하지만 상대값은 항상 일정하므로, 실질적으로 정확한 레벨 비교가 가능하게 된다.
또한, 본 발명에 의하면, B-Y 신호와 R-Y 신호의 직류 레빌을 용이하게 맞출 수 있다.
또한, 본 발명에 의해 얻어지는 VCO의 제어 전압은 절대값은 온도 등에 의해 변동하지만, 상대값은 항상 일정하므로, 실질적으로 정확한 레벨 일치가 가능하게 된다.
Claims (4)
- SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하며, 상기 SECAM 크로마 신호 처리 회로내의 VCO의 중심 주파수를 조정하는 크로마 신호처리 장치에 있어서, 아직심 주파수가 SECAM 방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수와의 사이에 설정되는 상기 VCO를 갖고 상기 SECAM 크로마 신호를 FM복조하는 PLL형 검파 회로 ; 상기 PLL형 검파 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단 ; 상기 제1기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제1보유 수단 ; 상기 제2기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제2보유 수단 ; 및 상기 제1 및 제2보유 수단의 2개의 출력 전압을 연결하는 직선상에 위치하는 전압을 인출하는 전압 발생 회로를 구비하며, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정하는 것을 특징으로 하는 크로마 신호 처리 장치.
- SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하며, 상기 SECAM크로마 신호 처리 회로내의 VCO의 중심 주파수를 조정하는 크로마 신호처리 장치에 있어서, 중심 주파수가 SECAM방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수와의 사이에 설정되는 상기 VCO를 갖고 상기 SECAM 크로마 신호를 FM복조하는 PLL형 검파 회로 ; 상기 PLL형 검파 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단 ; 상기 제1기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제1보유 수단 ; 상기 제2기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제2보유 수단 ; 상기 제1 및 제2보유 수단의 2개의 출력 전압을 연결하는 직선상에 위치하는 전압을 인출하는 전압 발생 회로 ; 상기 전압 발생 회로의 출력 신호와 상기 PLL형 검파 회로의 출력 신호를 소정 기간 레벨 비교하는 제1비교기 ; 및 상기 제1비교기의 출력 전압과 기준 전압을 레벨 비교하는 제2비교기를 구비하며, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정함과 동시에 상기 제2비교기에 의해 B-Y 신호와 R-Y 신호의 식별 출력을 얻도록한 것을 특징으로 하는 크로마 신호 처리 장치.
- SECAM 크로마 신호를 처리하는 SECAM안 되므로 마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하며, 상기 SECAM 크로마 신호 처리 회로내의 VCO의 중심주파수를 조정하는 크로마 신호 처리 장치에 있어서, 중심 주파수가 SECAM 방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수와의 사이에 설정되는 상기 VCO를 갖고 상기 SECAM 크로마 신호를 FM복조하는 PLL형 검파 회로 ; 상기 PLL형 검파 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호 처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단 ; 상기 제1기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제1보유 수단 ; 상기 제2기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제2보유 수단 ; 상기 제1 및 제2보유 수단의 2개의 출력 전압을 연결하는 직선상에 위치하는 전압을 인출하는 전압 발생 회로 ; 상기 PLL형 검파 회로의 B-Y 신호 검파 출력 신호와 상기 B-Y 신호 검파출력 신호의 직류 전압을 나타내는 상기 전압 발생 회로의 출력 신호가 인가되고 상기 2개의 입력되는 신호의 직류 성분이 상쇄되는 제1차동 증폭기 ; 및 상기 PLL형 검파 회로의 R-Y 신호 검파 출력 신호와 상기 R-Y 신호 검파 출력 신호의 직류 전압을 나타내는 상기 전압 발생 회로의 출력 신호가 인가되고 상기 2개의 입력되는 신호의 직류 성분이 상쇄되는 제2차동 증폭시를 구비하며, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정함과 동시에 상기 제1차동 증폭기에서 B-Y 신호를, 상기 제2차동 증폭기에서 R-Y 신호를 얻도록 한 것을 특징으로 하는 크로마 신호 처리 장치.
- SECAM 크로마 신호를 처리하는 SECAM 크로마 신호 처리 회로와 PAL 크로마 신호를 처리하는 PAL 크로마 신호 처리 회로를 구비하며, 상기 SECAM 크로마 신호 처리 회로내의 VCO의 중심 주파수를 조정하는 크로마 신호 처리 장치에 있어서, 중심 주파수가 SECAM방식의 B-Y 신호의 캐리어 주파수와 R-Y 신호의 캐리어 주파수와의 사이에 설정되는 상기 VCO를 갖고 상기 SECAM 크로마 신호를 FM 복조하는 PLL형 검파 회로 ; 상기 PLL형 검파 회로에 SECAM 크로마 신호 또는 상기 PAL 크로마 신호 처리 회로내의 제1 및 제2기준 주파수 신호를 선택적으로 인가하는 선택 수단 ; 상기 제1기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를보유하는 제1보유 수단 ; 상기 제2기준 주파수 신호의 선택시, 상기 PLL형 검파 회로의 출력 신호를 보유하는 제2보유 수단 ; 상기 제1 및 제2보유 수단의 2개의 출력 수단의 2개의 출력 전압을 저항에 의해 분압한 복수의 전압을 인출하는 전압 발생 회로 ; 상기 PLL형 검파 회로의 B-Y 신호 검파 출력 신호와 상기 B-Y 신호 검파 출력 신호의 직류 전압을 나타내는 상기 전압 발생 회로의 출력 신호가 인가되고 상기 2개의 입력되는 신호의 직류 성분이 상쇄되는 제2차동 증폭시 ; 및 상기 PLL형 검파 회로의 R-Y 신호 검파 출력 신호와 상기 R-Y 신호 검파 출력 신호의 직류 전압을 나타내는 상기 전압 발생 회로의 출력 신호가 인가되고 상기 2개의 입력되는 신호의 직류 성분이 상쇄되는 제1차동 증폭기 구비하며, 상기 전압 발생 회로의 출력 신호에 따라 상기 VCO의 중심 주파수를 조정함과 동시에 상기 제1차동 증폭기에서 B-Y 신호를, 상기 제2차동 증폭기에서 R-Y 신호를 얻도록 한 것을 특징으로 하는 크로마 신호 처리 장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-217791 | 1995-08-25 | ||
| JP07217791A JP3118395B2 (ja) | 1995-08-25 | 1995-08-25 | クロマ信号処理装置 |
| JP95-246356 | 1995-09-25 | ||
| JP07246356A JP3133658B2 (ja) | 1995-09-25 | 1995-09-25 | クロマ信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970014414A KR970014414A (ko) | 1997-03-29 |
| KR100231501B1 true KR100231501B1 (ko) | 1999-11-15 |
Family
ID=26522211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960035345A KR100231501B1 (ko) | 1995-08-25 | 1996-08-24 | 크로마 신호 처리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100231501B1 (ko) |
| CN (1) | CN1147163C (ko) |
-
1996
- 1996-08-23 CN CNB961224096A patent/CN1147163C/zh not_active Expired - Fee Related
- 1996-08-24 KR KR1019960035345A patent/KR100231501B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970014414A (ko) | 1997-03-29 |
| CN1147163C (zh) | 2004-04-21 |
| CN1155817A (zh) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243412A (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
| US4183050A (en) | Clamping circuit for color television signals | |
| US6538702B1 (en) | Digital color signal reproducing circuit | |
| EP0145224B1 (en) | Stabilized color television subcarrier regenerator circuit and method | |
| KR100231501B1 (ko) | 크로마 신호 처리 장치 | |
| JP3118395B2 (ja) | クロマ信号処理装置 | |
| US4287530A (en) | Demodulator system including a tunable discriminator suitable for use in a secam television receiver | |
| FI63144B (fi) | Televisionsmottagare med en sykron detektorkrets och en frekvensavvikningsdetektorkrets | |
| JP3133658B2 (ja) | クロマ信号処理装置 | |
| US5122865A (en) | Chroma key signal generator for a video editing apparatus | |
| KR100406451B1 (ko) | 신호처리회로 | |
| US2841642A (en) | Switching circuit for a color-television receiver | |
| EP0160531A2 (en) | Demodulator circuits for amplitude-modulated signals | |
| US4486782A (en) | Frequency stabilization of a VCO FM modulator | |
| US5343255A (en) | Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit | |
| JP2823291B2 (ja) | Ｓｅｃａｍ方式ライン識別回路 | |
| KR100239600B1 (ko) | 색 신호 복조 회로 | |
| JP2947573B2 (ja) | 復調装置 | |
| US5101265A (en) | Secam color signal processing device | |
| JP2885441B2 (ja) | 色信号処理装置 | |
| KR910005363Y1 (ko) | 크로마 키이신호 발생기 | |
| JPH01168179A (ja) | 線順次搬送色信号の復調器 | |
| GB2085691A (en) | Demodulation circuit for producing a line-sequential signal from a frequency-modulated colour information signal | |
| JPS6080385A (ja) | Ａｐｃ回路 | |
| JPH0141062B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110728 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |