KR20010075397A - 멀티스탠다드 클록 회복 회로 - Google Patents

멀티스탠다드 클록 회복 회로 Download PDF

Info

Publication number
KR20010075397A
KR20010075397A KR1020017003901A KR20017003901A KR20010075397A KR 20010075397 A KR20010075397 A KR 20010075397A KR 1020017003901 A KR1020017003901 A KR 1020017003901A KR 20017003901 A KR20017003901 A KR 20017003901A KR 20010075397 A KR20010075397 A KR 20010075397A
Authority
KR
South Korea
Prior art keywords
frequency
signal
phase detector
vps
txt
Prior art date
Application number
KR1020017003901A
Other languages
English (en)
Inventor
울리히 엥레르트
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010075397A publication Critical patent/KR20010075397A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
    • H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
    • H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Systems (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 하나의 PLL 회로를 가지고, 각 텔레텍스트 신호의 스탠다드 스캐닝 주파수(fVPS, fTXT)를 발생시켜, 비디오 신호로부터 텔레텍스트 신호, 특히 VPS, TXT, WSS 등과 같은 신호를 회복시키기 위한 회로에 관한 것이다. 단 하나의 PLL 회로는 발진기 회로에 의해 제공된 베이스 주파수(fIN)로부터, 상기 스캐닝 주파수(fVPS, fTXT)의 수배에 달하는 기준 주파수(fVCO)를 발생시키도록 설계되고, 상기 기준 주파수로부터 각 스캐닝 주파수를 추출하기 위해, 주파수 분할기(17,18)가 제공된다는 것이 본 발명에 따라 제공된다.

Description

멀티스탠다드 클록 회복 회로 {MULTISTANDARD CLOCK RECOVERY CIRCUIT}
예컨대 CVBS-신호와 같은 비디오 신호로부터 텔레텍스트 신호를 회복하기 위해, 소위 클록-런-인-위상(Clock-Run-In-Phase)동안 상기 신호의 위상 정보가 추출되어야만 한다. 왜냐하면 후속하는 디지털 회로에서 상기 신호를 클록 동기로 스캐닝할 수 있기 위해서이다. 신호의 수직 귀선 소거 기간동안 예컨대 VPS, TXT, WSS CC-신호 등과 같은 상이한 방식 또는 표준의 다수의 텔레텍스트 신호 연속된 TV 주사선에 송신될 수 있기 때문에, 회복 회로는 상이한 클록 주파수를 주사선마다 추출할 수 있어야만 한다.
지금까지는 이를 위해 다수의 PLL 회로(무엇보다 H-PLL형 회로)를 가진 회복 회로가 사용되었고, 주사선 주파수로 로킹되는 제 1 PLL 회로는 신호의 소정의 스캐닝 주파수에 상응하는 수배의 주사선 주파수를 발생시킨다. 이러한 클록은 위상 조정기를 통해, 클록-런-인-위상동안 제 2 PLL 회로에 제공되며, 상기 제 2 PLL 회로는 분할될 또는 슬라이싱될 신호의 클록-런으로 로킹된다. 이에 대한 전형적인 용도는 VPS/PDC-디코더, TVTs 등과 같은 것이다.
멀티스탠다드를 해결하기 위해 선행 기술에 따른 회복 회로는 스탠다드가 지지되어야 할만큼 많은 PLL 회로를 필요로 함으로써, 상기 공지된 회로 개념은 부품 비용이 많이 들기 때문에 비용면에서 바람직하지 않다. 또한 상기 PLL 회로의 시상수는 일반적으로 이를 위해 요구되는 루프-필터가 상응하는 실시예에서 저렴하게 집적될 수 없는 크기를 가진다. 이것은 각 스탠다드에 대해, 회복 회로가 구현되는 집적 모듈의 적어도 하나의 추가 핀 또는 단자가 필요하다는 것을 의미한다. 마지막으로, 위상 조정기를 형성하는 각 PLL 회로의 클록은 주사선마다 하나의 주파수로부터 다음 주파수로 이동되어야 한다. 이와 결부되어 나타나는 과도 시상수는, 위상 조정 과정용 과도 시상수가 가급적 천천히 얻어져야 한다는 요구와 충돌한다. 이 때문에 지금까지 설계에 관련된 타협이 불가피했으므로 스캐닝-성능은 불충분할 수밖에 없었다. 주파수 차이가 극심할 경우 - 예컨대 CC-또는 Closed-Caption-신호용 1MHz, 또는 텔레텍스트 신호용 6.9375 MHz-, 스탠다드 당 각 하나의 PLL 회로가 제공되어야 하고, 이것은 다시 상대적으로 회로를 복잡하게 만듦으로써 많은 비용이 들게 된다.
본 발명은 청구항 제 1항의 서문에 따른, 텔레텍스트 신호를 회복하기 위한 회로에 관한 것이다.
도 1은 본 발명에 따른 회로의 제 1 실시예이고,
도 2는 본 발명에 따른 회로의 제 2 실시예이다.
이러한 선행 기술의 관점에 보면, 본 발명의 목적은 성능이 매우 높으며 상대적으로 적은 수의 부품에 의해 구현될 수 있고, 그럼에도 불구하고 선행 기술에 따른 회로보다 더 높은 성능이 보장되는, 청구항 제 1항의 서문에 제시된 방식의 멀티스탠다드-클록 회복을 위한 회로를 제공하는 데 있다.
상기 목적은 청구항 제 1항의 특징부에 의해 달성된다. 본 발명의 바람직한개선예는 하부항에 제시된다.
다른 말로 하면, 본 발명에 따른 회로는 단 하나의 PLL 회로를 기본으로 하고, 선행 기술과는 다르게, 회복되는 신호의 스캐닝 주파수는 더이상 주사선마다 로킹되어 발생되지 않고, 단 하나의 수정 주파수(기본 주파수)를 기본으로 하여 발생된다.
본 발명의 바람직한 개선예에 따라(청구항 제 2항), 수정-기본 주파수로부터 스탠다드와는 무관한 주파수가 발생된다. 분할기를 이용하여 상기 스탠다드와는 무관한 주파수로부터 각 스캐닝 주파수가 획득된다. 위상 편이시 PLL 회로의 위상 검출기에 의해 대칭 특성을 보장하기 위해, 바람직하게 이중 스캐닝 주파수가 발생된다.
수정 안정 기본 주파수로부터 본 발명에 따라 발생된 기준 주파수는 실제로 독립적으로 선택 가능한 주파수를 나타낸다. 주파수 분할기를 이용하여 상기 기준 주파수로부터 스캐닝 주파수가 획득된다. 그러나 실제로 상기 기준 주파수는 획득될 스캐닝 주파수의 수배를 나타낸다는 것이 고려될 수 있다. 실제로 주파수 분할기는 1/16-단계로 구현될 수 있고, 그 때문에 기준 주파수로서, 예컨대 VPS-주파수의 27.5 배, 그리고 텔레텍스트 주파수의 20 배에 상응하도록 138.75 MHz가 선택된다.
본 발명에 따른 회로에서는 클록-런-인이 시작되면서 각 스캐닝 주파수의 클록이 데이터와 동상으로 이동된다. 다음 H-펄스 이후에, 2 개의 위상 검출기 중 제 2 위상 검출기로 전환된다(청구항 제 2항에 따른 실시예).
하기 장점들은 본 발명에 따른 회로에 의해 달성된다 :
- 스탠다드의 수에 관계없이 단 하나의 단 하나의 PLL 회로만이 필요하다;
- 상이한 스탠다드 사이에서 전환될 경우 스캐닝의 안전성이 바람직하지 않은 영향을 미치지 않으면서, 기본 주파수의 안정 주파수를 기본으로 하여 I-부분이 임의의 크기로 선택된다;
- 본 발명에 따른 회로가 구현되는 집적 부품의 핀 또는 단자의 수는 선행 기술과 비교해 볼 때, 전체 스탠다드를 위해 지지된 스탠다드의 수와는 무관하게 하나로 줄어든다; 그리고
- 선행 기술과는 달리 상기 클록이 이제 더 이상 주사선 주파수에 결합되지 않기 때문에, 비디오 레코더-신호의 슬라이싱이 가능하며, 이것은 지금까지 수평 신호에서의 위상 변위로 인해 존재할 수 없었다.
이어서 본 발명은 도면에 의해 예시적으로 더 자세히 설명된다.
우선 도 1에 의해 본 발명에 따른 회로의 제 1 실시예가 설명된다. 도 1에 도시된 회로는 클록 회복 회로를 나타내고, 2 개의 접속 가능한 주파수- 및 위상 검출기(이후에는 PFD로 표기함)를 가진 단 하나의 PLL 회로를 기본으로 한다. 상기 PFD는 도면 부호 1 또는 2 로 표기된다. PFD(1)로는 주파수- 및 위상을 감지하고, PLL 회로의 위상을 변경시키는 소위 타입 4의 PFD 가 사용된다. PFD(2)로는 순전히 위상만 감지하는 검출기이며, 단지 PLL 회로의 위상만을 변경시키는 소위 타입 3의 PFD 가 사용된다.
PFD(1)와 PFD(2)는 2 개의 입력부 및 각각 하나의 출력부를 가진다. 주파수 분할기(4)(다음에 자세하게 설명됨)를 통해 PFD(1)의 제 1 입력부(3)에 기본 신호(fIN)가 인가된다. 제 2 PFD(2)의 제 1 입력부(5)에는 회복될 신호, 즉 도시된 실시예에서는 TTD(텔레텍스트-데이터)-신호가 직접 인가된다. 제 1 PFD(1)의 출력부(6)는 공지된 방식으로 커패시터(8)를 통해 접지 되고, 전압 제어 발진기 또는 VCO(10)의 제 1 입력부(9)에 접속된다. PFD(2)의 출력부(7)는 공지된 방식으로 저항기(11)를 통해 접지 되고, VCO(10)의 제 2 입력부(12)에 접속된다. VCO(10)의 출력부(10)는 주파수 분할기(14)를 통해 PFD(1)의 제 2 입력부(16)에 접속된다. 또한 VCO(10)의 출력부(13)는 주파수 분할기(17 및 18)와 접속되고, 상기 분할기는 출력부 측에서 멀티플렉서(21)의 입력부(19 및 20)와 연결되고, 상기 멀티플렉서의 출력부는 PFD(2)의 제 2 입력부(22)와 접속된다.
하기 표 1에는 PAL-비디오 신호에 있어서의 기본 주파수(fIN)의 값 및 VCO(10)의 출력부에서 제공되는 기준 주파수(fVCO)의 값 및 주파수 분할기(4,14,17 및 18)의 분할 변수가 제시된다. 분할기(17,18)에 의해 PAL-VPS-신호 및 PAL/TXT-신호용 스캐닝 주파수가 획득되어야 한다.
이 경우 상기 델타 f는 실제 주파수(즉 PLL의 출력)와 설정 주파수 사이의 편차를 나타낸다.
도 1에 도시된 회로는 하기와 같이 작동한다.
TTD-신호가 존재하지 않는 모든 시점에서 PLL 회로는 분할 비율(n1,n2)에 의해 기본 주파수의 수배(본 경우에는 fIN이 6MHz 일 때 138.75 MHz)의 주파수로 진동한다. 상기 클록은 분할 비율(n3 또는 n4)을 가진 주파수 분할기(17,18)에 의해 6.9375 또는 5 MHz의 2 배의 TXT-또는 VPS-주파수로 분할된다. 다른 말로 하면, 선행 기술에서와 같이 항상 과도 응답 없이, 2 개의 필요한 시스템 주파수는 이와 관련된 데이터를 분리하기 위해 이용된다.
데이터 스타트가 검출되거나 또는 TTD-신호가 존재함으로써, 주파수 및 위상을 감지하는 PFD(1)로부터 단지 위상만 감지하는 PFD(2)로 전환되고, 따라서 상기 PFD(2)는 선택된 스탠다드에 따라 VPS-클록 또는 TXT-클록을 도달할 데이터와 동상으로 이동시킨다.
도 2는 도 1의 회로에 대해 대안적인 실시예를 도시하고, 동일한 회로 부품은 동일한 부호가 사용됨으로써, 별도의 설명은 생략된다.
도 2의 회로 변형은 도 1 의 회로에 대해 추가로, PFD(1 또는 2)의출력부(6,7)와 VCO(10)의 입력부(9') 사이에 접속된 멀티플렉서(23)를 포함한다. 추가 입력 신호로서 데이터 스타트/Hs가 멀티플렉서(23)에 공급된다. 또한 도 1의 실시예에 따른 커패시터(8) 및 저항기(11)는 RC-소자로 통합되고, 멀티플렉서(23)뒤에 접속된다.
도 1의 실시예에서 VCO(10)에 집적된 멀티플렉서(23)의 목적은, 우선 VCO(10)의 출력 주파수를 위상 검출기(3)의 출력부에 따라, 안정된 값으로 세팅하는 데 있다. VCO(10)가 이러한 안정된 주파수로 진동한 후에, 멀티플렉서(23)는 제어 신호 "데이터 스타트/HS"에 의해 위상 검출기(2)의 출력부로 전환된다.

Claims (7)

  1. 하나의 PLL 회로를 가지고, 각 텔레텍스트 신호의 스탠다드 스캐닝 주파수(fVPS, fTXT)를 발생시켜, 비디오 신호로부터 텔레텍스트 신호, 특히 VPS,TXT,WSS 등과 같은 신호를 회복시키기 위한 회로에 있어서,
    단 하나의 PLL 회로는 발진기 회로에 의해 제공된 기본 주파수(fIN)로부터 각 스캐닝 주파수(fVPS, fTXT)의 수배에 달하는 기준 주파수(fVCO)를 발생시키도록 설계되고,
    상기 기준 주파수로부터 각 스캐닝 주파수를 획득하기 위해 주파수 분할기(17,18)가 제공되는 것을 특징으로 하는 회로.
  2. 제 1항에 있어서,
    상기 PLL 회로가
    - 상기 기본 주파수(fIN)가 인가되는 제 1 입력부(3)를 가진 주파수- 및 위상 검출기(1)를 포함하고,
    - 텔레텍스트 신호(TTD)가 인가되는 제 1 입력부(5)를 가진 위상 검출기(2)를 포함하고,
    - 입력측에 상기 주파수-위상 검출기(1) 및 상기 위상 검출기(2)의 출력 신호가 제공되는 전압 제어 발진기(10)를 포함하고, 기준 주파수(fVCO)가 제공되는 상기 발진기의 출력부가 각 주파수 분할기(17,18)의 입력부 및 주파수-및 위상 검출기(1)의 제 2 입력부(16)에 연결되고,
    - 입력측에 각 주파수 분할기(17)의 출력 신호가 제공되는 멀티플렉서(21)를 포함하고, 상기 멀티플렉서의 출력부가 위상 검출기(2)의 제 2 입력부와 접속되는 것을 특징으로 하는 회로.
  3. 제 2항에 있어서,
    상기 주파수- 및 위상 검출기(1)의 제 1 및 제 2 입력부(3,16) 앞에 각각 추가 주파수 분할기(4,14)가 접속되는 것을 특징으로 하는 회로.
  4. 제 2항 또는 제 3항에 있어서,
    상기 주파수- 및 위상 검출기(1) 및 위상 검출기(2)의 출력부 사이에 추가 멀티플렉서(23)가 접속되는 것을 특징으로 하는 회로.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    각 주파수 분할기(17,18)는 상기 기준 주파수(fVCO)로부터 이중 스캐닝 주파수(2fVPS, 2fTXT)를 발생시키도록 설계되는 것을 특징으로 하는 회로.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    발진기 회로가 수정 발진기 회로인 것을 특징으로 하는 회로.
  7. 제 2항 내지 제 6항 중 어느 한 항에 있어서,
    하나의 PAL/VPS-신호 및 PAL/TXT-신호를 발생시키기 위해,
    6 MHz 의 기본 주파수(fIN) 및
    138.75 MHz 의 기준 주파수(fVCO) 및
    주파수 분할기(4,14,17,18)용 하기 분할 변수, 즉
    - 상기 주파수- 및 위상 검출기(1)의 제 1 입력부(3) 앞에 있는 추가 주파수 분할기(4): 변수 8 (n1),
    - 상기 주파수- 및 위상 검출기(1)의 제 2 입력부(16) 앞에 있는 추가 주파수 분할기(14): 변수 185 (n2),
    - VPS-스캐닝 주파수(fVPS)를 획득하기 위한 주파수 분할기(17) : 변수 13.875 (n3), 및
    - TXT-스캐닝 주파수(fTXT)를 획득하기 위한 주파수 분할기(18) : 변수 10 (n4) 가 제공되는 것을 특징으로 하는 회로.
KR1020017003901A 1998-09-29 1999-09-13 멀티스탠다드 클록 회복 회로 KR20010075397A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19844700A DE19844700A1 (de) 1998-09-29 1998-09-29 Multistandard-Taktrückgewinnungsschaltung
DE19844700.0 1998-09-29
PCT/DE1999/002886 WO2000019719A1 (de) 1998-09-29 1999-09-13 Multistandard-taktrückgewinnungsschaltung

Publications (1)

Publication Number Publication Date
KR20010075397A true KR20010075397A (ko) 2001-08-09

Family

ID=7882690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003901A KR20010075397A (ko) 1998-09-29 1999-09-13 멀티스탠다드 클록 회복 회로

Country Status (7)

Country Link
US (1) US20010040641A1 (ko)
EP (1) EP1118219B1 (ko)
JP (1) JP2002526994A (ko)
KR (1) KR20010075397A (ko)
CN (1) CN1320331A (ko)
DE (2) DE19844700A1 (ko)
WO (1) WO2000019719A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090251610A1 (en) * 2008-04-08 2009-10-08 Hsin-Chung Wang Vertical blanking interval slicer and related method
DE102017117900A1 (de) * 2017-08-07 2019-02-07 Endress+Hauser SE+Co. KG Hochfrequenz-Signalerzeugungseinheit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0390958A1 (de) * 1989-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datentaktregenerierung für Datensignale und Schaltungsanordnung zur Durchführung des Verfahrens

Also Published As

Publication number Publication date
JP2002526994A (ja) 2002-08-20
WO2000019719A1 (de) 2000-04-06
DE19844700A1 (de) 2000-03-30
DE59903861D1 (de) 2003-01-30
EP1118219B1 (de) 2002-12-18
CN1320331A (zh) 2001-10-31
EP1118219A1 (de) 2001-07-25
US20010040641A1 (en) 2001-11-15

Similar Documents

Publication Publication Date Title
KR0129532B1 (ko) 클럭 신호 발생 시스템
EP0162443A2 (en) Multi-system television receiver
KR890006090A (ko) 디지탈 비디오 신호처리회로
EP0936742B1 (en) A system for phase-locking a clock to a digital audio signal embedded in a digital video signal
EP0297847B1 (en) Television synchronising apparatus
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
KR100257544B1 (ko) 티브이 시스템의 더블/멀티 윈도우 처리 장치
US4468687A (en) Television synchronizing signal reproducing apparatus
KR100210996B1 (ko) 비디오 신호의 시간 스케이링 장치
GB2034137A (en) Dual phase-control loop horizontal deflection synchronizing circuit
KR20010075397A (ko) 멀티스탠다드 클록 회복 회로
EP0899717B1 (en) Phase-locked loop circuit
JPS62159981A (ja) ビデオ装置用同期回路
FI73108B (fi) Generator foer tidanpassningssignal med pao foerhand foerutsaegbar utgaongsnivao.
US6573944B1 (en) Horizontal synchronization for digital television receiver
JP2647876B2 (ja) 標準周波数発生回路
CA1317670C (en) Television synchronizing arrangement
US4506297A (en) Integrated circuit for television receivers comprising a sonic separator with a clamping circuit
JPH05244574A (ja) データスライサ回路
JPH0715216Y2 (ja) Ｐｌｌ選局装置
KR970001901Y1 (ko) 휘도신호와 색신호의 딜레이타임 자동 조절회로
JPH09233480A (ja) 多方式カラーｔｖ受信機
JP3171980B2 (ja) フェーズロックドループ回路
KR940008805B1 (ko) 문자다중방송수신시 색안정화회로
KR940004955Y1 (ko) 무신호 상태에서의 글자 떨림 방지회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid