JPS62154893A - Ｔｂｃ回路 - Google Patents
Ｔｂｃ回路Info
- Publication number
- JPS62154893A JPS62154893A JP60294348A JP29434885A JPS62154893A JP S62154893 A JPS62154893 A JP S62154893A JP 60294348 A JP60294348 A JP 60294348A JP 29434885 A JP29434885 A JP 29434885A JP S62154893 A JPS62154893 A JP S62154893A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- chroma
- luminance
- time axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＶＴＲ等の再生ビデオ信号の時間軸を補正す
るＴＢＣ回路に関する。
るＴＢＣ回路に関する。
コンポジットビデオ信号中のクロマ信号については時間
軸が安定化されている場合に有効なＴＢＣ回路で、輝度
信号の同期信号のジッターに追従したクロックで輝度信
号を処理してジッターを除去すると共に、クロマ信号に
ついては固定遅延回路で輝度信号との位相合わせのみを
行い、両者を再合成してコンポジットビデオ信号を得る
ようにした簡易形回路であって、クロマ信号中の安定な
バースト信号を時間軸処理の基阜にするので、基準発振
器が不要になり、またＶＴＲ等を同期運転する必要もな
くなる。
軸が安定化されている場合に有効なＴＢＣ回路で、輝度
信号の同期信号のジッターに追従したクロックで輝度信
号を処理してジッターを除去すると共に、クロマ信号に
ついては固定遅延回路で輝度信号との位相合わせのみを
行い、両者を再合成してコンポジットビデオ信号を得る
ようにした簡易形回路であって、クロマ信号中の安定な
バースト信号を時間軸処理の基阜にするので、基準発振
器が不要になり、またＶＴＲ等を同期運転する必要もな
くなる。
第３図は従来の公知の７８０回路で、低域変換クロマ記
録方式のＶＴＲ（又はビデオディスクプレーヤ）等の再
生信号のジッターを除去する回路である。ＶＴＲｌ内で
はクロマ信号は輝度信号の低域に６００〜８００ＫＨｚ
のサブキャリア周波数で記録され、再生時に周波数が３
．５Ｍ１（ｚ帯に復元されると共に、周波数変換キャリ
アにジノクー分を含ませることにより、クロマ信号のジ
ッターが除去されている。
録方式のＶＴＲ（又はビデオディスクプレーヤ）等の再
生信号のジッターを除去する回路である。ＶＴＲｌ内で
はクロマ信号は輝度信号の低域に６００〜８００ＫＨｚ
のサブキャリア周波数で記録され、再生時に周波数が３
．５Ｍ１（ｚ帯に復元されると共に、周波数変換キャリ
アにジノクー分を含ませることにより、クロマ信号のジ
ッターが除去されている。
ＶＴＲ１のコンポジットビデオ出力はＹ／Ｃ分離回路２
に与えられ、輝度ＹとクロマＣとに分離される。輝度信
号Ｙは、シンク分離及びＰＬＬ回路３に導出されてその
同期信号のジッターに追従したクロックが形成され、ク
ロマ信号Ｃはコンバータ４に導出され、上記クロックに
よって輝度信号と同じジッターが付加される。同じジッ
ターを持った輝度及びクロマ信号はＹ／Ｃ混合回路５で
混合されてから、前記ＰＬＬ回路３の出力の書込みクロ
ックに基いて、Ａ／Ｄ変換器６でディジタル化され、メ
モリ７に書込まれる。メモリ７の内容は、リファレンス
発振器９の出力の時間軸が安定な読出しクロックに基い
て続出され、Ｄ／Ａ変換２Ｓ８でジッターが除去された
コンポジットビデオ信号に変換される。
に与えられ、輝度ＹとクロマＣとに分離される。輝度信
号Ｙは、シンク分離及びＰＬＬ回路３に導出されてその
同期信号のジッターに追従したクロックが形成され、ク
ロマ信号Ｃはコンバータ４に導出され、上記クロックに
よって輝度信号と同じジッターが付加される。同じジッ
ターを持った輝度及びクロマ信号はＹ／Ｃ混合回路５で
混合されてから、前記ＰＬＬ回路３の出力の書込みクロ
ックに基いて、Ａ／Ｄ変換器６でディジタル化され、メ
モリ７に書込まれる。メモリ７の内容は、リファレンス
発振器９の出力の時間軸が安定な読出しクロックに基い
て続出され、Ｄ／Ａ変換２Ｓ８でジッターが除去された
コンポジットビデオ信号に変換される。
第４図は別の公知の７８０回路で、この回路ではＹ／Ｃ
分離回路２で分離された輝度信号が第３図と同じ補正系
で時間軸補正されると共に、クロマ信号がＡ／Ｄ変換器
１０、メモリ１１、Ｄ／Ａ変換器１２から成る別の補正
系で時間軸補正を受ける。補正された輝度信号Ｙ及びク
ロマ信号はＹ／Ｃ混合回路１４で混合され、コンポジッ
トビデオ信号の形で導出される。なおりロマ信号の補正
系では、バースト分離及びＰＬＬ回路１３によってバー
スト信号から書込みクロックが作られ、またリファレン
ス発振器９の出力から読出しクロックが作られる。
分離回路２で分離された輝度信号が第３図と同じ補正系
で時間軸補正されると共に、クロマ信号がＡ／Ｄ変換器
１０、メモリ１１、Ｄ／Ａ変換器１２から成る別の補正
系で時間軸補正を受ける。補正された輝度信号Ｙ及びク
ロマ信号はＹ／Ｃ混合回路１４で混合され、コンポジッ
トビデオ信号の形で導出される。なおりロマ信号の補正
系では、バースト分離及びＰＬＬ回路１３によってバー
スト信号から書込みクロックが作られ、またリファレン
ス発振器９の出力から読出しクロックが作られる。
第３図の公知の７８０回路では、輝度信号と同じジッタ
ーをクロマ信号に持たせるためのコンバータ４がダブル
ヘテロゲイン式になって非常に複雑となる。またコンポ
ジットビデオ信号について時間軸補正するので、サンプ
リング周波数は少なくともサブキャリアの２倍以上にし
なければならない。また大巾な時間軸変動によってメモ
リ７の読出しの又は書込み動作の追付き現象（メモリ内
で同時読書きが困難になるメモリジャンプ現象）が生じ
るため、第３図に示すように、リファレンス発振器９か
らサーボ基準信号をＶＴＲ等にフィードバックして同期
運転させ、ジッター量を成る程度押えなければならない
問題がある。
ーをクロマ信号に持たせるためのコンバータ４がダブル
ヘテロゲイン式になって非常に複雑となる。またコンポ
ジットビデオ信号について時間軸補正するので、サンプ
リング周波数は少なくともサブキャリアの２倍以上にし
なければならない。また大巾な時間軸変動によってメモ
リ７の読出しの又は書込み動作の追付き現象（メモリ内
で同時読書きが困難になるメモリジャンプ現象）が生じ
るため、第３図に示すように、リファレンス発振器９か
らサーボ基準信号をＶＴＲ等にフィードバックして同期
運転させ、ジッター量を成る程度押えなければならない
問題がある。
第４図の公知の回路では、クロマ系にも時間軸補正回路
が設けられているので、回路が複雑である上、第３図に
おけるメモリジャンプの問題が解消されていない。
が設けられているので、回路が複雑である上、第３図に
おけるメモリジャンプの問題が解消されていない。
本発明は上述の問題にかんがみ、またクロマ低域変換式
のＶＴＲ等のクロマ出力のジッターは本来非常に少ない
ことを考慮して、簡単な構成で高性能の７８０回路を得
るることを目的とする。
のＶＴＲ等のクロマ出力のジッターは本来非常に少ない
ことを考慮して、簡単な構成で高性能の７８０回路を得
るることを目的とする。
本発明の７８０回路は、第１図に示すように、ＶＴＲＩ
の再生出力のような時間軸変動分を有する輝度信号Ｙと
、カラープロセッサにより時間軸変動分が既に除去され
ているクロマ信号Ｃとの合成信号の時間軸を補正するも
のである。
の再生出力のような時間軸変動分を有する輝度信号Ｙと
、カラープロセッサにより時間軸変動分が既に除去され
ているクロマ信号Ｃとの合成信号の時間軸を補正するも
のである。
上記合成信号中の同期信号のジッター分に追従したクロ
ックパルスに基いて輝度信号をメモリ７に書込み、合成
信号中のカラーバースト信号に同期したクロックパルス
に基いてメモリ内容を読出して、輝度信号の時間軸補正
回路を行う時間軸補正回路が設けられている。
ックパルスに基いて輝度信号をメモリ７に書込み、合成
信号中のカラーバースト信号に同期したクロックパルス
に基いてメモリ内容を読出して、輝度信号の時間軸補正
回路を行う時間軸補正回路が設けられている。
また上記合成信号中のクロマ信号を上記輝度信号の書込
み、読出しに要する時間差の分だけ遅延させて輝度及び
クロマ信号の位相を一致させる遅延回路１５を備えてい
る。
み、読出しに要する時間差の分だけ遅延させて輝度及び
クロマ信号の位相を一致させる遅延回路１５を備えてい
る。
上記位相調整された絃度信号とクロマ信号とを合成し、
時間軸補正された出力を得ている。
時間軸補正された出力を得ている。
時間軸の処理を行うのに基準発振器が不要であり、また
クロマ系処理回路の構成も大巾に簡略化される。
クロマ系処理回路の構成も大巾に簡略化される。
第１図は本発明の実施例を示すＴＢＣ回路のブロック図
で、従来の第３図又は第４図と同一部分には同一の符号
が付されている。
で、従来の第３図又は第４図と同一部分には同一の符号
が付されている。
ＶＴＲ１又はビデオディスクプレーヤＶＤは、クロマ信
号を低域変換して記録する方式で、第２図のようなヘテ
ロダイン式周波数変換回路を備えている。第２図に示す
ように、磁気テープ２０から回転ヘッド２１を経て再生
された再生信号中の低域クロマ信号Ｃは周波数変換回路
２２に導入され、３．５８ＭＨｚ （ｆｓｃ）帯域に
変換される。この変換回路は周知のダブルヘテロゲイン
式で、ビデオ信号からシンクを分離してそれに同期した
変換キャリアを作成するＰＬＬ回路２２を備えたＡＰＣ
系及び、変換後のカラー信号からパ゛−ストを分離回路
２３で分離して基準発振器２５の出力とバースト波の位
相とを位相比較器２４で比較してＶＣＯ２６の発振周波
数を制御して変換キャリアを得るＡＰＣ系を備えている
。これらのＡＦＣ，ＡＰＣによるダブルヘテロダインに
より出力のクロマ信号のジッターの大部分は除去され、
水晶精度まで安定化される。
号を低域変換して記録する方式で、第２図のようなヘテ
ロダイン式周波数変換回路を備えている。第２図に示す
ように、磁気テープ２０から回転ヘッド２１を経て再生
された再生信号中の低域クロマ信号Ｃは周波数変換回路
２２に導入され、３．５８ＭＨｚ （ｆｓｃ）帯域に
変換される。この変換回路は周知のダブルヘテロゲイン
式で、ビデオ信号からシンクを分離してそれに同期した
変換キャリアを作成するＰＬＬ回路２２を備えたＡＰＣ
系及び、変換後のカラー信号からパ゛−ストを分離回路
２３で分離して基準発振器２５の出力とバースト波の位
相とを位相比較器２４で比較してＶＣＯ２６の発振周波
数を制御して変換キャリアを得るＡＰＣ系を備えている
。これらのＡＦＣ，ＡＰＣによるダブルヘテロダインに
より出力のクロマ信号のジッターの大部分は除去され、
水晶精度まで安定化される。
なおＶＴＲｌ内では、基準発振器２５の出力を分周器２
６で分周してサーボ同期信号として用いている。従って
ＶＴＲ１の出力の輝度信号とクロマ信号とは時間軸がほ
ぼ一致していると考えることができる。
６で分周してサーボ同期信号として用いている。従って
ＶＴＲ１の出力の輝度信号とクロマ信号とは時間軸がほ
ぼ一致していると考えることができる。
第１図に示すように、ＶＴＲＩのコンポジット出力は、
Ｙ／Ｃ分離回路２で輝度とクロマとに分離され、輝度信
号Ｙについては、第３図又は第４図と同様にＡ／Ｄ変換
器６、メモリ７、Ｄ／Ａ変換器８から成る時間軸補正回
路にてジッターが除去される。
Ｙ／Ｃ分離回路２で輝度とクロマとに分離され、輝度信
号Ｙについては、第３図又は第４図と同様にＡ／Ｄ変換
器６、メモリ７、Ｄ／Ａ変換器８から成る時間軸補正回
路にてジッターが除去される。
なおメモリ７及びＤ／Ａ変換器８に与える続出しクロッ
クは、Ｙ／Ｃ分離回路２から得られるクロマ信号Ｃ中の
バースト波に基いて、バースト分離及びＰＬＬ回Ｐｒ１
３において作成される。クロマ信号中のバースト波の周
波数は第２図で説明したように水晶精度で安定化されて
いる。従ってＴＢＣ回路に特別な基準発振器は不要であ
る。また輝度信号Ｙは安定なりロマ信号に同期してジッ
ター補正される。またＶＴＲ１をＴＢＣ回路から供給す
るサーボ同期信号で同期運転する必要もない。
クは、Ｙ／Ｃ分離回路２から得られるクロマ信号Ｃ中の
バースト波に基いて、バースト分離及びＰＬＬ回Ｐｒ１
３において作成される。クロマ信号中のバースト波の周
波数は第２図で説明したように水晶精度で安定化されて
いる。従ってＴＢＣ回路に特別な基準発振器は不要であ
る。また輝度信号Ｙは安定なりロマ信号に同期してジッ
ター補正される。またＶＴＲ１をＴＢＣ回路から供給す
るサーボ同期信号で同期運転する必要もない。
従ってＴＢＣ回路からＶＴＲＩに与える信号線が一本減
る。
る。
一方、Ｙ／Ｃ分離回路２のクロマ出力は、輝度系のメモ
リ７における書込み、読出しによって時間軸が遅れる分
だけ固定の遅延回路５で遅延され、これにより輝度信号
とクロマ信号との時間軸（位相）が揃えられる。遅延回
路１５は、例えばＣＯＤや遅延線で構成され、一定（例
えば３Ｈ分）の固定遅延量を有する。
リ７における書込み、読出しによって時間軸が遅れる分
だけ固定の遅延回路５で遅延され、これにより輝度信号
とクロマ信号との時間軸（位相）が揃えられる。遅延回
路１５は、例えばＣＯＤや遅延線で構成され、一定（例
えば３Ｈ分）の固定遅延量を有する。
上述のようにしてジッター補正された輝度信号Ｙ及び遅
延回路１５を取って位相調整されたクロマ信号ＣはＹ／
Ｃ混合器１４で混合され、時間軸補正したコンポジット
信号として導出される。
延回路１５を取って位相調整されたクロマ信号ＣはＹ／
Ｃ混合器１４で混合され、時間軸補正したコンポジット
信号として導出される。
なおＡ／Ｄ変換器６、メモリー７、Ｄ／Ａ変換器８で構
成された輝度信号についてのジッター補正系は、ＣＣＤ
等のアナログの時間軸補正回路を用いてもよい。
成された輝度信号についてのジッター補正系は、ＣＣＤ
等のアナログの時間軸補正回路を用いてもよい。
本発明は上述の如く、時間軸が安定なりロマ信号を基準
にして輝度信号の時間軸を処理するので、クロマ系につ
いては輝度系との位相合せ用の遅延回路のみで処理すれ
ばよく、非常に簡単な回路で所要の性能が得られる。特
に基準発振器が不要であると同様に、ＶＴＲ等の再生機
を基準発振出力でもって同期運転させる必要もない。
にして輝度信号の時間軸を処理するので、クロマ系につ
いては輝度系との位相合せ用の遅延回路のみで処理すれ
ばよく、非常に簡単な回路で所要の性能が得られる。特
に基準発振器が不要であると同様に、ＶＴＲ等の再生機
を基準発振出力でもって同期運転させる必要もない。
第１図は本発明を適用だＴＢＣ回路のブロック図、第２
図はＶＴＲｌ内の周知のカラープロセッサの回路図、第
３図及び第４図は従来周知のＴＢＣ回路の回路図である
。 なお図面に用いられた符号において、 １−−−−−−−−−一一一一−Ｖ Ｔ Ｒ２−−−−
−−−−−・−−−−Ｙ ／ Ｃ分離回路３−−−−−
−−−−−−− シンク分離、ＰＬＬ回路６−−−−−
−−−−−−−−− Ａ ／ Ｄ変換器７−−−−−−
−−−−−メモリ ８−−−−−−−一〜−−Ｄ／Ａ変換器１３−−−一−
−−−−−−−バースト分離、ＰＬＬ回路１４−・−−
−−−−−−Ｙ ／ Ｃ混合器１５・・−一−−−−・
−−一−−−クロマ遅延回路２０−・・・−・−・−・
−磁気テープ２１−・・・・−・・・回転ヘッド ２４−一−−−・−・−・−・−位相比較器２５−・−
・−・・−・−−一−−基準発振器２６−−−−−−−
−−−Ｖ ＣＯ である。
図はＶＴＲｌ内の周知のカラープロセッサの回路図、第
３図及び第４図は従来周知のＴＢＣ回路の回路図である
。 なお図面に用いられた符号において、 １−−−−−−−−−一一一一−Ｖ Ｔ Ｒ２−−−−
−−−−−・−−−−Ｙ ／ Ｃ分離回路３−−−−−
−−−−−−− シンク分離、ＰＬＬ回路６−−−−−
−−−−−−−−− Ａ ／ Ｄ変換器７−−−−−−
−−−−−メモリ ８−−−−−−−一〜−−Ｄ／Ａ変換器１３−−−一−
−−−−−−−バースト分離、ＰＬＬ回路１４−・−−
−−−−−−Ｙ ／ Ｃ混合器１５・・−一−−−−・
−−一−−−クロマ遅延回路２０−・・・−・−・−・
−磁気テープ２１−・・・・−・・・回転ヘッド ２４−一−−−・−・−・−・−位相比較器２５−・−
・−・・−・−−一−−基準発振器２６−−−−−−−
−−−Ｖ ＣＯ である。
Claims (1)
- 【特許請求の範囲】 時間軸変動分を有する輝度信号と、カラープロセッサに
より時間軸変動分が既に除去されているクロマ信号との
合成信号の時間軸を補正するＴＢＣ回路であって、 上記合成信号中の同期信号のジッター分に追従したクロ
ックパルスに基いて輝度信号をメモリに書込み、合成信
号中のカラーバースト信号に同期したクロックパルスに
基いてメモリ内容を読出して、輝度信号の時間軸補正を
行う時間軸補正回路と、 上記合成信号中のクロマ信号を上記輝度信号の書込み、
読出しに要する時間差の分だけ遅延させて輝度及びクロ
マ信号の位相を一致させる遅延回路と、 上記位相調整された輝度信号とクロマ信号とを合成する
合成回路とを備えるＴＢＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294348A JPS62154893A (ja) | 1985-12-26 | 1985-12-26 | Ｔｂｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294348A JPS62154893A (ja) | 1985-12-26 | 1985-12-26 | Ｔｂｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154893A true JPS62154893A (ja) | 1987-07-09 |
Family
ID=17806544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294348A Pending JPS62154893A (ja) | 1985-12-26 | 1985-12-26 | Ｔｂｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154893A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0469241A2 (en) * | 1990-06-30 | 1992-02-05 | Samsung Electronics Co. Ltd. | Circuit for controlling delay time between luminance and chrominance signals |
| JPH0435200U (ja) * | 1990-07-19 | 1992-03-24 |
-
1985
- 1985-12-26 JP JP60294348A patent/JPS62154893A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0469241A2 (en) * | 1990-06-30 | 1992-02-05 | Samsung Electronics Co. Ltd. | Circuit for controlling delay time between luminance and chrominance signals |
| JPH0435200U (ja) * | 1990-07-19 | 1992-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62154893A (ja) | Ｔｂｃ回路 | |
| JPS583482A (ja) | ビデオ信号デジタル処理装置 | |
| JPH0620293B2 (ja) | 時間軸誤差補正装置 | |
| US4737861A (en) | System for recording component signals and reproducing a composite video signal and component signals including adding color burst to the luminance component | |
| JPH09182029A (ja) | ジッタ低減回路 | |
| KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
| JPS60187195A (ja) | 映像信号の記録再生装置 | |
| JPH0339990Y2 (ja) | ||
| JPH09215005A (ja) | 標本化信号処理装置 | |
| JP3081350B2 (ja) | 色信号用タイムベースコレクタ回路 | |
| JPS647556B2 (ja) | ||
| JPS62164269A (ja) | 磁気記録再生装置 | |
| JPS5849073B2 (ja) | 時間軸変動補正装置 | |
| JPS61100091A (ja) | 再生映像信号の処理用信号発生装置 | |
| JPH07274208A (ja) | 時間軸補正回路 | |
| KR890003519B1 (ko) | 기록재생장치 | |
| JPS6015195B2 (ja) | 搬送色信号の処理回路 | |
| JP2969889B2 (ja) | 映像信号のカラー位相引込回路 | |
| JPS61172498A (ja) | カラ−ビデオ信号のデイジタル化回路 | |
| JPH07336648A (ja) | Ａ／ｄ変換装置及び映像信号再生装置 | |
| JPH0586710B2 (ja) | ||
| JPS6359597B2 (ja) | ||
| JPH0681334B2 (ja) | 同期信号分離装置 | |
| JPH10234008A (ja) | ベロシティー・エラー補正回路 | |
| JPH01164191A (ja) | タイムベースコレクタ |