JPS6238375Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、テレビジヨンカメラに設けた映像信
号処理回路などに適したブランキング回路に関す
る。

近年、家庭用ビデオテープレコーダの著しい普
及に伴ない、テレビジヨン受像機で受信されたテ
レビジヨン信号を記録再生できるばかりでなく、
テレビジヨンカメラ（以下、TVカムラという）
と組合わせて、自分の好みのシーンを撮像し、こ
れをビデオテープレコーダに記録できるようにす
ることの要望が高まり、このために、ビデオテー
プレコーダ用のTVカメラが開発され、市販され
るようになつた。

このようなTVカムラは、一般に、映像信号処
理回路が組み込まれ、直接、標準方式のテレビジ
ヨン信号を出力できるように構成されており、ビ
デオテープレコーダが、TVカメラとテレビジヨ
ン受像機とのいずれからのテレビジヨン信号をも
記録することができるようにしている。

ところで、TVカメラに組み込まれた映像信号
処理回路において、撮像素子からの映像信号はホ
ワイトクリツプ、ガンマ補正などの種々の処理が
なされるが、これらの処理を行なうためには、映
像信号にレベルの変動があつてはならない。しか
し、回路間の交流結合などによつて、映像信号の
レベル変動が逸がれず、このために映像信号の直
流再生が必要となる。

映像信号を直流再生するためにには、通常、レ
ベル保持用のコンデンサとスイツチングトランジ
スタを用い、クランプパルスにより映像信号のブ
ランキング期間スイツチングトランジスタをオン
し、映像信号を所定のレベルにクランプする方法
がとられている。

しかしながら、このような方法で映像信号のク
ランプを行なうと、クランプパルスがスイツチン
グトランジスタから漏洩し、映像信号のブランキ
ング期間に混入して雑音となつて現われる。この
雑音は、ブランキング期間に挿入される同期信号
に影響を与え、テレビジヨン受像機における画像
再生の際の同期乱れの原因ともなる。

そこで、従来は、クランプ回路の後段にブラン
キング回路を設け、クランプ回路に生ずる雑音を
ブランキング回路で除くことができるようにして
いる。

第１図は、そのためのブランキング回路の一従
来例を示す回路図である。

同図において、端子１，２からバイアス電圧を
印加するとともに、端子１，２間にブランキング
パルスが供給される。トランジスタ７，８のエミ
ツタには、入力端子３から映像信号が供給され、
トランジスタ９，１０のエミツタには、入力端子
４から一定レベルの電流が供給される。

そこで、端子１，２間にブランキングパルスが
供給され、該パルスの映像期間においては、トラ
ンジスタ８，９がオン状態にあり、トランジスタ
７，１０がオフ状態にあつて、入力端子３からの
映像信号がトランジスタ８を通つて出力端子５に
現われる。

一方、端子１，２間にブランキングパルスが供
給され、該パルスのブランキング期間においては
トランジスタ７，１０がオン状態に、また、トラ
ンジスタ８，９がオフ状態になる。入力端子４か
らの一定レベルの電流は、トランジスタ１０を通
つて出力端子５に現われる。

このよにして、出力端子５には、ブランキング
期間が入力端子４からの一定レベルの電流で置き
換わつた映像信号が得られ、上記電流のレベルを
所定のレベルに設定することにより、映像信号の
ブランキングレベルを規定レベルに設定すること
ができる。

ところで、第１図に示すブランキング回路にお
いては、トランジスタ８，１０のベース・コレク
タ間の静電容量のために、端子１，２間に供給さ
れるブランキングパルスがそれらのコレクタ側に
漏洩し、出力端子５に得られる映像信号のブラン
キング期間の境目にパルス状の雑音が生じてしま
う。

このために、ブランキングパルスのレベルを小
さくして、上記のパルス状の雑音の振巾を抑圧し
ている。そして、小レベルのブランキングパルス
によつても、トランジスタ７，８，９，１０が正
確にスイツチング動作するように、一方の端子、
たとえば端子２をコンデンサを介して接地して端
子２からみた入力側のインピーダンスを低くし、
端子２に接続されたトランジスタのベース電流の
変動を吸収してベースバイアス電圧がスイツチン
グ動作によつて変動しないようにしている。

以下、コンデンサを用いて入力側のインピーダ
ンスを低くした従来のブランキング回路を第４図
によつて説明する。

同図において、入力端子２４からは映像信号が
供給され、入力端子１からはブランキングパルス
が供給される。そして、出力端子２５からは、ブ
ランキング期間が規定レベルに設定された映像信
号が得られる。

トランジスタ７，８はエミツタが共通接続さ
れ、それらのエミツタはトランジスタ１６のコレ
クタに接続されている。トランジスタ６のエミツ
タは入力端子２４に接続されており、トランジス
タ１６のエミツタに映像信号が供給されている。

一方、トランジスタ９，１０もエミツタが共通
接続され、それらのエミツタはトランジスタ１７
のコレクタに接続されている。トランジスタ１７
のベースには、電源２０から所定のベースバイア
ス電圧が印加され、トランジスタ１７は電源２０
の電圧で決まる状態に設定されている。

トランジスタ７，９のコレクタは、夫々電源端
子＋Ｂに直接接続され、また、トランジスタ８，
１０のコレクタは負荷抵抗１８を介して電源端子
＋Ｂに接続されている。出力端子２５は負荷抵抗
１８とトランジスタ８，１０のコレクタとの接続
点から導いている。

トランジスタ７，１０のベースには、抵抗２６
を介して分圧抵抗２２，２３による一定のバイア
ス電圧が供給され、トランジスタ８，９のベース
には、抵抗２７を介して同じくバイアス電圧が供
給されている。入力端子１はトランジスタ７，１
０のベースの接続点に接続され、また、トランジ
スタ８，９のベースの接続点に接続される端子２
と接地線との間にコンデンサ２８が設けられてい
る。

次に、この従来例の動作について説明する。

入力端子１にはブランキングパルスが供給され
るが、ブランキングパルスが供給されないときに
は、トランジスタ７，８，９，１０のベースに
は、抵抗２６，２７により同じバイアス電圧が印
加されている。

そして、ブランキングパルスが入力端子１に供
給されると、ブランキングパルス電圧がトランジ
スタ７，１０のベースに印加される。このとき、
トランジスタ７，１０のベースに印加されるブラ
ンキングパルス発生器（図示せず）からのブラン
キングパルスの映像期間（負極性期間）の電圧
は、抵抗２２，２３からのバイアス電圧より充分
低く（0.5ボルト以下）、また、該パルスのブラン
キング期間（正極性期間）の電圧は、前記バイア
ス電圧より充分高く（0.5ボルト以上）なるよう
に設定されている。

よつて、トランジスタ７，１０のベースに印加
されたブランキングパルスによつて、トランジス
タ７，１０のベース電圧が高くなれば、トランジ
スタ８，９のベース電圧は相対的に低くなり、ま
た、逆にトランジスタ７，１０のベース電圧が低
くなれば、トランジスタ８，９のベース電圧は高
くなる。

このため、ブランキングパルスの映像期間では
トランジスタ８，９がオンとなり、トランジスタ
７，１０はオフとなる。また、該パルスのブラン
キング期間には、前記トランジスタ７，８，９，
１０のオン・オフが逆となる。

上述のように、ブランキングパルスの映像期間
では、トランジスタ８，９がオンされ、トランジ
スタ７，１０がオフとなるために、入力端子２４
に供給された映像信号は、トランジスタ１６を通
つてトランジスタ７，８のエミツタに現われる。
そこで、電源端子＋Ｂ、負荷抵抗１８、トランジ
スタ８，１６を通して、映像信号の振巾に応じた
電流が流れる。

したがつて、負荷抵抗１８には、入力端子２４
から供給される映像信号の振巾に応じた電圧降下
が生じ、出力端子２５に映像信号が得られる。

また、ブランキングパルスのブランキング期間
では、トランジスタ７，１０がオンし、トランジ
スタ８，９がオフする。よつて、電源端子Ｂ＋、
負荷抵抗１８、トランジスタ１０，１７を一定の
レベルの電流が流れる。この電流のレベルは、ト
ランジスタ１７のベースに印加される電源２０の
電圧によつて決まる。

負荷抵抗１８には、この電流による電圧降下が
生じ、出力端子２５に、負荷抵抗１８に流れる電
流に応じたレベルの信号が得られる。

そこで、電源２０を調整することにより、出力
端子２５からは規定のブランキングレベルの映像
信号が得られることになる。

ここで、コンデンサ２８により、トランジスタ
８，９のベース側の端子２からみた入力側のイン
ピーダンスは低くなり、トランジスタ７，８，
９，１０が正確にスイツチング動作する。

なお、トランジスタ７，９はブランキングパル
スによつてトランジスタ８，１０をオン・オフさ
せるために設けられている。すなわち、トランジ
スタ７，９がなければ、トランジスタ１６，１７
は定電流源とみなせるので、ブランキングパルス
によつてトランジスタ８，１０のベース電位が変
化しても、それらのエミツタ電位はベース電位よ
りもベース・エミツタ間電圧だけ低い状態を保つ
てベース電位の変化に応じて変化するだけであつ
て、トランジスタ８，１０には電流が流れ続け
る。したがつて、トランジスタ８，１０はオフす
ることができない。これに対して、図示するよう
にトランジスタ７，９を設けた場合には、トラン
ジスタ７，８について説明すると、トランジスタ
はベース電位がエミツタ電位よりもベース・エミ
ツタ間電圧（約0.7ボルト）以上高くなると、オ
ンし、逆の場合にはオフすることから、トランジ
スタ８のベース電位がトランジスタ７のベース電
位よりもベース・エミツタ間電圧以上高くなると
（トランジスタ７，８，９，１０は同一特性のも
のが用いられる）、トランジスタ８のベース電位
よりもベース・エミツタ間電圧だけ低いエミツタ
電位がトランジスタ７のエミツタ電位となり、こ
のために、トランジスタ８はオンしているが、ト
ランジスタ７のベース電位とエミツタ電位との差
はベース・エミツタ間電圧よりも小さくなり、ト
ランジスタ７はオフする。逆に、トランジスタ７
のベース電位がトランジスタ８のベース電位より
もベース・エミツタ間電圧以上高くなると、トラ
ンジスタ７のベース電位よりもベース・エミツタ
間電圧だけ低いエミツタ電位がトランジスタ８の
エミツタ電位となり、トランジスタ８は、ベース
電位とエミツタ電位との差がベース・エミツタ間
電圧よりも小さくなつて、オフする。このように
して、トランジスタ７，８は、ブランキングパル
スにより、互いに逆の関係でオン・オフする。ト
ランジスタ９，１０についても同様である。

ところが、各端子１，２からみた入力側のイン
ピーダンスが低いと、トランジスタ７，９のベー
ス・エミツタ間の静電容量の影響が現われれ、出
力端子５に得られる映像信号のブランキング期間
の境目にパルス状の雑音が生ずる。

この点について、さらに、詳細に説明する。

第２図は、第１図におけるトランジスタ７，８
の部分を抜き出して、それらのオン・オフ状態の
切り換え時における動作を説明するものであつ
て、同図Ａは、トランジスタ７がオン状態でトラ
ンジスタ８がオフ状態である場合を示し、同図Ｂ
は、トランジスタ７がオフ状態でトランジスタ８
がオン状態である場合を示す。

いま、トランジスタ７，８が第２図Ａに示す状
態にあるものとすると、端子１からトランジスタ
７のベースに正極性のブランキングパルスが加え
られており、トランジスタ７のベース・エミツタ
間の静電容量Ｃ_BEは充電される。なお、Ｃ_BEはト
ランジスタ７の構造による分布容量やキヤリヤに
よるベース蓄積容量によるものである。

次いで、端子１からの正極性のブランキングパ
ルスの印加が終り端子２に対して、端子１の電位
が低くなるとトランジスタ７，８は第２図Ｂに示
す状態になる。このとき、トランジスタ８には、
映像信号電流Isとともに、Ｃ_BEの放電に伴なう電
流Ｉ_Nも流れることになり、出力端子５には、電
流Ｉ_Nによる雑音が現われる。

第１図のトランジスタ９，１０についても同様
であつて、トランジスタ９のベース・エミツタ間
の静電容量により、出力端子５に雑音が現われる
ことになる。

本考案の目的は、上記従来技術の欠点を除き、
ブランキングパルスによる、トランジスタのオ
ン・オフ状態の切り換え時における、ベース・エ
ミツタ間の静電容量に起因する雑音を抑圧できる
ようにしたブランキング回路を提供することにあ
る。

この目的を達成するために、本考案は、トラン
ジスタのベースからみた入力側のインピーダンス
を高くする手段を設けた点を特徴とする。

以下、本考案の実施例を図面について説明す
る。

第３図は本考案によるブランキング回路の一実
施例を示す回路であつて、第１図と対応する部分
には同一符号を付けて、説明を一部省略する。

第３図において、端子１とトランジスタ７，１
０のベースとの間に、それらベースからみた入力
側のインピーダンスが高くなる手段１１を設け、
また、端子２とトランジスタ８，９のベースとの
間に、同様な手段１２を設ける。これらの手段１
１，１２は所定の値を有する抵抗でもよく、以
下、これらの手段１１，１２を抵抗にて構成した
場合について説明する。

入力端子３からの映像信号のブランキング期
間、トランジスタ７がオン状態になると、トラン
ジスタ７のベース・エミツタ間の静電容量Ｃ_BEに
充電が行なわれ、ブランキング期間が過ぎると、
トランジスタ７がオフ状態となつてＣ_BEが放電す
ることは、第２図において説明したとおりであ
る。

ところで、Ｃ_BEに直列に抵抗１１が接続してあ
るから、この抵抗１１により、Ｃ_BEの放電による
電流の波高値は小さくなる。したがつて、Ｃ_BEの
放電による出力端子５に現われる雑音は充分に抑
圧されることになる。

トランジスタ９のベース・エミツタ間の静電容
量の放電による雑音も、同様にして、抵抗１２に
より充分に抑圧される。

このようにして、出力端子５に得られる映像信
号は、トランジスタ７，９のベース・エミツタ間
の静電容量の充放電による雑音の影響を受けるこ
とがない。

また、抵抗１１，１２を設けたことにより、ブ
ランキングパルスに混入している雑音がＣ_BEを通
つて出力端子５に現われることが軽減され、さら
に、端子１，２間に供給されるブランキングパル
スのレベルを大きくすることができるから、ブラ
ンキングパルスのレベルの設定が容易になる。

従来のブランキング回路では、先に説明したよ
うに、出力端子に現われるブランキングパルスの
漏洩による雑音を小さくするために、ブランキン
グパルスのレベルを低くし、その結果として、ト
ランジスタ７，８，９，１０のスイツチング動作
が不安定になるのを避けるために、トランジスタ
７，８，９，１０のベースからみた入力側のイン
ピーダンスを低くしていた。

これに対し、この実施では、抵抗１１，１２を
設けることにより、トランジスタ７，８，９，１
０のベースからみた入力側のインピーダンスを高
くしているが、この高くした分ブランキングパル
スのレベルを高めてトランジスタ７，８，９，１
０のスイツチング動作を確実にすることができ
る。これは、出力端子５に現われるブランキング
パルスの漏洩による雑音を無視できるようになる
ためである。以下、この点について説明する。

第３図において、いま、トランジスタ１０のベ
ース・コレクタ間の静電容量をＣ_BCとすると、入
力端子１からみた等価回路は、この入力端子１と
出力端子５と間に、静電容量Ｃ_BE，Ｃ_BCの並列回
路と抵抗１１とが直列に接続されたものとなる。
ここで、この並列回路の合成静電容量をＣ（＝Ｃ
_BE＋Ｃ_BC）とし、入力端子１から供給される信号
の周波数をｆとすると、この信号に対する並列回
路のインピーダンスZcは次のように表わされ
る。

Zc＝１／２πｆＣ そこで、ブランキングパルスを水平ブランキン
グパルスとすると、そのパルス幅は約10μsecで
あり、その水平ブランキングパルスは約20μsec
の周期の基本波とその高調波とからなつている。

ここで、合成静電容量Ｃを10pFとして、水平
ブランキングパルスの基本波とたとえば100次の
高調波との上記並列回路のインピーダンスZcを
みると、 基本数：約318kΩ 100次高調波：約3.18kΩ となる。したがつて、抵抗１１が設けられない場
合には、高調波に対するインピーダンスが非常に
小さく、出力端子５に漏れ込みやすいことにな
る。

これに対して、トランジスタ７，１０のベース
と入力端子１との間に抵抗１１を設けると、高調
波に対しても入力端子１と出力端子５との間のイ
ンピーダンスが高くなり、高調波の出力端子５へ
の漏れ込みが低減される。たとえば、抵抗１１の
抵抗値を300kΩとすると、100次高調波の出力端
子５への漏れ込みは抵抗１１を設けないときの約
1/100となる。

以上のように、抵抗１１，１２は、ブランキン
グパルスの出力端子５への漏れ込みを低減すると
いう効果もあり、これによつてブランキングパル
スのレベルを高めることができるのである。

なお、インピーダンスを高める手段１１，１２
として、抵抗を用いた場合について説明したが、
これに限られるものではなく、また、前記手段と
しては、出力インピーダンスが高い回路であつて
もよい。

なおまた、上述の如く、NPN型トランジスタ
を用いて構成した実施例を示したが、PNP型トラ
ンジスタを用いても同様の効果を表わすブランキ
ング回路を構成することができることは明らかで
ある。

以上説明したように、本考案によれば、ブラン
キングパルスによりオン・オフ制御されるトラン
ジスタのベース端子に、該ベース端子からみた入
力側のインピーダンスを高くする手段を単に設け
るだけでよいから、前記トランジスタのベース・
エミツタ間の静電容量の充放電に伴なう雑音を充
分に抑圧することができ、従来技術にない優れた
機能のブランキング回路を低コストで提供するこ
とができる。

【図面の簡単な説明】

第１図は従来のブランキング回路の一例を示す
回路図、第２図は第１図のブランキング回路の動
作を説明するための説明図、第３図は本発明によ
るブランキング回路の一実施例を示す回路図、第
４図は従来のブランキング回路の他の例を示す回
路図である。

Claims (1)

【実用新案登録請求の範囲】
1. 映像信号がエミツタ端子から共通に供給される
   第１、第２のトランジスタと、一定レベルの電流
   がエミツタ端子から共通に供給される第３、第４
   のトランジスタとの夫々のベースにブランキング
   パルスを供給することにより、前記夫々のトラン
   ジスタをオン・オフ制御し、前記一定レベルの電
   流により、所定レベルに設定されたブランキング
   期間を有する映像信号を得ることができるように
   したブランキング回路において、前記夫々のトラ
   ンジスタのベース端子の入力側を高インピーダン
   スにするための手段を設け、前記各トランジスタ
   のベース・エミツタ間の静電容量に起因する雑音
   を減衰可能に構成したことを特徴とするブランキ
   ング回路。