JP3278076B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP3278076B2 JP3278076B2 JP21632192A JP21632192A JP3278076B2 JP 3278076 B2 JP3278076 B2 JP 3278076B2 JP 21632192 A JP21632192 A JP 21632192A JP 21632192 A JP21632192 A JP 21632192A JP 3278076 B2 JP3278076 B2 JP 3278076B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- current
- transistor
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Manipulation Of Pulses (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図５、図６及び図８） 発明が解決しようとする課題（図７及び図８） 課題を解決するための手段（図１及び図２） 作用 実施例（図１〜図４） （１）第１の実施例（図１） （２）第２の実施例（図２） （３）他の実施例（図３及び図４） 発明の効果
【０００２】
【産業上の利用分野】本発明はクランプ回路に関し、例
えば正負対称の３値パルスよりなる３値同期信号が付加
されて伝送される伝送信号の直流レベルを所定レベルに
一致させるものに適用して好適なものである。
えば正負対称の３値パルスよりなる３値同期信号が付加
されて伝送される伝送信号の直流レベルを所定レベルに
一致させるものに適用して好適なものである。
【０００３】
【従来の技術】従来、放送衛星を用いた衛星テレビジヨ
ン放送においては、限られた帯域で高品位テレビジヨン
信号を伝送するためＭＵＳＥ（multiple sub-nyquist s
ampling encoding）方式による帯域圧縮技術が利用され
ており、圧縮後の高品位テレビジヨン信号を周波数変調
して伝送するようになされている。
ン放送においては、限られた帯域で高品位テレビジヨン
信号を伝送するためＭＵＳＥ（multiple sub-nyquist s
ampling encoding）方式による帯域圧縮技術が利用され
ており、圧縮後の高品位テレビジヨン信号を周波数変調
して伝送するようになされている。
【０００４】一方、この衛星テレビジヨン放送の受信に
は、図５に示すような受信装置１が用いられており、チ
ユーナで選局されたテレビジヨン放送をＦＭ（frequenc
y modulation）復調し、復調されたＭＵＳＥ信号Ｓ１を
ローパスフイルタ２、クランプ回路３及びアナログ／デ
イジタル変換回路４順次介してデイジタル映像信号Ｓ２
に変換して信号処理するようになされている。
は、図５に示すような受信装置１が用いられており、チ
ユーナで選局されたテレビジヨン放送をＦＭ（frequenc
y modulation）復調し、復調されたＭＵＳＥ信号Ｓ１を
ローパスフイルタ２、クランプ回路３及びアナログ／デ
イジタル変換回路４順次介してデイジタル映像信号Ｓ２
に変換して信号処理するようになされている。
【０００５】ここで衛星放送や衛星通信の場合には、Ｎ
ＴＳＣ方式によるテレビジヨン放送の場合とは異なり、
デイジタル信号処理するときに必要な正確な位相を得る
ことができる理由から３値同期方式が用いられており、
この方式は信号が多少歪を受ける場合にも比較的安定に
ゼロクロス点の基準位相を得ることができる利点があ
る。
ＴＳＣ方式によるテレビジヨン放送の場合とは異なり、
デイジタル信号処理するときに必要な正確な位相を得る
ことができる理由から３値同期方式が用いられており、
この方式は信号が多少歪を受ける場合にも比較的安定に
ゼロクロス点の基準位相を得ることができる利点があ
る。
【０００６】このクランプ回路３は（図６）、差動アン
プ３Ａの反転入力端の電位をバツフア３Ｃを介してクラ
ンプ電圧設定用のコンデンサＣに保持される電位によつ
て与え、非反転入力端に入力される復調ＭＵＳＥ信号Ｓ
１の直流レベルを当該電位に追従させるようになされて
いる。
プ３Ａの反転入力端の電位をバツフア３Ｃを介してクラ
ンプ電圧設定用のコンデンサＣに保持される電位によつ
て与え、非反転入力端に入力される復調ＭＵＳＥ信号Ｓ
１の直流レベルを当該電位に追従させるようになされて
いる。
【０００７】そしてクランプ回路３は、コンパレータ３
ＢによつてコンデンサＣの電位をクランンプパルスＣＬ
Ｐの立ち下がつている期間（図８（Ｂ））、ＭＵＳＥ信
号Ｓ３の３値シンク部分の電圧（図８（Ａ））と基準ク
ランプ電位Ｖ１とを比較してフイードバツク制御するよ
うになされている。
ＢによつてコンデンサＣの電位をクランンプパルスＣＬ
Ｐの立ち下がつている期間（図８（Ｂ））、ＭＵＳＥ信
号Ｓ３の３値シンク部分の電圧（図８（Ａ））と基準ク
ランプ電位Ｖ１とを比較してフイードバツク制御するよ
うになされている。
【０００８】
【発明が解決しようとする課題】ところでこの３値シン
クと基準クランプ電圧Ｖ１との比較に用いられるコンパ
レータ３Ｂは、図７に示すようにトランジスタＱ１、Ｑ
２でなる差動対の一方にクランプ基準電位Ｖ１を与え、
他方にＭＵＳＥ信号Ｓ３を供給して両ベース電圧の差電
圧に応じた電流ｉをコレクタ側にカレントミラー接続さ
れたトランジスタＱ４、Ｑ５との接続中点よりコンデン
サＣに入出力させるようになされている。
クと基準クランプ電圧Ｖ１との比較に用いられるコンパ
レータ３Ｂは、図７に示すようにトランジスタＱ１、Ｑ
２でなる差動対の一方にクランプ基準電位Ｖ１を与え、
他方にＭＵＳＥ信号Ｓ３を供給して両ベース電圧の差電
圧に応じた電流ｉをコレクタ側にカレントミラー接続さ
れたトランジスタＱ４、Ｑ５との接続中点よりコンデン
サＣに入出力させるようになされている。
【０００９】ところがコンパレータ３Ｂの利得が小さい
とクランプ能力が低下してクランプ基準電圧Ｖ１への引
き込みが遅れる問題があつた。
とクランプ能力が低下してクランプ基準電圧Ｖ１への引
き込みが遅れる問題があつた。
【００１０】一方、クランプ能力を向上させるためコン
パレータ３Ｂの利得を上げようとすると入力ダイナミツ
クレンが狭くなり、特に衛生放送のように雑音成分が多
く重畳するＳＮ比の悪い映像信号の場合には（図８
（Ａ））、入力ダイナミツクレンジが狭くなるとこの雑
音成分を拾いやすくなり数１０水平走査期間に亘る輝度
レベルのちらつきが大きく画質を劣化させる問題があつ
た。
パレータ３Ｂの利得を上げようとすると入力ダイナミツ
クレンが狭くなり、特に衛生放送のように雑音成分が多
く重畳するＳＮ比の悪い映像信号の場合には（図８
（Ａ））、入力ダイナミツクレンジが狭くなるとこの雑
音成分を拾いやすくなり数１０水平走査期間に亘る輝度
レベルのちらつきが大きく画質を劣化させる問題があつ
た。
【００１１】このちらつきを無くすには外付けのコンデ
ンサを選ぶことが考えられるが、この場合には面フリツ
カが目だち出し、両者の問題を許容範囲内に抑え込む容
量値は存在しなかつた。
ンサを選ぶことが考えられるが、この場合には面フリツ
カが目だち出し、両者の問題を許容範囲内に抑え込む容
量値は存在しなかつた。
【００１２】本発明は以上の点を考慮してなされたもの
で、ＳＮ比の悪いＭＵＳＥ方式による衛星テレビジヨン
信号が入力される場合にもクランプ回路のコンパレータ
を原因とする輝度レベルのちらつきのすくないＭＵＳＥ
信号受信用のクランプ回路を提案しようとするものであ
る。
で、ＳＮ比の悪いＭＵＳＥ方式による衛星テレビジヨン
信号が入力される場合にもクランプ回路のコンパレータ
を原因とする輝度レベルのちらつきのすくないＭＵＳＥ
信号受信用のクランプ回路を提案しようとするものであ
る。
【００１３】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、正負対称の３値パルスでなる同期
信号の平均レベルの基準直流レベルＶ１に対する差分を
比較手段１０によつて検出し、当該比較手段１０の比較
結果に基づいて入力信号Ｓ２の直流レベルを一定レベル
に帰還制御することにより、入力信号Ｓ２の直流成分を
再生するクランプ回路３において、比較手段１０は、入
力信号Ｓ２の同期信号と基準直流レベルＶ１とを比較
し、電位差を電流差Δｉ（Ｉ３−Ｉ４）に変換する入力
段１１と、当該入力段１１の比較結果に基づいて流れる
電流Ｉ３及びＩ４を折り返し、差電流Δｉによつて出力
端Ｐ０に接続される容量Ｃ１を充放電することによつて
入力信号Ｓ２の直流成分を再生する出力段１３とを備
え、入力段１１は、第１及び第２のトランジスタＱ１及
びＱ２によつて構成され、差動入力端に入力信号Ｓ２及
び基準直流レベルＶ１をそれぞれ入力すると共に、共通
エミツタで定電流源１１Ａ、１１Ｂを介して第１の電源
電圧（−５〔Ｖ〕）に接続される第１の差動増幅手段
と、第３及び第４のトランジスタＱ３及びＱ４によつて
構成され、共通エミツタが第１のトランジスタＱ１のコ
レクタに接続されると共に、当該第３及び第４のトラン
ジスタＱ３及びＱ４は正負逆相のパルス信号ＣＬＰ１及
びＣＬＰ２を差動入力端に入力する第２の差動増幅手段
と、第５及び第６のトランジスタＱ５及びＱ６によつて
構成され、共通エミツタが第２のトランジスタＱ２のコ
レクタに接続されると共に、当該第５及び第６のトラン
ジスタＱ５及びＱ６は第４及び第３のトランジスタＱ４
及びＱ３の差動入力端を共用する第３の差動増幅手段
と、コレクタで第４及び第５のトランジスタＱ４及びＱ
５のコレクタに接続されると共に、エミツタで第１及び
第２のバイアス抵抗Ｒ１及びＲ２を介して第２の電源電
圧（５〔Ｖ〕）に接続される第７及び第８のトランジス
タＱ７及びＱ８とにより構成され、出力段１３は、第７
及び第８のトランジスタＱ７及びＱ８にカレントミラー
接続され、エミツタで第３及び第４のバイアス抵抗Ｒ３
及びＲ４を介して第２の電源電圧（５〔Ｖ〕）に接続さ
れる第９及び第１０のトランジスタＱ９及びＱ１０と、
第１１及び第１２のトランジスタＱ１３及びＱ１４のカ
レントミラー接続によつて構成され、コレクタで第９及
び第１０のトランジスタＱ９及びＱ１０のコレクタに接
続されると共に、エミツタで第５及び第６のバイアス抵
抗Ｒ５及びＲ６を介して第１の電源電圧（−５〔Ｖ〕）
に接続される定電流源とにより構成されるようにする。
め本発明においては、正負対称の３値パルスでなる同期
信号の平均レベルの基準直流レベルＶ１に対する差分を
比較手段１０によつて検出し、当該比較手段１０の比較
結果に基づいて入力信号Ｓ２の直流レベルを一定レベル
に帰還制御することにより、入力信号Ｓ２の直流成分を
再生するクランプ回路３において、比較手段１０は、入
力信号Ｓ２の同期信号と基準直流レベルＶ１とを比較
し、電位差を電流差Δｉ（Ｉ３−Ｉ４）に変換する入力
段１１と、当該入力段１１の比較結果に基づいて流れる
電流Ｉ３及びＩ４を折り返し、差電流Δｉによつて出力
端Ｐ０に接続される容量Ｃ１を充放電することによつて
入力信号Ｓ２の直流成分を再生する出力段１３とを備
え、入力段１１は、第１及び第２のトランジスタＱ１及
びＱ２によつて構成され、差動入力端に入力信号Ｓ２及
び基準直流レベルＶ１をそれぞれ入力すると共に、共通
エミツタで定電流源１１Ａ、１１Ｂを介して第１の電源
電圧（−５〔Ｖ〕）に接続される第１の差動増幅手段
と、第３及び第４のトランジスタＱ３及びＱ４によつて
構成され、共通エミツタが第１のトランジスタＱ１のコ
レクタに接続されると共に、当該第３及び第４のトラン
ジスタＱ３及びＱ４は正負逆相のパルス信号ＣＬＰ１及
びＣＬＰ２を差動入力端に入力する第２の差動増幅手段
と、第５及び第６のトランジスタＱ５及びＱ６によつて
構成され、共通エミツタが第２のトランジスタＱ２のコ
レクタに接続されると共に、当該第５及び第６のトラン
ジスタＱ５及びＱ６は第４及び第３のトランジスタＱ４
及びＱ３の差動入力端を共用する第３の差動増幅手段
と、コレクタで第４及び第５のトランジスタＱ４及びＱ
５のコレクタに接続されると共に、エミツタで第１及び
第２のバイアス抵抗Ｒ１及びＲ２を介して第２の電源電
圧（５〔Ｖ〕）に接続される第７及び第８のトランジス
タＱ７及びＱ８とにより構成され、出力段１３は、第７
及び第８のトランジスタＱ７及びＱ８にカレントミラー
接続され、エミツタで第３及び第４のバイアス抵抗Ｒ３
及びＲ４を介して第２の電源電圧（５〔Ｖ〕）に接続さ
れる第９及び第１０のトランジスタＱ９及びＱ１０と、
第１１及び第１２のトランジスタＱ１３及びＱ１４のカ
レントミラー接続によつて構成され、コレクタで第９及
び第１０のトランジスタＱ９及びＱ１０のコレクタに接
続されると共に、エミツタで第５及び第６のバイアス抵
抗Ｒ５及びＲ６を介して第１の電源電圧（−５〔Ｖ〕）
に接続される定電流源とにより構成されるようにする。
【００１４】また本発明においては、出力段１３は、第
１３、第１４及び第１５のトランジスタＱ１１、Ｑ１２
及びＱ１５によつて構成され、エミツタで第９、第１０
及び第１１のトランジスタＱ９、Ｑ１０及びＱ１５のコ
レクタに接続されると共に、コレクタで出力端Ｐ０、第
１２のトランジスタＱ１４のコレクタ及び出力端Ｐ０に
接続され、ベースで第７、第８及び第１２のトランジス
タＱ７、Ｑ８及びＱ１２のコレクタに接続される電流増
幅率補償手段を有するようにする。さらに本発明におい
ては、また入力段１１は第１の差動増幅手段を構成する
第１及び第２のトランジスタＱ１及びＱ２のエミツタ間
にエミツタ抵抗Ｒ２１を有するようにする。
１３、第１４及び第１５のトランジスタＱ１１、Ｑ１２
及びＱ１５によつて構成され、エミツタで第９、第１０
及び第１１のトランジスタＱ９、Ｑ１０及びＱ１５のコ
レクタに接続されると共に、コレクタで出力端Ｐ０、第
１２のトランジスタＱ１４のコレクタ及び出力端Ｐ０に
接続され、ベースで第７、第８及び第１２のトランジス
タＱ７、Ｑ８及びＱ１２のコレクタに接続される電流増
幅率補償手段を有するようにする。さらに本発明におい
ては、また入力段１１は第１の差動増幅手段を構成する
第１及び第２のトランジスタＱ１及びＱ２のエミツタ間
にエミツタ抵抗Ｒ２１を有するようにする。
【００１５】
【作用】入力段１１を構成する第１の差動増幅手段で電
位差を電流差Δｉ（Ｉ３−Ｉ４）を有する電流Ｉ３及び
Ｉ４に変換し、当該比較結果に基づいて流れる電流Ｉ３
及びＩ４を出力端Ｐ０側に折り返して差電流Δｉによつ
て出力端Ｐ０に接続される容量Ｃ１を充放電させること
により出力端Ｐ０におけるダイナミツクレンジを従来に
比して一段と広くできる。これにより差電圧に対する制
御能力を向上でき、正負対称の３値パルスでなる同期信
号の平均レベルを基準直流レベルＶ１に短時間で追い込
むことができる。
位差を電流差Δｉ（Ｉ３−Ｉ４）を有する電流Ｉ３及び
Ｉ４に変換し、当該比較結果に基づいて流れる電流Ｉ３
及びＩ４を出力端Ｐ０側に折り返して差電流Δｉによつ
て出力端Ｐ０に接続される容量Ｃ１を充放電させること
により出力端Ｐ０におけるダイナミツクレンジを従来に
比して一段と広くできる。これにより差電圧に対する制
御能力を向上でき、正負対称の３値パルスでなる同期信
号の平均レベルを基準直流レベルＶ１に短時間で追い込
むことができる。
【００１６】また電流増幅率補償手段を出力段１３に設
けることにより動作温度の変動による電流Ｉ３及びＩ４
の変動を抑制することができ、さらに入力段１１の第１
及び第２のトランジスタＱ１及びＱ２のエミツタ間にエ
ミツタ抵抗Ｒ２１を接続して入力ダイナミツクレンジを
広く設定することにより正負対称の３値パルスでなる同
期信号に雑音成分が多く重畳する場合にも当該雑音成分
の影響によらず同期信号の平均レベルを基準直流レベル
Ｖ１に安定に制御することができる。
けることにより動作温度の変動による電流Ｉ３及びＩ４
の変動を抑制することができ、さらに入力段１１の第１
及び第２のトランジスタＱ１及びＱ２のエミツタ間にエ
ミツタ抵抗Ｒ２１を接続して入力ダイナミツクレンジを
広く設定することにより正負対称の３値パルスでなる同
期信号に雑音成分が多く重畳する場合にも当該雑音成分
の影響によらず同期信号の平均レベルを基準直流レベル
Ｖ１に安定に制御することができる。
【００１７】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１８】（１）第１の実施例 図１において１０は衛星放送受信装置において用いられ
るクランプ回路のコンパレータを示し、入力段１１にお
ける１対の差動対をトランジスタＱ１及びＱ２によつて
構成し、トランジスタＱ１のベースにＭＵＳＥ信号Ｓ３
を入力すると共に他方のトランジスタＱ２のベースに一
定電位のクランプ電圧Ｖ１を入力するようになされてい
る。
るクランプ回路のコンパレータを示し、入力段１１にお
ける１対の差動対をトランジスタＱ１及びＱ２によつて
構成し、トランジスタＱ１のベースにＭＵＳＥ信号Ｓ３
を入力すると共に他方のトランジスタＱ２のベースに一
定電位のクランプ電圧Ｖ１を入力するようになされてい
る。
【００１９】ここでトランジスタＱ１及びＱ２のエミツ
タには他端に負の電源電圧（−５〔Ｖ〕）が与えられる
定電流源１１Ａ及び１１Ｂがそれぞれ接続されており、
一定電流Ｉ１及びＩ２を引き込むようになされている。
またトランジスタＱ１及びＱ２のコレクタにはＮＰＮ型
のトランジスタＱ３、Ｑ４及びＱ５、Ｑ６によつて構成
される差動対が接続されており、トランジスタＱ３、Ｑ
６とＱ４、Ｑ５には互いに逆相の関係にあるクランプパ
ルスＣＬＰ１及びＣＬＰ２が入力されるようになされて
いる。
タには他端に負の電源電圧（−５〔Ｖ〕）が与えられる
定電流源１１Ａ及び１１Ｂがそれぞれ接続されており、
一定電流Ｉ１及びＩ２を引き込むようになされている。
またトランジスタＱ１及びＱ２のコレクタにはＮＰＮ型
のトランジスタＱ３、Ｑ４及びＱ５、Ｑ６によつて構成
される差動対が接続されており、トランジスタＱ３、Ｑ
６とＱ４、Ｑ５には互いに逆相の関係にあるクランプパ
ルスＣＬＰ１及びＣＬＰ２が入力されるようになされて
いる。
【００２０】一方、トランジスタＱ４及びＱ５のコレク
タはＰＮＰ型のトランジスタＱ７、Ｑ８及び抵抗Ｒ１、
Ｒ２を介して正の電源電圧（５〔Ｖ〕）に接続されてお
り、復調ＭＵＳＥ信号Ｓ２とクランプ基準電圧Ｖ１との
差電圧ΔＶに応じて増減するコレクタ電流の差電流Δｉ
をトランジスタＱ７及びＱ８にカレントミラー接続され
たトランジスタＱ９及びＱ１０に流し込みトランジスタ
Ｑ７及びＱ８に流れるコレクタ電流Ｉ３及びＩ４を出力
段１３側に折り返すようになされている。
タはＰＮＰ型のトランジスタＱ７、Ｑ８及び抵抗Ｒ１、
Ｒ２を介して正の電源電圧（５〔Ｖ〕）に接続されてお
り、復調ＭＵＳＥ信号Ｓ２とクランプ基準電圧Ｖ１との
差電圧ΔＶに応じて増減するコレクタ電流の差電流Δｉ
をトランジスタＱ７及びＱ８にカレントミラー接続され
たトランジスタＱ９及びＱ１０に流し込みトランジスタ
Ｑ７及びＱ８に流れるコレクタ電流Ｉ３及びＩ４を出力
段１３側に折り返すようになされている。
【００２１】ここでトランジスタＱ９及びＱ１０のエミ
ツタはバイアス用の抵抗Ｒ３及びＲ４を介して正の電源
電圧（５〔Ｖ〕）に接続されており、またコレクタは電
流増幅率補正用のトランジスタＱ１１、Ｑ１２を介して
カレントミラー型の電流源を構成するトランジスタＱ１
３、Ｑ１４にそれぞれ接続されるようになされている。
ツタはバイアス用の抵抗Ｒ３及びＲ４を介して正の電源
電圧（５〔Ｖ〕）に接続されており、またコレクタは電
流増幅率補正用のトランジスタＱ１１、Ｑ１２を介して
カレントミラー型の電流源を構成するトランジスタＱ１
３、Ｑ１４にそれぞれ接続されるようになされている。
【００２２】因に電流源を構成するトランジスタＱ１３
及びＱ１４のエミツタはバイアス用の抵抗Ｒ５及びＲ６
を介して負の電源電圧（−５〔Ｖ〕）にそれぞれ接続さ
れている。そしてコンパレータ１０は電流増幅率補正用
にトランジスタＱ１３のコレクタに接続されるトランジ
スタＱ１５とトランジスタＱ１１の接続中点Ｐ０より引
き出されたコレクタ電流Ｉ３及びＩ４の差電流Δｉをク
ランプ用のコンデンサＣ１に充放電するようになされて
いる。
及びＱ１４のエミツタはバイアス用の抵抗Ｒ５及びＲ６
を介して負の電源電圧（−５〔Ｖ〕）にそれぞれ接続さ
れている。そしてコンパレータ１０は電流増幅率補正用
にトランジスタＱ１３のコレクタに接続されるトランジ
スタＱ１５とトランジスタＱ１１の接続中点Ｐ０より引
き出されたコレクタ電流Ｉ３及びＩ４の差電流Δｉをク
ランプ用のコンデンサＣ１に充放電するようになされて
いる。
【００２３】以上の構成おいて、クランプパルスＣＬＰ
が立ち下がると、すなわち互いに逆相のクランプパルス
ＣＬＰ１が立ち上がり、かつクランプパルスＣＬＰ２が
立ち下がると、クランプ回路１０はクランプ電圧Ｖ１と
ＭＵＳＥ信号Ｓ２との差電圧ΔＶに応じた電流比のコレ
クタ電流Ｉ３及びＩ４を抵抗Ｒ１、Ｒ２及びトランジス
タＱ７、Ｑ８を介して差動対を構成するトランジスタＱ
４及びＱ５にそれぞれ引き込み、出力端Ｐ０側に同一の
電流Ｉ３及びＩ４を折り返す。
が立ち下がると、すなわち互いに逆相のクランプパルス
ＣＬＰ１が立ち上がり、かつクランプパルスＣＬＰ２が
立ち下がると、クランプ回路１０はクランプ電圧Ｖ１と
ＭＵＳＥ信号Ｓ２との差電圧ΔＶに応じた電流比のコレ
クタ電流Ｉ３及びＩ４を抵抗Ｒ１、Ｒ２及びトランジス
タＱ７、Ｑ８を介して差動対を構成するトランジスタＱ
４及びＱ５にそれぞれ引き込み、出力端Ｐ０側に同一の
電流Ｉ３及びＩ４を折り返す。
【００２４】このときコンデンサＣ１に接続される出力
端Ｐ０のダイナミツクレンジはバイアス抵抗Ｒ３とＲ５
による電圧降下及びトランジスタＱ９、Ｑ１１とＱ１
３、Ｑ１５のベース・エミツタ間電圧降下２Ｖf により
＋３．８〔Ｖ〕〜−３．８〔Ｖ〕、すなわち７．６
〔Ｖ〕と従来の場合（５〔Ｖ〕）に比して広範囲におい
てコンデンサＣ１が設定するクランプ電圧で調整するこ
とができる。
端Ｐ０のダイナミツクレンジはバイアス抵抗Ｒ３とＲ５
による電圧降下及びトランジスタＱ９、Ｑ１１とＱ１
３、Ｑ１５のベース・エミツタ間電圧降下２Ｖf により
＋３．８〔Ｖ〕〜−３．８〔Ｖ〕、すなわち７．６
〔Ｖ〕と従来の場合（５〔Ｖ〕）に比して広範囲におい
てコンデンサＣ１が設定するクランプ電圧で調整するこ
とができる。
【００２５】これに対してクランプパルスＣＬＰが立ち
上がつている間は、すなわち前期間とは逆にクランプパ
ルスが立ち下がり、かつクランプパルスＣＬＰ２が立ち
上がると、クランプ回路１０はクランプ電圧Ｖ１とＭＵ
ＳＥ信号Ｓ２との差電圧ΔＶに応じた電流比のコレクタ
電流Ｉ３及びＩ４は前期間とは逆のトランジスタＱ３及
びＱ６より流れ込み、出力端Ｐ０側には折り返されない
ため出力端Ｐ０に接続されるコンデンサＣ１の電位は一
定に保持される。
上がつている間は、すなわち前期間とは逆にクランプパ
ルスが立ち下がり、かつクランプパルスＣＬＰ２が立ち
上がると、クランプ回路１０はクランプ電圧Ｖ１とＭＵ
ＳＥ信号Ｓ２との差電圧ΔＶに応じた電流比のコレクタ
電流Ｉ３及びＩ４は前期間とは逆のトランジスタＱ３及
びＱ６より流れ込み、出力端Ｐ０側には折り返されない
ため出力端Ｐ０に接続されるコンデンサＣ１の電位は一
定に保持される。
【００２６】以上の構成によれば、ＭＵＳＥ信号Ｓ２と
クランプ電圧Ｖ１との差電圧ΔＶに応じて流れるコレク
タ電流Ｉ３及びＩ４を出力端Ｐ０側に折り返すことによ
り、出力側のダイナミツクレンジを広げることができ、
従来に比してコンデンサＣ１によるクランプ電圧の調整
範囲を一段と広げることができる。
クランプ電圧Ｖ１との差電圧ΔＶに応じて流れるコレク
タ電流Ｉ３及びＩ４を出力端Ｐ０側に折り返すことによ
り、出力側のダイナミツクレンジを広げることができ、
従来に比してコンデンサＣ１によるクランプ電圧の調整
範囲を一段と広げることができる。
【００２７】（２）第２の実施例 図１との対応部分に同一符号を比して示す図２におい
て、２０は全体として衛星放送受信装置において用いら
れるクランプ回路のコンパレータを示し、クランプ基準
電圧Ｖ１とＭＵＳＥ信号Ｓ２との電位差を検出する差動
対を構成するトランジスタＱ１及びＱ２のエミツタ間に
負荷抵抗Ｒ２１を接続することを除いて同様の構成を有
している。
て、２０は全体として衛星放送受信装置において用いら
れるクランプ回路のコンパレータを示し、クランプ基準
電圧Ｖ１とＭＵＳＥ信号Ｓ２との電位差を検出する差動
対を構成するトランジスタＱ１及びＱ２のエミツタ間に
負荷抵抗Ｒ２１を接続することを除いて同様の構成を有
している。
【００２８】以上の構成において、コンパレータ２０の
入力ダイナミツクレンジＤＲ１を電流源１１に流れる電
流Ｉ１とトランジスタＱ１、Ｑ２の２つのベース・エミ
ツタ抵抗ｒe 及び負荷抵抗Ｒ２１を用いて表すと（２＊
ｒe ＋Ｒ）＊Ｉ１となり、第１の実施例におけるコンパ
レータ１０のダイナミツクレンジ（２＊ｒe ＊Ｉ１）Ｄ
Ｒ２に比して大きくできる。
入力ダイナミツクレンジＤＲ１を電流源１１に流れる電
流Ｉ１とトランジスタＱ１、Ｑ２の２つのベース・エミ
ツタ抵抗ｒe 及び負荷抵抗Ｒ２１を用いて表すと（２＊
ｒe ＋Ｒ）＊Ｉ１となり、第１の実施例におけるコンパ
レータ１０のダイナミツクレンジ（２＊ｒe ＊Ｉ１）Ｄ
Ｒ２に比して大きくできる。
【００２９】これにより例えば衛星放送が受信される場
合のように雑音が多く重畳したＳＮ比の悪いＭＵＳＥ信
号Ｓ２が受信される場合にも（図８（Ａ））、コンパレ
ータ２０は入力ダイナミツクレンジＤＲ１が広いために
映像信号Ｓ２のデータ値がクランプ波形の最大値又は最
小値のときクランプ電流として最大電流２＊Ｉ１が流れ
ることになる。
合のように雑音が多く重畳したＳＮ比の悪いＭＵＳＥ信
号Ｓ２が受信される場合にも（図８（Ａ））、コンパレ
ータ２０は入力ダイナミツクレンジＤＲ１が広いために
映像信号Ｓ２のデータ値がクランプ波形の最大値又は最
小値のときクランプ電流として最大電流２＊Ｉ１が流れ
ることになる。
【００３０】この結果、クランプ波形に重畳する雑音成
分の割合はダイナミツクレンジに比して相対的に小さく
なり、第１の実施例の場合に比して雑音成分によるクラ
ンプ電流Ｉ３及びＩ４の変動分を格段的に小さくするこ
とができ、コンデンサＣ１の電位を安定させることがで
きる。
分の割合はダイナミツクレンジに比して相対的に小さく
なり、第１の実施例の場合に比して雑音成分によるクラ
ンプ電流Ｉ３及びＩ４の変動分を格段的に小さくするこ
とができ、コンデンサＣ１の電位を安定させることがで
きる。
【００３１】以上の構成によれば、フイードバツククラ
ンプのエラー検出回路を構成するコンパレータの差動対
のエミツタに抵抗Ｒ２１を挿入し、かつＭＵＳＥ信号Ｓ
２とクランプ電圧Ｖ１との差電圧ΔＶに応じて流れるク
ランプ電流Ｉ３及びＩ４を出力端Ｐ０側に折り返すこと
により、伝送状態が悪く雑音が多く含まれるクランプ波
形がコンパレータの比較入力端に入力される場合にも雑
音の影響を小さくすることができ、輝度レベルの変動に
よる画面のちらつきを一段と低減することができる。
ンプのエラー検出回路を構成するコンパレータの差動対
のエミツタに抵抗Ｒ２１を挿入し、かつＭＵＳＥ信号Ｓ
２とクランプ電圧Ｖ１との差電圧ΔＶに応じて流れるク
ランプ電流Ｉ３及びＩ４を出力端Ｐ０側に折り返すこと
により、伝送状態が悪く雑音が多く含まれるクランプ波
形がコンパレータの比較入力端に入力される場合にも雑
音の影響を小さくすることができ、輝度レベルの変動に
よる画面のちらつきを一段と低減することができる。
【００３２】（３）他の実施例 なお上述の実施例においては、コンパレータ１０及び２
０の差動入力段をトランジスタＱ１及びＱ２によるπ型
の回路によつて構成する場合について述べたが、本発明
はこれに限らず、図３及び図４に示すようにＴ型の回路
によつて構成しても良い。
０の差動入力段をトランジスタＱ１及びＱ２によるπ型
の回路によつて構成する場合について述べたが、本発明
はこれに限らず、図３及び図４に示すようにＴ型の回路
によつて構成しても良い。
【００３３】例えばコンパレータ３０の場合には差動対
を構成するトランジスタＱ１及びＱ２のエミツタ間に接
続される抵抗Ｒ３１及びＲ３２の接続中点に電流源３１
を他端を接地して接続すれば良く、またコンパレータ４
０の場合にはトランジスタＱ１及びＱ２のエミツタの接
続中点に電流源４１を他端を接地して接続すれば良い。
を構成するトランジスタＱ１及びＱ２のエミツタ間に接
続される抵抗Ｒ３１及びＲ３２の接続中点に電流源３１
を他端を接地して接続すれば良く、またコンパレータ４
０の場合にはトランジスタＱ１及びＱ２のエミツタの接
続中点に電流源４１を他端を接地して接続すれば良い。
【００３４】また上述の実施例においては、クランプ電
流Ｉ３及びＩ４を折り返し、出力端Ｐ０に接続されるコ
ンデンサＣ１を駆動するトランジスタＱ９、Ｑ１０及び
Ｑ１３に電流増幅率補償用のトランジスタＱ１１、Ｑ１
２及びＱ１５を接続する場合について述べたが、本発明
はこれに限らず、当該トランジスタＱ１１、Ｑ１２及び
Ｑ１５を接続しない場合にも広く適用し得る。このよう
にすれば出力ダイナミツクレンジを一段と広げることが
できる。
流Ｉ３及びＩ４を折り返し、出力端Ｐ０に接続されるコ
ンデンサＣ１を駆動するトランジスタＱ９、Ｑ１０及び
Ｑ１３に電流増幅率補償用のトランジスタＱ１１、Ｑ１
２及びＱ１５を接続する場合について述べたが、本発明
はこれに限らず、当該トランジスタＱ１１、Ｑ１２及び
Ｑ１５を接続しない場合にも広く適用し得る。このよう
にすれば出力ダイナミツクレンジを一段と広げることが
できる。
【００３５】さらに上述の実施例においては、差動対を
ＮＰＮ型のトランジスタによつて構成し、電流源をＰＮ
Ｐ型のトランジスタによつて構成する場合について述べ
たが、本発明はこれに限らず、逆特性のトランジスタに
よつて構成しても良い。
ＮＰＮ型のトランジスタによつて構成し、電流源をＰＮ
Ｐ型のトランジスタによつて構成する場合について述べ
たが、本発明はこれに限らず、逆特性のトランジスタに
よつて構成しても良い。
【００３６】
【発明の効果】上述のように本発明によれば、入力段を
構成する第１の差動増幅手段で電位差を電流差を有する
電流に変換し、当該電流を出力端側に折り返して差電流
によつて出力端に接続される容量を充放電させることに
より出力端におけるダイナミツクレンジを従来に比して
一段と広くでき、これにより差電圧に対する制御能力を
向上でき、正負対称の３値パルスでなる同期信号の平均
レベルを基準直流レベルＶ１に短時間で追い込むことが
できる。
構成する第１の差動増幅手段で電位差を電流差を有する
電流に変換し、当該電流を出力端側に折り返して差電流
によつて出力端に接続される容量を充放電させることに
より出力端におけるダイナミツクレンジを従来に比して
一段と広くでき、これにより差電圧に対する制御能力を
向上でき、正負対称の３値パルスでなる同期信号の平均
レベルを基準直流レベルＶ１に短時間で追い込むことが
できる。
【００３７】また入力段の第１及び第２のトランジスタ
のエミツタ間にエミツタ抵抗を接続して入力ダイナミツ
クレンジを広く設定することにより正負対称の３値パル
スでなる同期信号に雑音成分が多く重畳する場合にも当
該雑音成分の影響によらず同期信号の平均レベルを基準
直流レベルに安定に制御することができる。
のエミツタ間にエミツタ抵抗を接続して入力ダイナミツ
クレンジを広く設定することにより正負対称の３値パル
スでなる同期信号に雑音成分が多く重畳する場合にも当
該雑音成分の影響によらず同期信号の平均レベルを基準
直流レベルに安定に制御することができる。
【図１】本発明によるクランプ回路の第１の実施例を示
す接続図である。
す接続図である。
【図２】本発明によるクランプ回路の第２の実施例を示
す接続図である。
す接続図である。
【図３】他の実施例を示す接続図である。
【図４】他の実施例を示す接続図である。
【図５】受信装置の説明に供するブロツク図である。
【図６】クランプ回路の説明に供する接続図である。
【図７】従来のコンパレータの構成を示す接続図であ
る。
る。
【図８】水平同期信号の説明に供する信号波形図であ
る。
る。
１……受信装置、２……ローパスフイルタ、３……クラ
ンプ回路、４……アナログ／デイジタル変換回路、３
Ｂ、１０、２０、３０、４０……コンパレータ。
ンプ回路、４……アナログ／デイジタル変換回路、３
Ｂ、１０、２０、３０、４０……コンパレータ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/16 H04N 5/18
Claims (3)
- 【請求項１】正負対称の３値パルスでなる同期信号の平
均レベルの基準直流レベルに対する差分を比較手段によ
つて検出し、当該比較手段の比較結果に基づいて上記入
力信号の直流レベルを一定レベルに帰還制御することに
より、上記入力信号の直流成分を再生するクランプ回路
において、 上記比較手段は、上記入力信号の同期信号と上記基準直
流レベルとを比較し、電位差を電流差に変換する入力段
と、当該入力段の比較結果に基づいて流れる電流を折り
返し、差電流によつて出力端に接続される容量を充放電
することによつて上記入力信号の直流成分を再生する出
力段とを具え、 上記入力段は、第１及び第２のトランジスタによつて構
成され、差動入力端に上記入力信号及び基準直流レベル
をそれぞれ入力すると共に、共通エミツタで定電流源を
介して第１の電源電圧に接続される第１の差動増幅手段
と、 第３及び第４のトランジスタによつて構成され、共通エ
ミツタが上記第１のトランジスタのコレクタに接続され
ると共に、当該第３及び第４のトランジスタは正負逆相
のパルス信号を差動入力端に入力する第２の差動増幅手
段と、 第５及び第６のトランジスタによつて構成され、共通エ
ミツタが上記第２のトランジスタのコレクタに接続され
ると共に、当該第５及び第６のトランジスタは上記第４
及び第３のトランジスタの差動入力端を共用する第３の
差動増幅手段と、 コレクタで上記第４及び第５のトランジスタのコレクタ
に接続されると共に、エミツタで第１及び第２のバイア
ス抵抗を介して第２の電源電圧に接続される第７及び第
８のトランジスタとにより構成され、 上記出力段は、上記第７及び第８のトランジスタにカレ
ントミラー接続され、エミツタで第３及び第４のバイア
ス抵抗を介して上記第２の電源電圧に接続される第９及
び第１０のトランジスタと、 第１１及び第１２のトランジスタのカレントミラー接続
によつて構成され、コレクタで上記第９及び第１０のト
ランジスタのコレクタに接続されると共に、エミツタで
第５及び第６のバイアス抵抗を介して上記第１の電源電
圧に接続される定電流源とにより構成されることを特徴
とするクランプ回路。 - 【請求項２】上記出力段は、第１３、第１４及び第１５
のトランジスタによつて構成され、エミツタで上記第
９、第１０及び第１１のコレクタに接続されると共に、
コレクタで上記出力端、上記第１２のトランジスタのコ
レクタ及び上記出力端に接続され、ベースで上記第７、
第８及び第１２のトランジスタのコレクタに接続される
電流増幅率補償手段を有することを特徴とする請求項１
に記載のクランプ回路。 - 【請求項３】上記入力段は上記第１の差動増幅手段を構
成する上記第１及び第２のトランジスタのエミツタ間に
エミツタ抵抗を有することを特徴とする請求項１に記載
のクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21632192A JP3278076B2 (ja) | 1992-07-22 | 1992-07-22 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21632192A JP3278076B2 (ja) | 1992-07-22 | 1992-07-22 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0646288A JPH0646288A (ja) | 1994-02-18 |
| JP3278076B2 true JP3278076B2 (ja) | 2002-04-30 |
Family
ID=16686701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21632192A Expired - Fee Related JP3278076B2 (ja) | 1992-07-22 | 1992-07-22 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3278076B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113056063B (zh) * | 2021-03-31 | 2024-02-23 | 黄山市瑞兴汽车电子有限公司 | 高精度高可靠led车灯驱动电路 |
-
1992
- 1992-07-22 JP JP21632192A patent/JP3278076B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646288A (ja) | 1994-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1090917A (en) | Positive feedback high gain agc amplifier | |
| JPH0432588B2 (ja) | ||
| US4216396A (en) | Sample-hold phase detector | |
| US3925608A (en) | Arrangement for signal delay, particularly for use in a vertical aperture corrector for television | |
| JP3278076B2 (ja) | クランプ回路 | |
| JPH0532948B2 (ja) | ||
| US3458652A (en) | Gamma correction circuit | |
| EP0074081B1 (en) | Signal processing unit | |
| US5534757A (en) | Amplifying circuit for dynamic focus | |
| US5757232A (en) | High-impedance circuit having reduced stray capacitance | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| JPS6327166A (ja) | ゲインコントロ−ルアンプ | |
| CA1212461A (en) | Signal sampling circuit | |
| GB1565302A (en) | Chroma-burst separator and amplifier | |
| US4931857A (en) | Voltage controlled comb filter | |
| US5703445A (en) | Sawtooth generator with disturbance signal rejection for a deflection apparatus | |
| US4511915A (en) | Color television encoding circuit | |
| JPS59117379A (ja) | 信号サンプリング回路 | |
| JPS6358434B2 (ja) | ||
| JPS5868381A (ja) | 映像信号処理方式 | |
| JPH023586B2 (ja) | ||
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JPS6238375Y2 (ja) | ||
| JPH07121093B2 (ja) | 映像出力回路 | |
| JPH0294806A (ja) | ハイレベルスライス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |