JPH0518307B2 - - Google Patents

Info

Publication number
JPH0518307B2
JPH0518307B2 JP58155249A JP15524983A JPH0518307B2 JP H0518307 B2 JPH0518307 B2 JP H0518307B2 JP 58155249 A JP58155249 A JP 58155249A JP 15524983 A JP15524983 A JP 15524983A JP H0518307 B2 JPH0518307 B2 JP H0518307B2
Authority
JP
Japan
Prior art keywords
video signal
input
amplifier
clamp
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58155249A
Other languages
English (en)
Other versions
JPS6046670A (ja
Inventor
Masayuki Motomya
Takahiko Tamura
Masaharu Tokuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58155249A priority Critical patent/JPS6046670A/ja
Publication of JPS6046670A publication Critical patent/JPS6046670A/ja
Publication of JPH0518307B2 publication Critical patent/JPH0518307B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
    • H04N5/185Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はクランプ回路に関し、特にビデオ信号
のペデスタルクランプ回路に用いて最適なもので
ある。
背景技術とその問題点 TV受像機やVTR等におけるビデオ信号処理
回路では、或るクランプ電位にペデスタルクラン
プしたビデオ信号についてクランプ電位からDC
オフセツトした基準電圧を基準にして信号処理を
行う場合がある。例えば電位E1にペデスタルク
ランプしたビデオ信号をE1+α(αは例えば50%
白セベル)の基準レベルでクリツプして黒側信号
(又は白側信号)を取り出すような信号処理が黒
再生回路に用いられることがある。
この場合にはE1の外にE1+α(又はE−α)の
基準電圧が必要となる。この基準電圧E1±αが
固定であると、クランプ電位E1を調整したとき
基準レベルのオフセツト分α(50%白)が実質的
に変化する。このためクランプ電位E1と基準レ
ベルE1±αとの差を一定にしたままE1を変化さ
せるような回路が必要となり、回路構成が複雑と
なる上、信号処理の誤差要因が増えて好ましくな
い。
このため従来より第1図のような2つのクラン
プ回路を使用したビデオ信号処理回路が採用され
ている。第1図においてビデオ信号入力はクラン
プコンデンサCを経てクランプ回路1に与えら
れ、そのペデスタルが第1のクランプ電囲E1
クランプされたビデオ出力VE1が得られる。この
出力はビデオ信号処理回路2に送られて、基準レ
ベルE1+α(又は−α)に関しての処理(例えば
クリツプ又はスライス)が行われる。処理出力は
第2のクランプ回路3に入力され、第2のクラン
プ電位Epにペデスタルクランプされた信号VEP
形成される。このクランプ出力は第2のビデオ信
号処理回路4で処理されてから次段へ導出され
る。
第1図の構成によれば、クランプ電位E1とEp
とは独立であり、Epをどのように変化させても、
ビデオ信号処理回路2において基準レベルE1
αがクランプ電位E1に対して変化することはな
い。従つて正確な信号処理が期待できるが、2つ
のクランプ回路1,3を使用するため回路が複雑
となる欠点を有する。
発明の目的 本発明は上述の問題点を解消した簡単な構成の
クランプ回路を提供するものである。
発明の概要 本発明のクランプ回路は、クランプコンデンサ
Cを介して入力ビデオ信号が供給される入力アン
プ6と、この入力アンプ6の出力と第1の基準電
圧EPとをビデオ信号のペデスタル区間において
比較して誤差出力を形成する誤差アンプ3と、上
記誤差出力を上記入力アンプ6の入力端に帰還し
て上記クランプコンデンサCの充電量を制御する
帰還ライン9とから成り、上記入力アンプ6の出
力端より上記第1の基準電圧EPにクランプされ
た第1のビデオ信号VEPを得るように構成してあ
る。
上記入力アンプ6は、エミツタ電流源Q03,
Q04を夫々が持つと共に抵抗R08を介してエ
ミツタ間が結合され、一方のベースに上記入力ビ
デオ信号が供給され、他方のベースに一定電圧
E1が供給された一対の差動対トランジスタQ0
6,Q07と、上記一定電圧がベースに供給され
ている差動対トランジスタの一方(Q07)とベ
ースが共通接続されていると共にエミツタに電流
源Q05を持ち、コレクタから上記第1の基準電
圧EPを発生するトランジスタQ08とから成つ
ている。
上記誤差アンプ3は、上記入力アンプ6の出力
epと上記第1の基準電圧EPとを入力として上記ペ
デスタル区間において作動される一対の差動対ト
ランジスタQ13,Q14から成るコンパレータ
7と、 上記コンパレータ7の出力を電流信号として上
記帰還ライン9に導出するカレントミラー回路
(トランジスタQ15、ダイオードD)とから成
つている。
上記入力アンプ6の差動対トランジスタQ0
6,Q07のエミツタ間を結合している上記抵抗
R08に電流を流してこの差動対のDCバランス
を変更することにより、上記入力ビデオ信号が供
給されている差動対トランジスタQ06のベース
入力端より、上記抵抗R08の電圧降下分を含む
第2の基準電圧E1−αにクランプされた第2の
ビデオ信号VE1−αを得る構成になついる。
この構成により、簡単な回路でもつて互いに独
立の異なる電圧クランプされた2つのビデオ信号
を得ることができる。
実施例 以下本発明を実施例に基いて説明する。
第2図は本発明によるクランプ回路方式を用い
たビデオ信号処理回路の基本構成を示すブロツク
図で、第3図はその動作を示す波形図である。ビ
デオ信号入力はクランプコンデンサCを経て差動
段で構成された入力アンプ6に与えられ、ほぼ1
倍のゲインでもつて第1図と同じビデオ信号処理
回路2に導出される。この入力アンプ6には、基
準電圧E1が与えられ、後段のクランプ回路3と
の協働により基本的には電圧E1及び他の電圧Ep
にペデスタルクランプされた第3図A及びCに示
す2つのビデオ信号が形成される。EpはE1に基
いて形成された一定の基準電圧である。
入力アンプ6は差動アンプであつて外部から
DCオフセツト信号(電流)を注入することによ
り、そのDCオフセツト分(差動段のバランス状
態)を調整(変更)することが可能である。この
オフセツト調整により、第3図BのようにE1
αのレベルにペデスタルがE1からαだけオフセ
ツトクランプされたビデオ信号が簡単に得られ
る。このビデオ信号VE1−αはビデオ信号処理回
路2に導出され、例えば第3図BのレベルE1
下の黒信号をスライスによつて取出し、黒信号の
ピークレベルがペデスタルレベルと一致するよう
に黒伸長する信号処理が行われる。
ビデオ信号処理回路2の出力はクランプコンデ
ンサCと共にクランプ回路を構成する誤差アンプ
30に送られる。この誤差アンプ30は基本的に
は、クランプ電圧Epと入力ビデオ信号のペデス
タルレベルとを比較するコンパレータであつて、
その誤差出力は帰還ライン9を介して入力アンプ
6の入力点(クランプコンデンサCの一端)に帰
還される。即ち、Epとペデスタルレベルとの間
に差があれば、差分が電流信号としてクランプコ
ンデンサCに流入または流出し、コンデンサCに
保持されている直流電圧が補正される。この結
果、誤差アンプ30の出力からクランプ電圧Ep
にペデスタルクランプされたビデオ信号VEPが得
られる。このビデオ信号は第1図と同様なビデオ
信号処理回路4で処理される。
このような本発明によるクランプ方式は、1つ
のフイードバツク形誤差アンプ30と入力アンプ
6とを用いて実質的に2つの異なるレベルEp
びE1−αにペデスタルクランプされた信号を得
ることができると共に、その一方のクランプ電圧
Epを変化させても他のクランプ電圧E1−αは変
動しないという特徴を有している。
第4図は第2図のクランプ回路図の詳細を示す
回路図であつて、点線で囲つた部分が第2図の各
ブロツクに対応する。
ビデオ信号はクランプコンデンサCを介して端
子T2から入力アンプ6に入力される。この入力
アンプ6はエミツタ間が抵抗R08で結合された
一対の入力トランジスタQ06,Q07を備えて
いて、入力ビデオ信号は一方のトランジスタQ0
6に与えられる。他方のトランジスタQ07のベ
ースには、基準電圧E1(第3図A)が与えられて
いる。
トランジスタ対Q06,Q07の夫々のエミツ
タに定電流源Q03,Q04が接続され、定電流
I1,I2が流されている。従つて入力ビデオ信号に
よる一方のトランジスタQ06のコレクタ電流の
変化分は、抵抗R08を通じて他方のトランジス
タQ07のエミツタ側に伝達され、Q07のコレ
クタ電流の変化となつて現われる。即ち、トラン
ジスタQ06のコレクタ電流が増大すると、その
増加分は抵抗R08を通つて電流源Q04に流れ
込むので、トランジスタQ07のコレクタ電流は
減少する。Q07のコレクタ電流は負荷抵抗R0
9を通つて流れ、Q07のコレクタから信号電圧
が取り出される。増巾ゲインはほゞ1である。
トランジスタQ07のコレクタの信号は、誤差
アンプ30のコンパレータ7を構成する一対のト
ランジスタQ13,Q14の一方(Q13)に与
えられる。
コンパレータ7の他方のトランジスタQ14に
は、第3図Cに示すクランプ電位Epが与えられ
る。この電位Epは既述の基準電圧E1(第3図A)
を基にして形成される一定電圧である。即ち、基
準電圧E1はトランジスタQ08のベースに供給
され、またQ08のエミツタには定電流源Q05
(電流I3=I1)が結合され、Q08のコレクタに
Ep=E2−I3R10(E2は電源電圧、R10はQ0
8のコレクタ負荷抵抗)なるクランプ電位Ep
与えられる。この電位EpはトランジスタQ14
のベースに与えられる。
誤差アンプ30のコンパレータ7は、トランジ
スタQ13,Q14の共通エミツタに結合された
パルス源8から与えられるペデスタル部分のクラ
ンプパルス(電流Ip)によつて活性状態となり、
クランプ電位Epとビデオ信号(Q07のコレク
タ)のペデスタルレベルepとが比較される。比
較結果の差分電圧はトランジスタQ15、ダイオ
ードDから成るカレントミラー構成の能動負荷に
よつて電流に変換され、帰還ライン9を通つて入
力アンプ6の入力側のクランプコンデンサCに注
入される。
例えばep<Epの場合、コンパレータ7のトラ
ンジスタQ13はオンし、コレクタ電流が導線9
を通つてコンデンサCに充電される。この結果、
トランジスタQ06のベース入力の直流分(ペデ
スタルレベル)が上昇する。逆にep>Epであれ
ば、トランジスタQ14がオンし、カレントミラ
ー回路のダイオードD、トランジスタQ15がオ
ンとなり、コンデンサCから放電電流が帰還ライ
ン9を通つてQ15に流入する。
このようにしてビデオ信号のペデスタルレベル
epとクランプ電位Epとが等しくなるまで、検出
誤差のフイードバツクによるビデオ信号のペデス
タルレベルの修正が行われる。コンパレータ7に
おいて誤差が無くなつた状態では、入力アンプ6
の出力(Q07のコレクタ)においてクランプ電
位Epにペデスタルクランプされたビデオ信号が
得られる。
トランジスタQ07のコレクタは、第2図にお
けるビデオ信号処理回路2の一部を構成する加算
点10となつていて、第4図のゲインコントロー
ルアンプ14からの黒伸長のための加算信号がこ
の加算点10に加えられる。この加算信号は、黒
検出回路13によつて検出された第3図Bの一定
レベル以下の黒信号(斜線部)をゲインコントロ
ールアンプ14で適当なゲインに調整して形成さ
れる。加算点10においては最大2倍の比率で黒
伸長されたビデオ信号が得られ、このビデオ信号
は第2図のように誤差アンプ30を通つて第2の
ビデオ信号処理回路4に導出される。
なおゲインコントロールアンプ14に与えられ
るゲインコントロール信号は、例えば加算点10
の出力のビデオ信号の黒ピーク値とペデスタル電
圧Epとの差を零にするようなコントロール信号
である。このゲインコントロールによる黒伸長で
もつて、第3図Bの点線のように黒ピークとペデ
スタルレベルとが一致したビデオ信号が得られ、
モニター画面において黒再生された映像が得られ
る。
黒検出回路13は、第3図Bに示すように基準
電圧E1のレベル以下に伸びる黒信号をクリツプ
して得る回路であつて、その入力は第3図Aに示
す基準電圧E1にペデスタルクランプされたビデ
オ信号に対して−αだけDCオフセツトされてい
る。この信号はクランプコンデンサCの一端から
得られるが、入力アンプ6はビデオ信号のペデス
タルを第3図Bの如くE1−αにオフセツトさせ
る機能も有している。
入力アンプ6のトランジスタ対Q06,Q07
のエミツタに接続された電流源Q03,Q04の
電流値I1,I2及びクランプ電位Epを発生するトラ
ンジスタQ08のエミツタに接続された電流源Q
05の電流値I3は互に等しく設定されていると仮
定する(I1=I2=I3)。
入力アンプ6の一方のトランジスタQ07及び
Ep設定用のトランジスタQ08の夫々のコレク
タは、既述のフイードバツククランプにより信号
のペデスタル区間において同電位となる。トラン
ジスタQ07及びQ08のコレクタ抵抗Q09及
びR10は等しく設定されていて、また各ベース
も共通接続されていて基準電圧E1が与えられて
いるから、Q07,Q08はペデスタル区間では
同一条件(直流動作点)で動作する。従つてQ0
7のコレクタ電流はQ08のコレクタ電流と等し
くI3(=I1)であり、I2=I3であるからQ06,Q
07のエミツタ結合抵抗R08には電流が流れな
い。このためペデスタル区間でのトランジスタQ
06のベース電位はQ07と同じくE1となる。
即ち、Q06のベースにおけるビデオ信号は第3
図Aに示す如く基準電圧E1にペデスタルクラン
プされている。
ここでトランジスタQ07のエミツタ電流源Q
04の電流値をI2−ΔI2に減少させると、Q07
のコレクタ電流とエミツタ電流との差分ΔI2はエ
ミツタ結合抵抗R08を流れて、トランジスタQ
06のエミツタの電流源Q03に流入する。なお
Q06のエミツタ電流は一定値I1であるから、そ
のコレクタ電流がΔI2だけ減少することになる。
このオフセツト電流が流れることにより、R08
×ΔI2の電位差がQ07とQ06とのエミツタ間
で生ずる。R08×ΔI2を既述のオフセツト量α
に設定すると、Q06のベースにおけるビデオ信
号は、第3図Bの如くにそのペデスタルがE1
αにオフセツトされる。I2の変化分ΔI2を種々に
調整することによりオフセツト分αを可変するこ
とができ、例えばαを50%白レベルに設定するこ
とができる。
入力アンプ6のトランジスタQ06のベースに
おいて得られるE1−αにペデスタルクランプさ
れた第3図Bのビデオ信号は、黒検出回路13に
与えられ、既述の如くレベルE1でクリツプされ
て黒信号が検出される。
第4図の回路構成によれば、基準電圧Epにペ
デスタルクランプされた第1のビデオ信号を1つ
の誤差アンプ30及び入力アンプ6のフイードバ
ツク構成で得る一方、この入力アンプ6の差動対
のバランスを変更すること、又は基準電圧発生回
路の電流源Q05の電流を変化させることにより
別のペデスタル電圧E1−αにオフセツトクラン
プされた第2のビデオ信号が簡単に得られる。ク
ランプ電位EpとE1−αとは独立であり、Epを変
化させても、第3図Bの基準電圧E1と第2のビ
デオ信号のペデスタル電圧E1−αとの関係は変
化することはない。即ち、従来のように2つのク
ランプ回路を用いることなく、互に独立したクラ
ンプレベルの2つのビデオ信号が簡単な回路構成
で得られる。また基準電圧E1に対するオフセツ
ト分αも、回路の大巾な変更なしに簡単に変更で
きる。
発明の効果 本発明は上述のように、互いに独立して変更で
きる2種の異なる基準電圧にクランプされた2つ
のビデオ信号を簡単な回路構成で得ることができ
る。
【図面の簡単な説明】
第1図は従来の2回クランプ方式のビデオ信号
処理回路のブロツク図、第2図は本発明を適用し
た1回クランプ方式のビデオ信号処理回路のブロ
ツク図、第3図はビデオ信号の波形図、第4図は
第2図のブロツクに対応する回路図である。 なお図面に用いられた符号において、30……
誤差アンプ、4……ビデオ信号処理回路、6……
入力アンプ、7……コンパレータ、13……黒検
出回路、14……ゲインコントロールアンプ、C
……クランプコンデンサである。

Claims (1)

  1. 【特許請求の範囲】 1 クランプコンデンサを介して入力ビデオ信号
    が供給される入力アンプと、この入力アンプの出
    力と第1の基準電圧とをビデオ信号のペデスタル
    区間において比較して誤差出力を形成する誤差ア
    ンプと、上記誤差出力を上記入力アンプの入力端
    に帰還して上記クランプコンデンサの充電量を制
    御する帰還ラインとから成り、上記入力アンプの
    出力端より上記第1の基準電圧にクランプされた
    第1のビデオ信号を得るように構成し、 上記入力アンプは、エミツタ電流源を夫々が持
    つと共に抵抗を介してエミツタ間が結合され、一
    方のベースに上記入力ビデオ信号が供給され、他
    方のベースに一定電圧が供給された一対の差動対
    トランジスタと、 上記一定電圧がベースに供給されている差動対
    トランジスタの一方とベースが共通接続されてい
    ると共にエミツタに電流源を持ち、コレクタから
    上記第1の基準電圧を発生するトランジスタとか
    ら成り、 上記誤差アンプは、上記入力アンプの出力と上
    記第1の基準電圧とを入力として上記ペデスタル
    区間において作動される一対の差動対トランジス
    タから成るコンパレータと、 上記コンパレータの出力を電流信号として上記
    帰還ラインに導出するカレントミラー回路とから
    成り、 上記入力アンプの差動対トランジスタのエミツ
    タ間を結合している上記抵抗に電流を流してこの
    差動対のDCバランスを変更することにより、上
    記入力ビデオ信号が供給されている差動対トラン
    ジスタのベース入力端より、上記抵抗の電圧降下
    分を含む第2の基準電圧にクランプされた第2の
    ビデオ信号を得ることを特徴とするクランプ回
    路。
JP58155249A 1983-08-25 1983-08-25 クランプ回路 Granted JPS6046670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58155249A JPS6046670A (ja) 1983-08-25 1983-08-25 クランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58155249A JPS6046670A (ja) 1983-08-25 1983-08-25 クランプ回路

Publications (2)

Publication Number Publication Date
JPS6046670A JPS6046670A (ja) 1985-03-13
JPH0518307B2 true JPH0518307B2 (ja) 1993-03-11

Family

ID=15601790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58155249A Granted JPS6046670A (ja) 1983-08-25 1983-08-25 クランプ回路

Country Status (1)

Country Link
JP (1) JPS6046670A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528873B2 (ja) * 1987-04-20 1996-08-28 株式会社日立製作所 レベル固定回路
JPH01200782A (ja) * 1988-02-04 1989-08-11 Matsushita Electric Ind Co Ltd 直流再生器

Also Published As

Publication number Publication date
JPS6046670A (ja) 1985-03-13

Similar Documents

Publication Publication Date Title
US4292597A (en) Circuit for converting single-ended input signals to a pair of differential output signals
EP0054943B2 (en) Power amplifier for supplying electric power to a load by switching of power supply voltage
US4445054A (en) Full-wave rectifying circuit
JP2665735B2 (ja) クランプ回路
US4463319A (en) Operational amplifier circuit
JPH0145767B2 (ja)
US4818951A (en) Gain control or multiplier circuits
JPH0518307B2 (ja)
JPS606576B2 (ja) 信号変換回路
US4502079A (en) Signal sampling network with reduced offset error
GB1565302A (en) Chroma-burst separator and amplifier
EP1076925B1 (en) Rectifier circuit
JP2558253B2 (ja) 温度補償型カレントスイツチ回路
US6114909A (en) Differential amplifier for correcting offsets at inputs using low capacitance capacitor
JPH08125887A (ja) レベルシフト回路
JP3068903B2 (ja) ゲイン制御回路
JPS62117404A (ja) 可変利得増幅回路
JP2553676B2 (ja) クランプ回路
JPS641785Y2 (ja)
JPH0139014Y2 (ja)
JPH023586B2 (ja)
JPS5950126B2 (ja) 自動利得制御回路
JPS6115477A (ja) 自動利得制御回路
JPH0462207B2 (ja)
JPS6390276A (ja) 映像信号補正回路