JP2553676B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2553676B2 JP2553676B2 JP63304902A JP30490288A JP2553676B2 JP 2553676 B2 JP2553676 B2 JP 2553676B2 JP 63304902 A JP63304902 A JP 63304902A JP 30490288 A JP30490288 A JP 30490288A JP 2553676 B2 JP2553676 B2 JP 2553676B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- potential
- point
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号等の処理回路に用いられるクラン
プ回路に係わり、信号レベルをクランプすると共に入力
信号の振幅を減衰させるクランプ回路に関するものであ
る。
プ回路に係わり、信号レベルをクランプすると共に入力
信号の振幅を減衰させるクランプ回路に関するものであ
る。
従来の技術 第3図は、従来のクランプ回路の回路構成を示す図で
ある。第3図において、1は信号源、2はコンデンサ、
3はクランプ電圧を設定するための定電圧源、4,5は抵
抗、6は出力端子、7,8はNPN型のトランジスタ、VCCは
電源端子である。
ある。第3図において、1は信号源、2はコンデンサ、
3はクランプ電圧を設定するための定電圧源、4,5は抵
抗、6は出力端子、7,8はNPN型のトランジスタ、VCCは
電源端子である。
そして、第3図中のトランジスタ8は、エミッタと接
地用電源端子との間に抵抗4,5を有しており、エミッタ
フォロワ回路として常に機能し、コンデンサ2を通じて
入力されるB点の入力信号を1倍の利得で増幅し、入力
信号をベース・エミッタ間電圧分レベルシフトさせた出
力信号をエミッタ出力から低インピーダンスで出力す
る。
地用電源端子との間に抵抗4,5を有しており、エミッタ
フォロワ回路として常に機能し、コンデンサ2を通じて
入力されるB点の入力信号を1倍の利得で増幅し、入力
信号をベース・エミッタ間電圧分レベルシフトさせた出
力信号をエミッタ出力から低インピーダンスで出力す
る。
トランジスタ7は、通常はオフ状態であり、クランプ
動作する時のみ導通状態になる。例えば、信号源1から
の入力信号がコンデンサ2を通じて与えられ、入力信号
中の最低電位が入力される時、トランジスタ7のエミッ
タ電位(第3図中B点の電位)はベース電位より下が
り、トランジスタ7のベース・エミッタ間が順方向バイ
アスされた時のトランジスタ7の導通によって、コンデ
ンサ2に充電電流を与え、B点の電位をそれ以下に下げ
ないように動作する。
動作する時のみ導通状態になる。例えば、信号源1から
の入力信号がコンデンサ2を通じて与えられ、入力信号
中の最低電位が入力される時、トランジスタ7のエミッ
タ電位(第3図中B点の電位)はベース電位より下が
り、トランジスタ7のベース・エミッタ間が順方向バイ
アスされた時のトランジスタ7の導通によって、コンデ
ンサ2に充電電流を与え、B点の電位をそれ以下に下げ
ないように動作する。
そして、入力信号の電位が上昇する時、トランジスタ
7のベース・エミッタ間が逆方向にバイアスされるた
め、トランジスタ7は遮断状態になり、コンデンサ2へ
の充電を停止する。
7のベース・エミッタ間が逆方向にバイアスされるた
め、トランジスタ7は遮断状態になり、コンデンサ2へ
の充電を停止する。
即ち、このクランプ回路は、トランジスタ7の導通に
よって、B点に入力される入力信号の最低電位を、定電
圧源3の電位よりVBE7低い電位で固定化し、その最低
電位より高い入力信号の部分が、トランジスタ7の遮断
によって影響されず、信号源1の入力信号の振幅をコン
デンサ2を通じて第3図中B点にそのまま伝えるように
再生するのである。
よって、B点に入力される入力信号の最低電位を、定電
圧源3の電位よりVBE7低い電位で固定化し、その最低
電位より高い入力信号の部分が、トランジスタ7の遮断
によって影響されず、信号源1の入力信号の振幅をコン
デンサ2を通じて第3図中B点にそのまま伝えるように
再生するのである。
このようなクランプ回路は、直流結合される後続の回
路に、所定の直流電位で入力信号を与えるためのもの
で、半導体集積回路等で多用され、入力信号の振幅が大
き過ぎる場合に、適切なレベルに減衰させて後続の回路
に伝達する必要がある。
路に、所定の直流電位で入力信号を与えるためのもの
で、半導体集積回路等で多用され、入力信号の振幅が大
き過ぎる場合に、適切なレベルに減衰させて後続の回路
に伝達する必要がある。
そこで、このクランプ回路を用いて、出力振幅を入力
振幅に対して減衰させる場合の動作について、第3図,
第4図を用いて説明する。
振幅に対して減衰させる場合の動作について、第3図,
第4図を用いて説明する。
第4図は、第3図中の主要部の動作波形を示す図であ
り、(a)〜(d)の波形は第3図中のA点〜D点に合
わせて示しており、横軸は時間、縦軸は信号レベルであ
る。そして、同期信号を含む映像信号が入力信号として
与えられ、2〔VP-P〕の振幅の入力信号を0.5〔VP-P〕
の出力振幅に減衰させ、且つ出力信号の最低電位を1
〔V〕に設定する事例の動作で説明する。
り、(a)〜(d)の波形は第3図中のA点〜D点に合
わせて示しており、横軸は時間、縦軸は信号レベルであ
る。そして、同期信号を含む映像信号が入力信号として
与えられ、2〔VP-P〕の振幅の入力信号を0.5〔VP-P〕
の出力振幅に減衰させ、且つ出力信号の最低電位を1
〔V〕に設定する事例の動作で説明する。
ここで、トランジスタ7,8のベース・エミッタ間順方
向電圧を、それぞれVBE7,VBE8=0.7〔V〕とする。第
3図において、信号源1から第4図中の(a)のような
2〔VP-P〕の入力信号が与えられると、下側に突出する
同期信号の部分が入力されると、前述したように、トラ
ンジスタ7が導通状態となって、第3図B点における同
期信号部の電位が、定電圧源3の出力電圧から0.7
〔V〕下がった電位に固定化されると共に、2〔VP-P〕
の入力信号をそのまま大きさで再生する(第4図中の
(b)を参照)。
向電圧を、それぞれVBE7,VBE8=0.7〔V〕とする。第
3図において、信号源1から第4図中の(a)のような
2〔VP-P〕の入力信号が与えられると、下側に突出する
同期信号の部分が入力されると、前述したように、トラ
ンジスタ7が導通状態となって、第3図B点における同
期信号部の電位が、定電圧源3の出力電圧から0.7
〔V〕下がった電位に固定化されると共に、2〔VP-P〕
の入力信号をそのまま大きさで再生する(第4図中の
(b)を参照)。
トランジスタ8は、ベースに入力されるB点の入力信
号を0.7〔V〕レベルシフトして、エミッタ(C点)に
出力する(第4図中の(c)を参照)。
号を0.7〔V〕レベルシフトして、エミッタ(C点)に
出力する(第4図中の(c)を参照)。
第3図のC点と接地用電源端子の間に接続された抵抗
4,5は、3:1の抵抗比に設定しておき、それに合わせて入
力信号を4分の1に減衰させ、第3図のD点(出力端子
6)で0.5〔VP-P〕の出力信号を得る(第4図中の
(d)を参照)。
4,5は、3:1の抵抗比に設定しておき、それに合わせて入
力信号を4分の1に減衰させ、第3図のD点(出力端子
6)で0.5〔VP-P〕の出力信号を得る(第4図中の
(d)を参照)。
発明が解決しようとする課題 ところが、従来のクランプ回路のように、抵抗5の一
端を接地用電源端子に接続して、抵抗4.5の抵抗比で入
力信号を減衰させると、交流振幅の減衰と同時に直流電
位も合わせて減衰するため、出力信号の最低電位を1
〔V〕にしようとすれば、トランジスタ8のエミッタ
(C点)の最低電位が4〔V〕、B点の最低電位が4.7
〔V〕になるように、4.7〔V〕よりVBE7=0.7〔V〕
ほど高い5.4〔V〕の電圧に定電圧源3を設定しなけれ
ばならず、定電圧源3の電圧は入力信号の減衰量と無関
係に設定できなかった。
端を接地用電源端子に接続して、抵抗4.5の抵抗比で入
力信号を減衰させると、交流振幅の減衰と同時に直流電
位も合わせて減衰するため、出力信号の最低電位を1
〔V〕にしようとすれば、トランジスタ8のエミッタ
(C点)の最低電位が4〔V〕、B点の最低電位が4.7
〔V〕になるように、4.7〔V〕よりVBE7=0.7〔V〕
ほど高い5.4〔V〕の電圧に定電圧源3を設定しなけれ
ばならず、定電圧源3の電圧は入力信号の減衰量と無関
係に設定できなかった。
また、トランジスタ8を活性状態で常に動作させるに
は、コレクタ電位をベース電位と同等にするか、それ以
上の電位に設定する必要があり、B点の最低電位を4.7
〔V〕に設定したときの最高電位、即ち6.7〔V〕より
高い電源電圧で動作させる必要があり、回路動作の低電
圧化を図る上で、支障をきたしていた。
は、コレクタ電位をベース電位と同等にするか、それ以
上の電位に設定する必要があり、B点の最低電位を4.7
〔V〕に設定したときの最高電位、即ち6.7〔V〕より
高い電源電圧で動作させる必要があり、回路動作の低電
圧化を図る上で、支障をきたしていた。
本発明は、回路動作の低電圧化を可能にすると共に、
入力信号の減衰量とは無関係に出力クランプレベルを設
定できるクランプ回路を提供することを目的とする。
入力信号の減衰量とは無関係に出力クランプレベルを設
定できるクランプ回路を提供することを目的とする。
課題を解決するための手段 上記目的を達成するために、本発明のクランプ回路
は、所定の基準電位点にベースを接続すると共に、エミ
ッタに第1の電流源を有しエミッタフォロワ回路を成す
一導電型の第1のトランジスタ(9)と、前記第1のト
ランジスタのエミッタにベースを接続し、電源端子にコ
レクタを接続する逆導電型の第2のトランジスタ(7)
と、前記第2のトランジスタのエミッタにベースを接続
し、そのベースにコンデンサを介して入力信号が与えら
れると共に、エミッタに第2の電流源を有しエミッタフ
ォロワ回路を成す一導電型の第3のトランジスタ(10)
と、前記第3のトランジスタのエミッタにベースを接続
し、電源端子にコレクタを接続する逆導電型の第4のト
ランジスタ(8)と、前記第4のトランジスタのエミッ
タと前記基準電位点との間に直列接続された第1,第2の
抵抗(4,5)とを備え、前記第1,第2の抵抗の中間接続
点から出力信号を取り出す構成である。
は、所定の基準電位点にベースを接続すると共に、エミ
ッタに第1の電流源を有しエミッタフォロワ回路を成す
一導電型の第1のトランジスタ(9)と、前記第1のト
ランジスタのエミッタにベースを接続し、電源端子にコ
レクタを接続する逆導電型の第2のトランジスタ(7)
と、前記第2のトランジスタのエミッタにベースを接続
し、そのベースにコンデンサを介して入力信号が与えら
れると共に、エミッタに第2の電流源を有しエミッタフ
ォロワ回路を成す一導電型の第3のトランジスタ(10)
と、前記第3のトランジスタのエミッタにベースを接続
し、電源端子にコレクタを接続する逆導電型の第4のト
ランジスタ(8)と、前記第4のトランジスタのエミッ
タと前記基準電位点との間に直列接続された第1,第2の
抵抗(4,5)とを備え、前記第1,第2の抵抗の中間接続
点から出力信号を取り出す構成である。
作 用 上記の構成により、第1のトランジスタ9のベース・
エミッタ間電圧が第2のトランジスタ7のベース・エミ
ッタ間電圧のレベルシフト分を補償し、コンデンサを通
じて入力される入力信号は、ベース・エミッタ間の順方
向バイアスによる第2のトランジスタ7の導通によっ
て、第2のトランジスタ7のエミッタ電位で入力信号の
クランプレベルが設定される。そして、クランプされた
入力信号を増幅する第3のトランジスタ10は、自身のベ
ース・エミッタ間電圧によって第4のトランジスタ8の
レベルシフト(ベース・エミッタ間電圧)分を補償し、
第4のトランジスタ8のエミッタにおけるクランプレベ
ルを第2のトランジスタ9のエミッタにおけるクランプ
レベルと同レベルにする。従って、第4のトランジスタ
8のエミッタと基準電位点との間に接続された第1,第2
の抵抗による直列回路に、入力信号の交流振幅のみが与
えられ、振幅ゼロの時の直流バイアスが基準電位で定ま
る。即ち、出力側のクランプレベルは一対の相補型トラ
ンジスタのベース・エミッタ間電圧同士で補償され、入
力側のクランプレベルと同レベルになるように動作し
て、出力信号のクランプレベルは基準電位のみで任意に
設定され、交流振幅の減衰量は第1,第2の抵抗の抵抗比
のみで任意に設定される。もし仮に、基準電位を低い電
位に設定すれば、低い電源電圧での回路動作が可能にな
る。
エミッタ間電圧が第2のトランジスタ7のベース・エミ
ッタ間電圧のレベルシフト分を補償し、コンデンサを通
じて入力される入力信号は、ベース・エミッタ間の順方
向バイアスによる第2のトランジスタ7の導通によっ
て、第2のトランジスタ7のエミッタ電位で入力信号の
クランプレベルが設定される。そして、クランプされた
入力信号を増幅する第3のトランジスタ10は、自身のベ
ース・エミッタ間電圧によって第4のトランジスタ8の
レベルシフト(ベース・エミッタ間電圧)分を補償し、
第4のトランジスタ8のエミッタにおけるクランプレベ
ルを第2のトランジスタ9のエミッタにおけるクランプ
レベルと同レベルにする。従って、第4のトランジスタ
8のエミッタと基準電位点との間に接続された第1,第2
の抵抗による直列回路に、入力信号の交流振幅のみが与
えられ、振幅ゼロの時の直流バイアスが基準電位で定ま
る。即ち、出力側のクランプレベルは一対の相補型トラ
ンジスタのベース・エミッタ間電圧同士で補償され、入
力側のクランプレベルと同レベルになるように動作し
て、出力信号のクランプレベルは基準電位のみで任意に
設定され、交流振幅の減衰量は第1,第2の抵抗の抵抗比
のみで任意に設定される。もし仮に、基準電位を低い電
位に設定すれば、低い電源電圧での回路動作が可能にな
る。
実施例 以下、本発明の一実施例に係わるクランプ回路につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第1図において、1は信号源、2はコンデンサ、3は
クランプ電圧を設定するための定電圧源、4,5は抵抗、
6は出力端子、7,8はNPN型のトランジスタ、9,10はPNP
型のトランジスタ、VCCは電源端子であり、第3図中の
同一機能のものは同一番号を付与している。
クランプ電圧を設定するための定電圧源、4,5は抵抗、
6は出力端子、7,8はNPN型のトランジスタ、9,10はPNP
型のトランジスタ、VCCは電源端子であり、第3図中の
同一機能のものは同一番号を付与している。
次に、トランジスタ7,8,9,10のベース・エミッタ間順
方向電圧を、夫々VBE7,VBE8,VBE9,VBE10とし、半導体
集積回路化により全て等しい値(0.7V)に作り込まれた
ものとして、以下に、回路動作を説明する。
方向電圧を、夫々VBE7,VBE8,VBE9,VBE10とし、半導体
集積回路化により全て等しい値(0.7V)に作り込まれた
ものとして、以下に、回路動作を説明する。
第1図中のPNP型のトランジスタ10は、エミッタに電
流源12を有し、常時、エミッタフォロワ回路として機能
する。そのエミッタ出力にベースを接続するNPN型のト
ランジスタ8は、エミッタと基準電位点(E点)との間
に抵抗4,5を有しており、常時、通電状態で動作する。
そして、一対の相補型(NPN型とPNP型)のトランジスタ
(8,10)は、ベース・エミッタ間電圧のレベルシフト分
(VBE8とVBE10と)を互いに補償しあい、B点の入力
信号をそのままエミッタ出力(C点)に伝える。
流源12を有し、常時、エミッタフォロワ回路として機能
する。そのエミッタ出力にベースを接続するNPN型のト
ランジスタ8は、エミッタと基準電位点(E点)との間
に抵抗4,5を有しており、常時、通電状態で動作する。
そして、一対の相補型(NPN型とPNP型)のトランジスタ
(8,10)は、ベース・エミッタ間電圧のレベルシフト分
(VBE8とVBE10と)を互いに補償しあい、B点の入力
信号をそのままエミッタ出力(C点)に伝える。
定電圧源3は、基準電位点(E点)の電位を設定す
る。そして、定電圧源3にベースを接続したトランジス
タ9は、エミッタに電流源11を有し、常時、エミッタフ
ォロワ回路として機能し、トランジスタ7のベースにE
点の基準電位(定電圧源3の電圧)よりVBE9=0.7
〔V〕高い電圧を与える。
る。そして、定電圧源3にベースを接続したトランジス
タ9は、エミッタに電流源11を有し、常時、エミッタフ
ォロワ回路として機能し、トランジスタ7のベースにE
点の基準電位(定電圧源3の電圧)よりVBE9=0.7
〔V〕高い電圧を与える。
トランジスタ7は、通常はオフ状態であり、クランプ
動作する時のみ導通状態になる。例えば、信号源1から
の入力信号がコンデンサ2を通じてエミッタに与えら
れ、入力信号中の最低電位が入力される時、トランジス
タ7のエミッタ電位はベース電位より下がり、トランジ
スタ7のベース・エミッタ間が順方向バイアスされた時
の導通によって、コンデンサ2に充電電流を与え、B点
における入力信号の最低電位をクランプし、B点の電位
をそれ以下に下げないように動作する。即ち、B点の入
力信号の最低電位は、トランジスタ9のエミッタ電位よ
りVBE7低い電位にクランプされ、基準電位とほぼ同じ
電位にクランプされる。
動作する時のみ導通状態になる。例えば、信号源1から
の入力信号がコンデンサ2を通じてエミッタに与えら
れ、入力信号中の最低電位が入力される時、トランジス
タ7のエミッタ電位はベース電位より下がり、トランジ
スタ7のベース・エミッタ間が順方向バイアスされた時
の導通によって、コンデンサ2に充電電流を与え、B点
における入力信号の最低電位をクランプし、B点の電位
をそれ以下に下げないように動作する。即ち、B点の入
力信号の最低電位は、トランジスタ9のエミッタ電位よ
りVBE7低い電位にクランプされ、基準電位とほぼ同じ
電位にクランプされる。
そして、入力信号の電位が上昇する時、トランジスタ
7のベース・エミッタ間が逆方向にバイアスされるた
め、トランジスタ7は遮断状態になって、コンデンサ2
への充電を停止し、信号源1で発生する入力信号がコン
デンサ2を通じて第1図中B点にそのまま伝えられる。
7のベース・エミッタ間が逆方向にバイアスされるた
め、トランジスタ7は遮断状態になって、コンデンサ2
への充電を停止し、信号源1で発生する入力信号がコン
デンサ2を通じて第1図中B点にそのまま伝えられる。
即ち、このクランプ回路は、トランジスタ7の導通に
よって、B点に入力される入力信号の最低電位を基準電
位と同じ電位で固定化し、その最低電位より高い入力信
号の部分はトランジスタ7の影響を受けず、信号源1で
発生する入力信号がコンデンサ2を通じて第3図中B点
にそのままの振幅で伝えるように再生する。
よって、B点に入力される入力信号の最低電位を基準電
位と同じ電位で固定化し、その最低電位より高い入力信
号の部分はトランジスタ7の影響を受けず、信号源1で
発生する入力信号がコンデンサ2を通じて第3図中B点
にそのままの振幅で伝えるように再生する。
ここで、本実施例のクランプ回路を用いて、出力振幅
を入力振幅に対して減衰する場合の動作について、第1
図,第2図を用いて説明する。
を入力振幅に対して減衰する場合の動作について、第1
図,第2図を用いて説明する。
第2図は、第1図中の主要部の動作波形を示す図であ
り、(a)〜(d)の波形は第1図中のA点〜D点に対
応させて示しており、横軸は時間、縦軸は信号レベルで
ある。第3図の従来例と対比するため、同期信号を含む
映像信号が入力信号として与えられ、2〔VP-P〕の振幅
の入力信号を0.5〔VP-P〕の出力振幅に減衰させ、且つ
出力信号の最低電位を1〔V〕に設定する事例の動作で
説明する。
り、(a)〜(d)の波形は第1図中のA点〜D点に対
応させて示しており、横軸は時間、縦軸は信号レベルで
ある。第3図の従来例と対比するため、同期信号を含む
映像信号が入力信号として与えられ、2〔VP-P〕の振幅
の入力信号を0.5〔VP-P〕の出力振幅に減衰させ、且つ
出力信号の最低電位を1〔V〕に設定する事例の動作で
説明する。
ここでも、トランジスタ7,8,9,10のベース・エミッタ
間順方向電圧を、夫々VBE7,VBE8,VBE9,VBE10とし、全
て等しい値(0.7V)であるものとする。第1図におい
て、第2図(a)に示すような2〔VP-P〕の入力信号が
信号源1から与えられると、下側に突出する同期信号の
部分が入力されると、前述したように、トランジスタ7
が導通してコンデンサ2を充電し、第1図B点における
同期信号部の電位が定電圧源3の出力電圧(基準電位)
とほぼ同電位になるように固定化されると共に、2〔V
P-P〕の入力信号をそのままの大きさで再生する。従っ
て、定電圧源3の電圧を1〔V〕に設定すれば、B点に
おける入力信号のクランプレベルは1〔V〕になる(第
2図の(b)を参照)。
間順方向電圧を、夫々VBE7,VBE8,VBE9,VBE10とし、全
て等しい値(0.7V)であるものとする。第1図におい
て、第2図(a)に示すような2〔VP-P〕の入力信号が
信号源1から与えられると、下側に突出する同期信号の
部分が入力されると、前述したように、トランジスタ7
が導通してコンデンサ2を充電し、第1図B点における
同期信号部の電位が定電圧源3の出力電圧(基準電位)
とほぼ同電位になるように固定化されると共に、2〔V
P-P〕の入力信号をそのままの大きさで再生する。従っ
て、定電圧源3の電圧を1〔V〕に設定すれば、B点に
おける入力信号のクランプレベルは1〔V〕になる(第
2図の(b)を参照)。
そして、PNP型のトランジスタ10とNPN型のトランジス
タ8は、ベース・エミッタ間電圧によるレベルシフトを
互いに補償し、トランジスタ8のエミッタ(C点)にB
点と同電位で入力信号と同じ2〔VP-P〕の振幅を出力す
る(第2図の(c)を参照)。
タ8は、ベース・エミッタ間電圧によるレベルシフトを
互いに補償し、トランジスタ8のエミッタ(C点)にB
点と同電位で入力信号と同じ2〔VP-P〕の振幅を出力す
る(第2図の(c)を参照)。
従って、トランジスタ8のエミッタ(C点)における
クランプレベルもB点と同じ1〔V〕であり、クランプ
動作する時のC点とE点との間の電位差はゼロであり、
第1図のC点とE点との間に直列接続された抵抗4,5
は、基準電位に上乗せされる交流振幅を抵抗分割するこ
とになる。即ち、抵抗4,5の抵抗比を3:1の抵抗比に設定
すると、その抵抗比に合わせて入力信号を4分の1に減
衰し、第1図のD点(出力端子6)で0.5〔VP-P〕の出
力信号が得られ、その出力信号のクランプレベルは基準
電位(定電圧源3の電圧)で設定される(第2図の
(d)を参照)。
クランプレベルもB点と同じ1〔V〕であり、クランプ
動作する時のC点とE点との間の電位差はゼロであり、
第1図のC点とE点との間に直列接続された抵抗4,5
は、基準電位に上乗せされる交流振幅を抵抗分割するこ
とになる。即ち、抵抗4,5の抵抗比を3:1の抵抗比に設定
すると、その抵抗比に合わせて入力信号を4分の1に減
衰し、第1図のD点(出力端子6)で0.5〔VP-P〕の出
力信号が得られ、その出力信号のクランプレベルは基準
電位(定電圧源3の電圧)で設定される(第2図の
(d)を参照)。
この実施例の場合、トランジスタ8のベースにおい
て、ダイナミックレンジが確保されていれば、回路全体
は支障無く動作し、ダイナミックレンジを確保するため
の電源電圧は、C点の最高電位3〔V〕にVBE10=0.7
〔V〕を加えた値、3.7〔V〕である。この値は、第3
図の従来例の6.7〔V〕に比べて約1/2の値であり、この
回路構成を実施するにあたり、基準電位を低く設定すれ
ば、非常に低い電源電圧で動作させることができる。
て、ダイナミックレンジが確保されていれば、回路全体
は支障無く動作し、ダイナミックレンジを確保するため
の電源電圧は、C点の最高電位3〔V〕にVBE10=0.7
〔V〕を加えた値、3.7〔V〕である。この値は、第3
図の従来例の6.7〔V〕に比べて約1/2の値であり、この
回路構成を実施するにあたり、基準電位を低く設定すれ
ば、非常に低い電源電圧で動作させることができる。
発明の効果 以上のように本発明のクランプ回路は、出力側のクラ
ンプレベルは一対の相補型トランジスタのベース・エミ
ッタ間電圧同士で補償され、入力側のクランプレベルと
同レベルになる。そして、出力信号のクランプレベルは
基準電位で任意に設定され、交流振幅の減衰量は第1,第
2の抵抗の抵抗比で任意に設定され、各々個別に設定さ
れる。もし仮に、基準電位を低い電位に設定すれば、低
い電源電圧での回路動作が可能になるという格別の効果
を奏する。
ンプレベルは一対の相補型トランジスタのベース・エミ
ッタ間電圧同士で補償され、入力側のクランプレベルと
同レベルになる。そして、出力信号のクランプレベルは
基準電位で任意に設定され、交流振幅の減衰量は第1,第
2の抵抗の抵抗比で任意に設定され、各々個別に設定さ
れる。もし仮に、基準電位を低い電位に設定すれば、低
い電源電圧での回路動作が可能になるという格別の効果
を奏する。
第1図は本発明の一実施例に係わるクランプ回路の構成
図、第2図は第1図の要部の動作波形を示す図、第3図
は従来のクランプ回路の構成図、第4図は第3図の要部
の動作波形を示す図である。 1……信号源、2……コンデンサ、3……基準電位を設
定する定電圧源、4,5……抵抗、6……出力端子、7〜1
0……トランジスタ、11,12……電流源。
図、第2図は第1図の要部の動作波形を示す図、第3図
は従来のクランプ回路の構成図、第4図は第3図の要部
の動作波形を示す図である。 1……信号源、2……コンデンサ、3……基準電位を設
定する定電圧源、4,5……抵抗、6……出力端子、7〜1
0……トランジスタ、11,12……電流源。
Claims (1)
- 【請求項1】所定の基準電位点にベースを接続すると共
に、エミッタに第1の電流源を有しエミッタフォロワ回
路を成す一導電型の第1のトランジスタと、 前記第1のトランジスタのエミッタにベースを接続し、
電源端子にコレクタを接続する逆導電型の第2のトラン
ジスタと、 前記第2のトランジスタのエミッタにベースを接続し、
そのベースにコンデンサを介して入力信号が与えられる
と共に、エミッタに第2の電流源を有しエミッタフォロ
ワ回路を成す一導電型の第3のトランジスタと、 前記第3のトランジスタのエミッタにベースを接続し、
電源端子にコレクタを接続する逆導電型の第4のトラン
ジスタと、 前記第4のトランジスタのエミッタと前記基準電位点と
の間に直列接続された第1,第2の抵抗とを備え、 前記第1,第2の抵抗の中間接続点から出力信号を取り出
すことを特徴とするクランプ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63304902A JP2553676B2 (ja) | 1988-12-01 | 1988-12-01 | クランプ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63304902A JP2553676B2 (ja) | 1988-12-01 | 1988-12-01 | クランプ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02150116A JPH02150116A (ja) | 1990-06-08 |
JP2553676B2 true JP2553676B2 (ja) | 1996-11-13 |
Family
ID=17938666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63304902A Expired - Lifetime JP2553676B2 (ja) | 1988-12-01 | 1988-12-01 | クランプ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2553676B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206550A (en) * | 1991-06-20 | 1993-04-27 | Texas Instruments, Incorporated | Amplifier with actively clamped load |
-
1988
- 1988-12-01 JP JP63304902A patent/JP2553676B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02150116A (ja) | 1990-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3700921A (en) | Controlled hysteresis trigger circuit | |
US4053796A (en) | Rectifying circuit | |
US4402029A (en) | Protective circuit for output transformer-less circuit | |
JP3500442B2 (ja) | 直流再生回路 | |
US4473780A (en) | Amplifier circuit and focus voltage supply circuit incorporating such an amplifier circuit | |
JPS61109376A (ja) | クランプ回路 | |
US4035840A (en) | Television display apparatus having a video amplifier | |
JP2553676B2 (ja) | クランプ回路 | |
US3949317A (en) | Fast recovery limiting and phase inverting amplifier | |
US4164758A (en) | Noise suppression apparatus | |
US3665330A (en) | Transistor amplifier insensitive to the polarity of the supply voltage | |
US3454893A (en) | Gated differential amplifier | |
US3418589A (en) | Complementary emitter follower amplifier biased for class a operation | |
US4631595A (en) | Feedback display driver stage | |
US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
US4001731A (en) | Device for optionally realizing two mutually complementary functions | |
US4028630A (en) | Push-pull amplifier arrangement | |
JPH0220164B2 (ja) | ||
KR840006585A (ko) | 신호 샘플링 회로 | |
JPH0211067A (ja) | ビデオ信号処理システム | |
JPH05102755A (ja) | 差動増幅器 | |
JPH0139014Y2 (ja) | ||
GB2178259A (en) | Amplifier with controllable amplification | |
US4371793A (en) | Dual-mode control signal generating apparatus | |
US4652923A (en) | Circuit for signal processing in a picture display device |