JP3068903B2 - ゲイン制御回路 - Google Patents
ゲイン制御回路Info
- Publication number
- JP3068903B2 JP3068903B2 JP3219051A JP21905191A JP3068903B2 JP 3068903 B2 JP3068903 B2 JP 3068903B2 JP 3219051 A JP3219051 A JP 3219051A JP 21905191 A JP21905191 A JP 21905191A JP 3068903 B2 JP3068903 B2 JP 3068903B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- circuit
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えばＴＶ，ＶＴＲ
等の映像信号処理回路における、ゲイン制御回路に関す
る。
等の映像信号処理回路における、ゲイン制御回路に関す
る。
【０００２】
【従来の技術】一般的なゲイン制御回路では、ゲイン制
御によりその出力ＤＣレベルが変化する。このため、出
力信号のペデスタルレベルとゲインの両方を調整したい
というような場合は、まずゲイン調整を行う必要があ
る。ところが例えばゲイン調整によりペデスタルレベル
を不変にできるのであれば、ゲイン調整で出力信号のペ
デスタルから白ピークのレベル差を調整してから、ＤＣ
調整でペデスタルレベルを調整するよりも、ＤＣ調整で
ペデスタルレベルを調整してからゲイン調整で白ピーク
を調整する方が、調整は、はるかに容易である。このよ
うな理由から、ゲイン制御回路の後段に例えばペデスタ
ルクランプ回路など、出力信号のＤＣレベルを一定電位
に固定する手段を設けことが多い。
御によりその出力ＤＣレベルが変化する。このため、出
力信号のペデスタルレベルとゲインの両方を調整したい
というような場合は、まずゲイン調整を行う必要があ
る。ところが例えばゲイン調整によりペデスタルレベル
を不変にできるのであれば、ゲイン調整で出力信号のペ
デスタルから白ピークのレベル差を調整してから、ＤＣ
調整でペデスタルレベルを調整するよりも、ＤＣ調整で
ペデスタルレベルを調整してからゲイン調整で白ピーク
を調整する方が、調整は、はるかに容易である。このよ
うな理由から、ゲイン制御回路の後段に例えばペデスタ
ルクランプ回路など、出力信号のＤＣレベルを一定電位
に固定する手段を設けことが多い。
【０００３】図４は、一般的なクランプ回路を備えたゲ
イン制御回路を示すものである。この回路は、ベースに
入力端子１を接続したトランジスタＱ25とベースに基準
電位Ｖref を接続したトランジスタＱ26の各エミッタ
を、それぞれ抵抗Ｒ21、Ｒ22を介して相互接続するとと
もに、その接続点に電流源Ｉ21を接続する。トランジス
タＱ25、Ｑ26および抵抗Ｒ21、Ｒ22は電圧電流変換回路
４１を構成する。トランジスタＱ21、Ｑ22のエミッタは
相互接続するとともに、トランジスタＱ26のコレクタに
接続し、トランジスタＱ23、Ｑ24のエミッタは、相互接
続するとともに、その接続点に電流源Ｉ22を接続する。
トランジスタＱ21、Ｑ22は電流分割回路４２を構成す
る。
イン制御回路を示すものである。この回路は、ベースに
入力端子１を接続したトランジスタＱ25とベースに基準
電位Ｖref を接続したトランジスタＱ26の各エミッタ
を、それぞれ抵抗Ｒ21、Ｒ22を介して相互接続するとと
もに、その接続点に電流源Ｉ21を接続する。トランジス
タＱ25、Ｑ26および抵抗Ｒ21、Ｒ22は電圧電流変換回路
４１を構成する。トランジスタＱ21、Ｑ22のエミッタは
相互接続するとともに、トランジスタＱ26のコレクタに
接続し、トランジスタＱ23、Ｑ24のエミッタは、相互接
続するとともに、その接続点に電流源Ｉ22を接続する。
トランジスタＱ21、Ｑ22は電流分割回路４２を構成す
る。
【０００４】トランジスタＱ21とＱ24のベースおよびト
ランジスタＱ22、Ｑ23のベースはそれぞれ共通接続する
とともに、その共通接続点をゲイン制御端子３ａ、３ｂ
にそれぞれ接続する。トランジスタＱ22、Ｑ24のコレク
タは共通接続し、抵抗Ｒ２３を介して電源Ｖccに接続す
るとともに、トランジスタＱ27のベースに接続する。ト
ランジスタＱ27のエミッタは抵抗Ｒ24を介して、電流源
Ｉ23に接続するとともに、出力端子２およびトランジス
タＱ28のコレクタに接続する。出力端子２は検波器４を
介して基準電位Ｖref2に接続する。５は検波器４に制御
信号を供給する制御端子である。検波器４は、トランジ
スタＱ28のベースに制御出力を与えるように接続し、ト
ランジスタＱ28のエミッタは、抵抗Ｒ25を介して接地す
る。
ランジスタＱ22、Ｑ23のベースはそれぞれ共通接続する
とともに、その共通接続点をゲイン制御端子３ａ、３ｂ
にそれぞれ接続する。トランジスタＱ22、Ｑ24のコレク
タは共通接続し、抵抗Ｒ２３を介して電源Ｖccに接続す
るとともに、トランジスタＱ27のベースに接続する。ト
ランジスタＱ27のエミッタは抵抗Ｒ24を介して、電流源
Ｉ23に接続するとともに、出力端子２およびトランジス
タＱ28のコレクタに接続する。出力端子２は検波器４を
介して基準電位Ｖref2に接続する。５は検波器４に制御
信号を供給する制御端子である。検波器４は、トランジ
スタＱ28のベースに制御出力を与えるように接続し、ト
ランジスタＱ28のエミッタは、抵抗Ｒ25を介して接地す
る。
【０００５】図５は検波器４の具体的な構成例を示した
ものである。すなわち、ベースに出力端子２を接続した
トランジスタＱ29およびＱ30のエミッタは相互接続して
トランジスタＱ31のコレクタに接続する。トランジスタ
Ｑ29のベースは出力端子２に接続し、トランジスタＱ30
のベースは入力端子７を介して基準電位Ｖref ２に接続
する。トランジスタＱ31のベースは制御端子５に、エミ
ッタは抵抗Ｒ26を介して接地する。トランジスタＱ29の
コレクタはカレントミラーＣＭ1 の入力に、トランジス
タＱ30のコレクタはカレントミラーＣＭ2 の入力にそれ
ぞれ接続する。カレントミラーＣＭ2 の出力はカレント
ミラーＣＭ3 の入力に接続し、カレントミラーＣＭ1 、
ＣＭ3 の出力は共通接続し、その接続点からコンデンサ
ーＣ1 を介して接地するとともに、制御出力端子６を介
してトランジスタＱ28のベースに接続する。
ものである。すなわち、ベースに出力端子２を接続した
トランジスタＱ29およびＱ30のエミッタは相互接続して
トランジスタＱ31のコレクタに接続する。トランジスタ
Ｑ29のベースは出力端子２に接続し、トランジスタＱ30
のベースは入力端子７を介して基準電位Ｖref ２に接続
する。トランジスタＱ31のベースは制御端子５に、エミ
ッタは抵抗Ｒ26を介して接地する。トランジスタＱ29の
コレクタはカレントミラーＣＭ1 の入力に、トランジス
タＱ30のコレクタはカレントミラーＣＭ2 の入力にそれ
ぞれ接続する。カレントミラーＣＭ2 の出力はカレント
ミラーＣＭ3 の入力に接続し、カレントミラーＣＭ1 、
ＣＭ3 の出力は共通接続し、その接続点からコンデンサ
ーＣ1 を介して接地するとともに、制御出力端子６を介
してトランジスタＱ28のベースに接続する。
【０００６】上記した図４に構成した電圧電流変換回路
４１は、入力端子１に与えられた入力信号を電流変換し
たのち、電流分割回路４２によりゲイン制御し、抵抗Ｒ
23で電圧に変換する。この出力はトランジスタＱ27、抵
抗Ｒ24によるレベルシフタを介して出力端子２から出力
する。ここで、トランジスタＱ23、Ｑ24、電流源Ｉ22
は、ゲイン制御により抵抗Ｒ23の出力ＤＣレベルがあま
り変化しないように付加したものである。
４１は、入力端子１に与えられた入力信号を電流変換し
たのち、電流分割回路４２によりゲイン制御し、抵抗Ｒ
23で電圧に変換する。この出力はトランジスタＱ27、抵
抗Ｒ24によるレベルシフタを介して出力端子２から出力
する。ここで、トランジスタＱ23、Ｑ24、電流源Ｉ22
は、ゲイン制御により抵抗Ｒ23の出力ＤＣレベルがあま
り変化しないように付加したものである。
【０００７】しかし、Ｒ21＝Ｒ22、Ｉ21＝2 ・Ｉ22とし
て回路をバランスさせても、入力の基準ＤＣレベルが基
準電位Ｖref1に等しくないときは、ゲイン制御により出
力の基準ＤＣレベルが変化してしまう。このため、検波
器４により制御端子５からの制御信号を入力したとき
に、出力基準ＤＣレベルを基準電位Ｖref2と比較してそ
の差がなくなるように、トランジスタＱ28、抵抗Ｒ25を
介して抵抗Ｒ24に負帰還をかけている。
て回路をバランスさせても、入力の基準ＤＣレベルが基
準電位Ｖref1に等しくないときは、ゲイン制御により出
力の基準ＤＣレベルが変化してしまう。このため、検波
器４により制御端子５からの制御信号を入力したとき
に、出力基準ＤＣレベルを基準電位Ｖref2と比較してそ
の差がなくなるように、トランジスタＱ28、抵抗Ｒ25を
介して抵抗Ｒ24に負帰還をかけている。
【０００８】このような回路構成により、ゲイン制御回
路の出力の基準ＤＣレベルを、ゲイン制御の状態に関わ
らず一定とすることができる。ちなみに、この回路の入
出力ゲインＧは、 ｛Ｖin／（Ｒ21＋Ｒ22）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ21＋Ｒ22） となる。ただし、αは、トランジスタＱ21、Ｑ22による
分流比である。また、フィードバックループの制御感度
βは、β＝Ｒ24／Ｒ25となる。
路の出力の基準ＤＣレベルを、ゲイン制御の状態に関わ
らず一定とすることができる。ちなみに、この回路の入
出力ゲインＧは、 ｛Ｖin／（Ｒ21＋Ｒ22）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ21＋Ｒ22） となる。ただし、αは、トランジスタＱ21、Ｑ22による
分流比である。また、フィードバックループの制御感度
βは、β＝Ｒ24／Ｒ25となる。
【０００９】しかしながらこの回路では、抵抗Ｒ24に余
分な電圧降下を生じさせることが必要となるため、特に
低電圧駆動ＩＣに適用する場合はＤレンジがきわめて不
利になる。また出力端子２のインピーダンスは抵抗Ｒ24
により大きくなるため、周波数特性とクロストークの点
で不利となってくる。なお、トランジスタＱ28のコレク
タを抵抗Ｒ23に接続しても、素子数は少なくなるが、同
様の弊害が生じる。
分な電圧降下を生じさせることが必要となるため、特に
低電圧駆動ＩＣに適用する場合はＤレンジがきわめて不
利になる。また出力端子２のインピーダンスは抵抗Ｒ24
により大きくなるため、周波数特性とクロストークの点
で不利となってくる。なお、トランジスタＱ28のコレク
タを抵抗Ｒ23に接続しても、素子数は少なくなるが、同
様の弊害が生じる。
【００１０】
【発明が解決しようとする課題】上記したように、従来
のゲイン制御回路は、ゲイン制御回路とクランプ回路と
を独立に接続すると、余分なレベルシフトが必要とな
り、特に低電圧対応回路の場合、信号のＤレンジを充分
に確保しにくくなる。また周波数特性、クロストークの
点でも不利になるという、欠点があった。
のゲイン制御回路は、ゲイン制御回路とクランプ回路と
を独立に接続すると、余分なレベルシフトが必要とな
り、特に低電圧対応回路の場合、信号のＤレンジを充分
に確保しにくくなる。また周波数特性、クロストークの
点でも不利になるという、欠点があった。
【００１１】この発明は、ゲイン制御により帰還ループ
ゲインが変化しないようなクランプ回路の性能を保ちつ
つ、信号経路をできるだけ簡素化し、かつ信号のＤレン
ジを広くとれる回路を提供することを目的とする。
ゲインが変化しないようなクランプ回路の性能を保ちつ
つ、信号経路をできるだけ簡素化し、かつ信号のＤレン
ジを広くとれる回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】この発明は、信号出力の
基準ＤＣレベルを一定レベルにクランプする帰還ループ
の帰還先を、ゲイン制御のための電流分割回路の前段
と、前記電流分割回路による電流分割量とほぼ逆比で電
流分割する電流分割回路の前段の両方としたものであ
る。
基準ＤＣレベルを一定レベルにクランプする帰還ループ
の帰還先を、ゲイン制御のための電流分割回路の前段
と、前記電流分割回路による電流分割量とほぼ逆比で電
流分割する電流分割回路の前段の両方としたものであ
る。
【００１３】
【作用】このような構成によれば、２通りの帰還経路か
らの帰還量の和を、ゲイン制御に関わらず一定にするこ
とができる。この結果、信号経路を簡素化でき、また余
分なレベルシフトの必要もないため、特に低電圧駆動Ｉ
Ｃ用の回路では信号のＤレンジを有効に確保することが
できるとともに、周波数特性やクロストークの劣化も最
小限に止めることができる。
らの帰還量の和を、ゲイン制御に関わらず一定にするこ
とができる。この結果、信号経路を簡素化でき、また余
分なレベルシフトの必要もないため、特に低電圧駆動Ｉ
Ｃ用の回路では信号のＤレンジを有効に確保することが
できるとともに、周波数特性やクロストークの劣化も最
小限に止めることができる。
【００１４】
【実施例】以下、この発明のー実施例につき図面を参照
して詳細に説明する。図１はこの発明のー実施例であ
り、図４と同一部分には同一の符号を付してある。ベー
スを入力端子１に接続されたトランジスタＱ5 のエミッ
タは、抵抗Ｒ1 を介してコレクタが接地されたトランジ
スタＱ7 のエミッタに接続する。トランジスタＱ1 、Ｑ
2 のエミッタは相互接続するとともに、トランジスタＱ
5 のコレクタに接続する。トランジスタＱ3 、Ｑ4 のエ
ミッタは相互接続して、トランジスタＱ6 のコレクタに
接続する。ベースを基準電位Ｖref1に接続されたトラン
ジスタＱ6 のエミッタは、抵抗Ｒ2 を介してトランジス
タＱ7 のエミッタに接続する。トランジスタＱ5 、抵抗
Ｒ1 は電圧電流変換回路１１を、トランジスタＱ1 、Ｑ
2 は第１の電流分割回路１２ａを、トランジスタＱ3 、
Ｑ4 は第２の電流分割回路１２ｂをそれぞれ構成する。
して詳細に説明する。図１はこの発明のー実施例であ
り、図４と同一部分には同一の符号を付してある。ベー
スを入力端子１に接続されたトランジスタＱ5 のエミッ
タは、抵抗Ｒ1 を介してコレクタが接地されたトランジ
スタＱ7 のエミッタに接続する。トランジスタＱ1 、Ｑ
2 のエミッタは相互接続するとともに、トランジスタＱ
5 のコレクタに接続する。トランジスタＱ3 、Ｑ4 のエ
ミッタは相互接続して、トランジスタＱ6 のコレクタに
接続する。ベースを基準電位Ｖref1に接続されたトラン
ジスタＱ6 のエミッタは、抵抗Ｒ2 を介してトランジス
タＱ7 のエミッタに接続する。トランジスタＱ5 、抵抗
Ｒ1 は電圧電流変換回路１１を、トランジスタＱ1 、Ｑ
2 は第１の電流分割回路１２ａを、トランジスタＱ3 、
Ｑ4 は第２の電流分割回路１２ｂをそれぞれ構成する。
【００１５】トランジスタＱ1 、Ｑ4 のベースは、共通
接続してゲイン制御端子３ａに、トランジスタＱ2 、Ｑ
3 のベースは、共通接続してゲイン制御端子３ｂにそれ
ぞれ接続する。トランジスタＱ2 、Ｑ4 のコレクタは、
共通接続したのち、抵抗Ｒ3を介して電源Ｖccおよび出
力端子２に接続する。検波器４は、出力端子２、基準電
位Ｖref2を接続し、制御端子５から制御信号を入力し、
トランジスタＱ7 のベースに制御出力を出力する。
接続してゲイン制御端子３ａに、トランジスタＱ2 、Ｑ
3 のベースは、共通接続してゲイン制御端子３ｂにそれ
ぞれ接続する。トランジスタＱ2 、Ｑ4 のコレクタは、
共通接続したのち、抵抗Ｒ3を介して電源Ｖccおよび出
力端子２に接続する。検波器４は、出力端子２、基準電
位Ｖref2を接続し、制御端子５から制御信号を入力し、
トランジスタＱ7 のベースに制御出力を出力する。
【００１６】検波器４の具体的構成例は、図５と同様で
あり、ここでの説明は省略するが、図１では図４に対し
て、検波器４の制御出力を供給するトランジスタＱ7 が
ＰＮＰタイプのため、極性を逆にする必要がある。例え
ば図５において、トランジスタＱ29のベースとトランジ
スタＱ30のベースの接続を逆にすればよい。
あり、ここでの説明は省略するが、図１では図４に対し
て、検波器４の制御出力を供給するトランジスタＱ7 が
ＰＮＰタイプのため、極性を逆にする必要がある。例え
ば図５において、トランジスタＱ29のベースとトランジ
スタＱ30のベースの接続を逆にすればよい。
【００１７】上記構成のゲイン制御回路において、電圧
電流変換回路１１は、入力端子１に与えられた入力信号
を電流に変換する。トランジスタＱ1 〜Ｑ4 および抵抗
Ｒ3は従来のトランジスタＱ21〜Ｑ24および抵抗Ｒ23と
同様の機能を有する。またトランジスタＱ6 、抵抗Ｒ2
は図４の電流源Ｉ22に代わるものである。そして出力端
子２の出力の基準ＤＣレベルを変化させないため、検波
器４は制御端子５から制御信号を入力したとき、出力基
準ＤＣレベルと基準電位Ｖref2と比較してその差がなく
なるように、トランジスタＱ7 を介して抵抗Ｒ1 、Ｒ2
に負帰還をかけている。このように帰還をかけると、出
力のレベルシフトが不要になる。一般にゲイン制御回路
の前段に帰還をかけると、帰還ループのゲインがループ
ゲインに影響し、例えば、ゲインを絞り込むとループゲ
インが小さくなり、帰還をかけるのが困難となる。しか
し、抵抗Ｒ1 、Ｒ2 へ同時に帰還することによって、帰
還ループの制御感度は、ゲイン制御の状態に関わらずそ
の変化量を小さくすることができる。この回路の入出力
ゲインＧは、 （Ｖin／Ｒ1 ）・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／Ｒ1 となる。ただし、αは、トランジスタＱ1 、Ｑ2 による
分流比である。
電流変換回路１１は、入力端子１に与えられた入力信号
を電流に変換する。トランジスタＱ1 〜Ｑ4 および抵抗
Ｒ3は従来のトランジスタＱ21〜Ｑ24および抵抗Ｒ23と
同様の機能を有する。またトランジスタＱ6 、抵抗Ｒ2
は図４の電流源Ｉ22に代わるものである。そして出力端
子２の出力の基準ＤＣレベルを変化させないため、検波
器４は制御端子５から制御信号を入力したとき、出力基
準ＤＣレベルと基準電位Ｖref2と比較してその差がなく
なるように、トランジスタＱ7 を介して抵抗Ｒ1 、Ｒ2
に負帰還をかけている。このように帰還をかけると、出
力のレベルシフトが不要になる。一般にゲイン制御回路
の前段に帰還をかけると、帰還ループのゲインがループ
ゲインに影響し、例えば、ゲインを絞り込むとループゲ
インが小さくなり、帰還をかけるのが困難となる。しか
し、抵抗Ｒ1 、Ｒ2 へ同時に帰還することによって、帰
還ループの制御感度は、ゲイン制御の状態に関わらずそ
の変化量を小さくすることができる。この回路の入出力
ゲインＧは、 （Ｖin／Ｒ1 ）・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／Ｒ1 となる。ただし、αは、トランジスタＱ1 、Ｑ2 による
分流比である。
【００１８】また、帰還ループの制御感度βは、 ゲイン制御MAX のとき、 βMAX ＝Ｒ3 ／Ｒ1 ゲイン制御MIN のとき、 βMIN ＝Ｒ3 ／Ｒ2 となる。ここでＲ1 ＝Ｒ2 とすれば、ゲイン制御により
ループゲインは不変である。
ループゲインは不変である。
【００１９】以上説明したようにこの回路は、出力の基
準ＤＣレベルが一定電位となるようにした帰還手段の帰
還先をゲイン制御手段の前段とし、かつ帰還ループのル
ープゲインがゲイン制御によりほぼ変化しないようにし
たことにその特徴があり、この条件をみたせば、上記し
た実施例には限定されるものではない。
準ＤＣレベルが一定電位となるようにした帰還手段の帰
還先をゲイン制御手段の前段とし、かつ帰還ループのル
ープゲインがゲイン制御によりほぼ変化しないようにし
たことにその特徴があり、この条件をみたせば、上記し
た実施例には限定されるものではない。
【００２０】図２はこの発明の他の実施例を示すもので
ある。図１と異なる部分を中心に説明する。
ある。図１と異なる部分を中心に説明する。
【００２１】この実施例は、トランジスタＱ8 、Ｑ9 の
各エミッタを、それぞれ抵抗Ｒ4 、Ｒ5 を介して相互接
続して電流源Ｉ1 に接続する。トランジスタＱ8 のベー
スは入力端子１に接続し、トランジスタＱ9 のコレクタ
はトランジスタＱ1 、Ｑ2 の共通エミッタに接続する。
トランジスタＱ10、Ｑ11の各エミッタは、それぞれ抵抗
Ｒ6 、Ｒ7 を介して相互接続して電流源Ｉ2 に接続す
る。トランジスタＱ10のコレクタは共通接続されたトラ
ンジスタＱ3 、Ｑ4 のエミッタに接続し、トランジスタ
Ｑ11のベースは、基準電位Ｖref1に接続する。その他
は、図１と同様であるが、検波器４の制御出力がトラン
ジスタＱ9 、Ｑ10の共通ベースであるところは異なって
いる。また検波器４の制御出力の極性は図５と同じにす
ればよい。
各エミッタを、それぞれ抵抗Ｒ4 、Ｒ5 を介して相互接
続して電流源Ｉ1 に接続する。トランジスタＱ8 のベー
スは入力端子１に接続し、トランジスタＱ9 のコレクタ
はトランジスタＱ1 、Ｑ2 の共通エミッタに接続する。
トランジスタＱ10、Ｑ11の各エミッタは、それぞれ抵抗
Ｒ6 、Ｒ7 を介して相互接続して電流源Ｉ2 に接続す
る。トランジスタＱ10のコレクタは共通接続されたトラ
ンジスタＱ3 、Ｑ4 のエミッタに接続し、トランジスタ
Ｑ11のベースは、基準電位Ｖref1に接続する。その他
は、図１と同様であるが、検波器４の制御出力がトラン
ジスタＱ9 、Ｑ10の共通ベースであるところは異なって
いる。また検波器４の制御出力の極性は図５と同じにす
ればよい。
【００２２】この回路の動作は図１と同様なので詳しい
説明は省略する。この回路の入出力ゲインＧは、 ｛Ｖin／（Ｒ4 ＋Ｒ5 ）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ4 ＋Ｒ5） ただし、αは、トランジスタＱ1 、Ｑ2 による分流比で
ある。
説明は省略する。この回路の入出力ゲインＧは、 ｛Ｖin／（Ｒ4 ＋Ｒ5 ）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ4 ＋Ｒ5） ただし、αは、トランジスタＱ1 、Ｑ2 による分流比で
ある。
【００２３】また、フィードバックループの制御感度β
は、 ゲイン制御MAX のとき、 βMAX ＝Ｒ3 ／（Ｒ4 ＋Ｒ5 ） ゲイン制御MIN のとき、 βMIN ＝Ｒ3 ／（Ｒ6 ＋Ｒ7 ） となる。ここで例えばＲ4 ＝Ｒ5 ＝Ｒ6 ＝Ｒ7 とすれ
ば、ゲイン制御によりループゲインは不変である。
は、 ゲイン制御MAX のとき、 βMAX ＝Ｒ3 ／（Ｒ4 ＋Ｒ5 ） ゲイン制御MIN のとき、 βMIN ＝Ｒ3 ／（Ｒ6 ＋Ｒ7 ） となる。ここで例えばＲ4 ＝Ｒ5 ＝Ｒ6 ＝Ｒ7 とすれ
ば、ゲイン制御によりループゲインは不変である。
【００２４】図３はこの発明のもうーつの他の実施例で
ある。この回路において、図１と異なる部分を説明す
る。この実施例は、トランジスタＱ8 、Ｑ9 の各エミッ
タを、抵抗Ｒ4 、Ｒ5 をそれぞれ介して相互接続すると
ともに、トランジスタＱ12のコレクタに接続する。トラ
ンジスタＱ8 のベースは入力端子１に接続し、トランジ
スタＱ12のエミッタは抵抗Ｒ8 を介して接地し、トラン
ジスタＱ9 のコレクタはトランジスタＱ1 、Ｑ2 の共通
エミッタに接続する。トランジスタＱ13のエミッタは抵
抗Ｒ9 を介して接地し、トランジスタＱ13のコレクタは
トランジスタＱ3、Ｑ4 の共通エミッタに接続する。そ
の他は図１と同様であるが、検波器４の制御出力がトラ
ンジスタＱ12、Ｑ13の共通ベースであるところが異なっ
ている。また、検波器４の制御出力の極性は図５と同じ
にすればよい。
ある。この回路において、図１と異なる部分を説明す
る。この実施例は、トランジスタＱ8 、Ｑ9 の各エミッ
タを、抵抗Ｒ4 、Ｒ5 をそれぞれ介して相互接続すると
ともに、トランジスタＱ12のコレクタに接続する。トラ
ンジスタＱ8 のベースは入力端子１に接続し、トランジ
スタＱ12のエミッタは抵抗Ｒ8 を介して接地し、トラン
ジスタＱ9 のコレクタはトランジスタＱ1 、Ｑ2 の共通
エミッタに接続する。トランジスタＱ13のエミッタは抵
抗Ｒ9 を介して接地し、トランジスタＱ13のコレクタは
トランジスタＱ3、Ｑ4 の共通エミッタに接続する。そ
の他は図１と同様であるが、検波器４の制御出力がトラ
ンジスタＱ12、Ｑ13の共通ベースであるところが異なっ
ている。また、検波器４の制御出力の極性は図５と同じ
にすればよい。
【００２５】この回路の動作も図１と同様なので詳しい
説明は省略する。この回路の入出力ゲインＧは、 ｛Ｖin／（Ｒ4 ＋Ｒ5 ）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ4 ＋Ｒ5） である。ただし、αは、トランジスタＱ1 、Ｑ2 による
分流比である。
説明は省略する。この回路の入出力ゲインＧは、 ｛Ｖin／（Ｒ4 ＋Ｒ5 ）｝・α・Ｒ3 ＝Ｖout ∴ Ｇ＝Ｖout ／Ｖin＝α・Ｒ3 ／（Ｒ4 ＋Ｒ5） である。ただし、αは、トランジスタＱ1 、Ｑ2 による
分流比である。
【００２６】また、フィードバックループの制御感度β
は、 ゲイン制御MAX のとき、 βMAX ＝Ｒ3 ／（Ｒ8 ・α’） ゲイン制御MIN のとき、 βMIN ＝Ｒ3 ／Ｒ9 ただし、α’は、トランジスタＱ8 、Ｑ9 および抵抗Ｒ
4 、Ｒ5 による分流比である。ここでα’＝0.5 のと
き、Ｒ8 ＝ 2・Ｒ9 とすれば、ゲイン制御により、ルー
プゲインは、ほぼ不変である。
は、 ゲイン制御MAX のとき、 βMAX ＝Ｒ3 ／（Ｒ8 ・α’） ゲイン制御MIN のとき、 βMIN ＝Ｒ3 ／Ｒ9 ただし、α’は、トランジスタＱ8 、Ｑ9 および抵抗Ｒ
4 、Ｒ5 による分流比である。ここでα’＝0.5 のと
き、Ｒ8 ＝ 2・Ｒ9 とすれば、ゲイン制御により、ルー
プゲインは、ほぼ不変である。
【００２７】以上のように、この発明の意図するところ
は、ゲイン制御により帰還ループゲインが変化しないと
いう従来のクランプ回路の性能を保ちつつ、その制御出
力をゲイン制御手段の前段に与えることにより、信号経
路を簡素化し、また余分なレベルシフトをなくしたの
で、特に低電圧駆動ＩＣ用の回路では信号のＤレンジを
有効に確保することができ、かつ周波数特性、クロスト
ークの劣化も最小限にとどめることができる、というも
のである。
は、ゲイン制御により帰還ループゲインが変化しないと
いう従来のクランプ回路の性能を保ちつつ、その制御出
力をゲイン制御手段の前段に与えることにより、信号経
路を簡素化し、また余分なレベルシフトをなくしたの
で、特に低電圧駆動ＩＣ用の回路では信号のＤレンジを
有効に確保することができ、かつ周波数特性、クロスト
ークの劣化も最小限にとどめることができる、というも
のである。
【００２８】
【発明の効果】以上説明したようにこの発明によれば、
信号出力の基準ＤＣレベルを一定レベルにクランプする
ための帰還ループのループゲインは、ゲイン制御によっ
てほぼ変化しないという従来性能を維持しつつ、信号の
Ｄレンジを広くとることができるとともに周波数特性や
クロストークの劣化を少なくできる。
信号出力の基準ＤＣレベルを一定レベルにクランプする
ための帰還ループのループゲインは、ゲイン制御によっ
てほぼ変化しないという従来性能を維持しつつ、信号の
Ｄレンジを広くとることができるとともに周波数特性や
クロストークの劣化を少なくできる。
【図１】この発明のー実施例を示す回路図。
【図２】この発明の他の実施例を示す回路図。
【図３】この発明のもうーつの他の実施例を示す回路
図。
図。
【図４】従来の回路図。
【図５】図４のー部を具体的に示した回路図。
１………入力端子 ２………出力端子 ３ａ、３ｂ…ゲイン制御端子 ４………検波器 ５………制御端子 Ｑ1 〜Ｑ7 …トランジスタ Ｒ1 〜Ｒ3 …抵抗 １２ａ…第１の電流分割回路 １２ｂ…第２の電流分割回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−131713（ＪＰ，Ａ) 特開 平１−227511（ＪＰ，Ａ) 特開 昭61−3511（ＪＰ，Ａ) 特開 昭62−250706（ＪＰ，Ａ) 特開 昭62−173811（ＪＰ，Ａ) 実開 昭58−6419（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03G 1/00 - 3/10
Claims (1)
- 【請求項１】 入力電圧を電圧電流変換する手段と、 前記電圧電流変換手段の出力電流を制御電圧により分割
する第１の電流分割手段と、 バイアス電流を前記制御電圧により、前記第１の電流分
割手段による電流分割量に対しほぼ逆比で分割する第２
の電流分割手段と、 前記第１および第２の電流分割手段の電流出力を加算
し、電圧変換するための出力負荷と、 前記出力負荷により電圧変換された出力と基準電圧との
比較結果に基づいて、誤差信号を出力する検波手段と、 前記誤差信号に基づいて前記電圧電流変換のバイアス電
流を制御する制御手段とを備える ことを特徴とするゲイ
ン制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219051A JP3068903B2 (ja) | 1991-08-29 | 1991-08-29 | ゲイン制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219051A JP3068903B2 (ja) | 1991-08-29 | 1991-08-29 | ゲイン制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563472A JPH0563472A (ja) | 1993-03-12 |
| JP3068903B2 true JP3068903B2 (ja) | 2000-07-24 |
Family
ID=16729497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3219051A Expired - Fee Related JP3068903B2 (ja) | 1991-08-29 | 1991-08-29 | ゲイン制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068903B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097563B2 (ja) * | 1996-06-07 | 2000-10-10 | 日本電気株式会社 | 利得可変増幅器 |
-
1991
- 1991-08-29 JP JP3219051A patent/JP3068903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0563472A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814724A (en) | Gain control circuit of current mirror circuit type | |
| EP0196906B1 (en) | Automatic gain control detection circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| KR850000732B1 (ko) | 음량 콘트롤 회로 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3068903B2 (ja) | ゲイン制御回路 | |
| US4494075A (en) | Volume control circuit | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH07202599A (ja) | 音量コントロール回路 | |
| US5654666A (en) | High input resistance circuit with base current compensation and method of compensating base current | |
| GB2079078A (en) | Gain controlled tv if amplifier | |
| JP2880717B2 (ja) | 利得制御回路 | |
| JPS6234416A (ja) | 信号選択回路 | |
| JP3233315B2 (ja) | 可変インピーダンス装置 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| KR960015754B1 (ko) | 음량제어장치 | |
| JPH0518307B2 (ja) | ||
| JP2761806B2 (ja) | 信号処理装置 | |
| JPH07202597A (ja) | 音声制御回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPH06204772A (ja) | 過大入力保護回路 | |
| JPH1013165A (ja) | 電圧電流変換回路 | |
| JP3112188B2 (ja) | 位相シフト回路 | |
| JP3015506B2 (ja) | 色相調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000502 |
|
| LAPS | Cancellation because of no payment of annual fees |