JPH07121093B2 - 映像出力回路 - Google Patents
映像出力回路Info
- Publication number
- JPH07121093B2 JPH07121093B2 JP20914286A JP20914286A JPH07121093B2 JP H07121093 B2 JPH07121093 B2 JP H07121093B2 JP 20914286 A JP20914286 A JP 20914286A JP 20914286 A JP20914286 A JP 20914286A JP H07121093 B2 JPH07121093 B2 JP H07121093B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- video signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン受像機等に使用される映像出力回
路に関する。
路に関する。
本発明はテレビジョン受像機等に使用される映像出力回
路に於いて、差動接続された第１及び第２のトランジス
タの夫々のエミッタの接続点を電流源用の第３のトラン
ジスタのコレクタ・エミッタ通路を介して基準電位点に
接続し、基準パルスを含む映像信号を第３のトランジス
タのベースに印加し、この第２のトランジスタのコレク
タより基準パルスを検出し、この基準パルスの検出レベ
ルと可変制御電圧とを比較した電圧でこの第１及び第２
のトランジスタの一方のベース電圧を制御してコントラ
ストを調整すると共にこの第２のトランジスタのコレク
タよりペデスタル期間の電位を検出し、この検出電位に
応じて、この第２のトランジスタのコレクタ電位を変更
してこの第２のトランジスタのコレクタよりこのペデス
タル期間の電位を一定化した映像信号を得ることによ
り、大容量の結合コンデンサを不要とし、小形化、特に
チップ実装化を可能とすると共に回路構成を簡略化でき
る利益がある。
路に於いて、差動接続された第１及び第２のトランジス
タの夫々のエミッタの接続点を電流源用の第３のトラン
ジスタのコレクタ・エミッタ通路を介して基準電位点に
接続し、基準パルスを含む映像信号を第３のトランジス
タのベースに印加し、この第２のトランジスタのコレク
タより基準パルスを検出し、この基準パルスの検出レベ
ルと可変制御電圧とを比較した電圧でこの第１及び第２
のトランジスタの一方のベース電圧を制御してコントラ
ストを調整すると共にこの第２のトランジスタのコレク
タよりペデスタル期間の電位を検出し、この検出電位に
応じて、この第２のトランジスタのコレクタ電位を変更
してこの第２のトランジスタのコレクタよりこのペデス
タル期間の電位を一定化した映像信号を得ることによ
り、大容量の結合コンデンサを不要とし、小形化、特に
チップ実装化を可能とすると共に回路構成を簡略化でき
る利益がある。
先に実開昭59−127372号（実願昭58−22048号）におい
て、映像信号の所定部に基準パルスを挿入し、この基準
パルスを用いてテレビジョン受像機の陰極線管の画像の
コントラストを調整するコントラスト調整装置が提案さ
れている。
て、映像信号の所定部に基準パルスを挿入し、この基準
パルスを用いてテレビジョン受像機の陰極線管の画像の
コントラストを調整するコントラスト調整装置が提案さ
れている。
斯るコントラスト調整装置を差動増幅回路を用いて構成
した第３図に示す如き映像出力回路が提案されている。
即ち第３図に於いて（1R），（1G）及び（1B）は夫々、
赤、緑及び青映像信号が供給される映像信号入力端子を
示し、この映像信号入力端子（1R），（1G）及び（1B）
に夫々供給される赤、緑及び青映像信号を夫々同様に構
成された映像出力回路（2R），（2G）及び（2B）を介し
てカラー陰極線管（３）に供給する。この映像出力回路
（2R），（2G）及び（2B）は夫々同様に構成されたもの
であるので、映像出力回路（2R）のみについて説明す
る。映像信号入力端子（1R）に供給される映像信号を第
４図Ａに示す如く映像信号の水平同期信号のバックポー
チの所定位置に基準パルスPRを挿入する基準パルス挿入
回路（４）を介して電流源を構成するnpn形トランジス
タ（５）のベースに供給する。この場合基準パルス入力
端子（4a）に供給される基準パルスPRは例えば映像信号
の白レベルの80％のレベルとなる如くする。このトラン
ジスタ（５）のエミッタを抵抗器（６）を介して基準電
圧VEEが供給される電源端子（７）に接続し、このトラ
ンジスタ（５）のコレクタを差動増幅回路を構成するnp
n形トランジスタ（８）及び（９）の夫々のエミッタの
接続点に接続し、之等トランジスタ（８）及び（９）の
夫々のコレクタを夫々抵抗器（10），（11）を介して正
の直流電圧VCCが供給される電源端子（12）に接続し、
このトランジスタ（９）のベスを基準電圧が得られる電
池（13）を介して接地する。このトランジスタ（９）の
コレクタに得られる映像信号を増幅回路（14）、結合コ
ンデンサ（15）、直流再生回路を構成する増幅回路（1
6）及び増幅回路（17）の直列回路を介してカラー陰極
線管（３）に供給する。また増幅回路（14）及びコンデ
ンサ（15）の接続点を基準パルスPRのレベル検出用のサ
ンプリングホールド回路（18）の入力側に接続する。こ
の場合このサンプリングホールド回路（18）のサンプリ
ング信号入力端子（18a）には第４図Ｂに示す如く映像
信号の水平同期信号のバックポーチに挿入された基準パ
ルスPRに対応したサンプリング信号（18S）を供給する
如くし、この基準パルスPRのレベルを検出保持する如く
する。このサンプリングホールド回路（18）の出力側に
得られる基準パルスPRのレベル検出信号を比較積分回路
（19）に供給すると共にこの比較積分回路（19）にコン
トラスト調整用可変抵抗器（20）の可動子（20a）に得
られる調整電圧を供給し、この調整電圧とレベル検出信
号との差に応じた制御信号をレベル及びインピーダンス
変換回路を構成するバッファ増幅回路（21）を介して差
動増幅回路を構成するトランジスタ（８）のベースに供
給する。この場合コントラスト調整用可変抵抗器（20）
の可動子（20a）を調整することにより映像画面のコン
トラストを調整することができる。このコントラストを
調整したときには映像信号の直流電圧が変動するので、
この映像信号の直流再生を行なってからカラー陰極線管
（３）に供給する。即ち増幅回路（17）の出力側を抵抗
器（22）及び（23）の直列回路を介して接地し、この抵
抗器（22）及び（23）の接続中点に得られる映像信号を
この映像信号のペデスタルレベルを検出するサンプリン
グホールド回路（24）に供給する。このサンプリングホ
ールド回路（24）のサンプリング信号入力端子（24a）
には第４図Ｃに示す如く映像信号の水平同期信号のペデ
スタル部に対応したサンプリング信号（24S）を供給す
る如くし、この映像信号のペデスタル部のレベルを検出
保持する如くする。このサンプリングホールド回路（2
4）の出力側に得られる映像信号のペデスタルのレベル
検出信号を比較積分回路（25）に供給すると共にこの比
較積分回路（25）に電池（26）よりの一定直流電圧を供
給し、このペデスタルレベル検出信号と一定直流電圧と
の差に応じた制御信号をインピーダンス変換回路（27）
を介して増幅回路（16）のバイアス電圧制御端子に供給
して、この増幅回路（16）のバイアス電圧を制御して映
像信号のペデスタルのレベルを一定電圧値とすることが
できる。
した第３図に示す如き映像出力回路が提案されている。
即ち第３図に於いて（1R），（1G）及び（1B）は夫々、
赤、緑及び青映像信号が供給される映像信号入力端子を
示し、この映像信号入力端子（1R），（1G）及び（1B）
に夫々供給される赤、緑及び青映像信号を夫々同様に構
成された映像出力回路（2R），（2G）及び（2B）を介し
てカラー陰極線管（３）に供給する。この映像出力回路
（2R），（2G）及び（2B）は夫々同様に構成されたもの
であるので、映像出力回路（2R）のみについて説明す
る。映像信号入力端子（1R）に供給される映像信号を第
４図Ａに示す如く映像信号の水平同期信号のバックポー
チの所定位置に基準パルスPRを挿入する基準パルス挿入
回路（４）を介して電流源を構成するnpn形トランジス
タ（５）のベースに供給する。この場合基準パルス入力
端子（4a）に供給される基準パルスPRは例えば映像信号
の白レベルの80％のレベルとなる如くする。このトラン
ジスタ（５）のエミッタを抵抗器（６）を介して基準電
圧VEEが供給される電源端子（７）に接続し、このトラ
ンジスタ（５）のコレクタを差動増幅回路を構成するnp
n形トランジスタ（８）及び（９）の夫々のエミッタの
接続点に接続し、之等トランジスタ（８）及び（９）の
夫々のコレクタを夫々抵抗器（10），（11）を介して正
の直流電圧VCCが供給される電源端子（12）に接続し、
このトランジスタ（９）のベスを基準電圧が得られる電
池（13）を介して接地する。このトランジスタ（９）の
コレクタに得られる映像信号を増幅回路（14）、結合コ
ンデンサ（15）、直流再生回路を構成する増幅回路（1
6）及び増幅回路（17）の直列回路を介してカラー陰極
線管（３）に供給する。また増幅回路（14）及びコンデ
ンサ（15）の接続点を基準パルスPRのレベル検出用のサ
ンプリングホールド回路（18）の入力側に接続する。こ
の場合このサンプリングホールド回路（18）のサンプリ
ング信号入力端子（18a）には第４図Ｂに示す如く映像
信号の水平同期信号のバックポーチに挿入された基準パ
ルスPRに対応したサンプリング信号（18S）を供給する
如くし、この基準パルスPRのレベルを検出保持する如く
する。このサンプリングホールド回路（18）の出力側に
得られる基準パルスPRのレベル検出信号を比較積分回路
（19）に供給すると共にこの比較積分回路（19）にコン
トラスト調整用可変抵抗器（20）の可動子（20a）に得
られる調整電圧を供給し、この調整電圧とレベル検出信
号との差に応じた制御信号をレベル及びインピーダンス
変換回路を構成するバッファ増幅回路（21）を介して差
動増幅回路を構成するトランジスタ（８）のベースに供
給する。この場合コントラスト調整用可変抵抗器（20）
の可動子（20a）を調整することにより映像画面のコン
トラストを調整することができる。このコントラストを
調整したときには映像信号の直流電圧が変動するので、
この映像信号の直流再生を行なってからカラー陰極線管
（３）に供給する。即ち増幅回路（17）の出力側を抵抗
器（22）及び（23）の直列回路を介して接地し、この抵
抗器（22）及び（23）の接続中点に得られる映像信号を
この映像信号のペデスタルレベルを検出するサンプリン
グホールド回路（24）に供給する。このサンプリングホ
ールド回路（24）のサンプリング信号入力端子（24a）
には第４図Ｃに示す如く映像信号の水平同期信号のペデ
スタル部に対応したサンプリング信号（24S）を供給す
る如くし、この映像信号のペデスタル部のレベルを検出
保持する如くする。このサンプリングホールド回路（2
4）の出力側に得られる映像信号のペデスタルのレベル
検出信号を比較積分回路（25）に供給すると共にこの比
較積分回路（25）に電池（26）よりの一定直流電圧を供
給し、このペデスタルレベル検出信号と一定直流電圧と
の差に応じた制御信号をインピーダンス変換回路（27）
を介して増幅回路（16）のバイアス電圧制御端子に供給
して、この増幅回路（16）のバイアス電圧を制御して映
像信号のペデスタルのレベルを一定電圧値とすることが
できる。
斯る映像出力回路に於いてはコントラスト調整用可変抵
抗器（20）の可動子（20a）に得られる直流電圧により
映像信号の利得を可変することができるのであるが、こ
の場合映像信号の直流電位も変わってしまうのでこの出
力側に直流再生回路を必要とし、回路構成が複雑となる
と共にこの映像信号の利得制御回路と直流再生回路との
間の直流分をカットする為に大容量の結合コンデンサ
（15）を必要とする不都合があり、小形化特にチップ実
装化ができない不都合があった。
抗器（20）の可動子（20a）に得られる直流電圧により
映像信号の利得を可変することができるのであるが、こ
の場合映像信号の直流電位も変わってしまうのでこの出
力側に直流再生回路を必要とし、回路構成が複雑となる
と共にこの映像信号の利得制御回路と直流再生回路との
間の直流分をカットする為に大容量の結合コンデンサ
（15）を必要とする不都合があり、小形化特にチップ実
装化ができない不都合があった。
本発明を斯る点に鑑み上述不都合を改善することを目的
とする。
とする。
本発明映像出力回路は第１図に示す如く差動接続された
第１及び第２のトランジスタ（８）及び（９）の夫々の
エミッタの接続点を電流源用の第３のトランジスタ
（５）のコレクタ・エミッタ通路を介して基準電位点V
EEに接続し、基準パルスPRを含む映像信号をこの第３の
トランジスタ（５）のベースに印加し、この第２のトラ
ンジスタ（９）のコレクタよりこの基準パルスPRを検出
し、この基準パルスの検出レベルと可変制御電圧とを比
較した電圧で上記第１及び第２のトランジスタ（８），
（９）の一方（９）のベース電圧を制御してコントラス
トを調整すると共にこの第２のトランジスタ（９）のコ
レクタよりペデスタル期間の電位を検出し、この検出電
位に応じてこの第２のトランジスタ（９）のコレクタ電
位を変更してこの第２のトランジスタ（９）のコレクタ
よりこのペデスタル期間の電位を一定化した映像信号を
得るようにしたものである。
第１及び第２のトランジスタ（８）及び（９）の夫々の
エミッタの接続点を電流源用の第３のトランジスタ
（５）のコレクタ・エミッタ通路を介して基準電位点V
EEに接続し、基準パルスPRを含む映像信号をこの第３の
トランジスタ（５）のベースに印加し、この第２のトラ
ンジスタ（９）のコレクタよりこの基準パルスPRを検出
し、この基準パルスの検出レベルと可変制御電圧とを比
較した電圧で上記第１及び第２のトランジスタ（８），
（９）の一方（９）のベース電圧を制御してコントラス
トを調整すると共にこの第２のトランジスタ（９）のコ
レクタよりペデスタル期間の電位を検出し、この検出電
位に応じてこの第２のトランジスタ（９）のコレクタ電
位を変更してこの第２のトランジスタ（９）のコレクタ
よりこのペデスタル期間の電位を一定化した映像信号を
得るようにしたものである。
本発明に依れば第１、第２及び第３のトランジスタ
（８），（９），（５）により乗算形利得制御回路を構
成し、この第２のトランジスタ（９）のコレクタより基
準パルスPRのレベルを検出し、この基準パルスPRの検出
レベルと可変制御電圧とを比較した電圧で第１及び第２
のトランジスタ（８），（９）の一方（９）のベース電
圧を制御しているので可変制御電圧を調整することによ
りコントラスト調整できると共にこの第２のトランジス
タ（９）のコレクタの映像信号のペデスタル電位を検出
して、この検出電位に応じてこの第２のトランジスタ
（９）のコレクタ電位を変更しているので映像信号のペ
デスタル期間の電位を一定とした映像信号が得られるの
で直流再生回路を必要とせず回路構成がそれだけ簡略化
できると共に大容量の結合コンデンサを必要とせず小形
化特にチップ実装化が可能である。
（８），（９），（５）により乗算形利得制御回路を構
成し、この第２のトランジスタ（９）のコレクタより基
準パルスPRのレベルを検出し、この基準パルスPRの検出
レベルと可変制御電圧とを比較した電圧で第１及び第２
のトランジスタ（８），（９）の一方（９）のベース電
圧を制御しているので可変制御電圧を調整することによ
りコントラスト調整できると共にこの第２のトランジス
タ（９）のコレクタの映像信号のペデスタル電位を検出
して、この検出電位に応じてこの第２のトランジスタ
（９）のコレクタ電位を変更しているので映像信号のペ
デスタル期間の電位を一定とした映像信号が得られるの
で直流再生回路を必要とせず回路構成がそれだけ簡略化
できると共に大容量の結合コンデンサを必要とせず小形
化特にチップ実装化が可能である。
以下第１図を参照しながら本発明映像出力回路の一実施
例につき説明しよう。この第１図に於いて第３図に対応
する部分には同一符号を付し、その詳細説明は省略す
る。
例につき説明しよう。この第１図に於いて第３図に対応
する部分には同一符号を付し、その詳細説明は省略す
る。
本例に於いては映像信号入力端子（1R）に供給される映
像信号を基準パルス挿入回路（４）を介して定電流源を
構成するトランジスタ（５）のベースに供給する。この
基準パルス挿入回路（４）に於いては第３図と同様に第
４図Ａに示す如く映像信号のバックポーチに白レベルの
80％の大きさの所定幅の基準パルスPRを挿入する。この
トランジスタ（５）のエミッタを抵抗器（６）を介して
基準電圧VEEが供給される電源端子（７）に接続し、こ
のトランジスタ（５）のコレクタを差動増幅回路を構成
するトランジスタ（８）及び（９）の夫々のエミッタの
互いの接続点に接続し、このトランジスタ（８）のコレ
クタを抵抗器（10）を介して正の直流電圧VCCが供給さ
れる電源端子（12）に接続し、このトランジスタ（８）
のベースを基準電圧が得られる電池（13）を介して接地
する。
像信号を基準パルス挿入回路（４）を介して定電流源を
構成するトランジスタ（５）のベースに供給する。この
基準パルス挿入回路（４）に於いては第３図と同様に第
４図Ａに示す如く映像信号のバックポーチに白レベルの
80％の大きさの所定幅の基準パルスPRを挿入する。この
トランジスタ（５）のエミッタを抵抗器（６）を介して
基準電圧VEEが供給される電源端子（７）に接続し、こ
のトランジスタ（５）のコレクタを差動増幅回路を構成
するトランジスタ（８）及び（９）の夫々のエミッタの
互いの接続点に接続し、このトランジスタ（８）のコレ
クタを抵抗器（10）を介して正の直流電圧VCCが供給さ
れる電源端子（12）に接続し、このトランジスタ（８）
のベースを基準電圧が得られる電池（13）を介して接地
する。
またこのトランジスタ（９）のコレクタを利得制御回路
のバッファ増幅回路（14a）、増幅回路（14b）、この増
幅回路（14b）のバッファ増幅回路（14c）及び終段増幅
回路（17）の直列回路を介してカラー陰極線管（３）に
供給する。この増幅回路（14c）及び（17）の接続点を
基準パルスPRのレベル検出用のサンプリングホールド回
路（18）の入力側に接続する。このサンプリングホール
ド回路（18）のサンプリング信号入力端子（18a）には
第４図Ｂに示す如く映像信号の水平同期信号のバックポ
ーチに挿入された基準パルスPRに対応したサンプリング
信号（18S）を供給する如くし、この基準パルスPRのレ
ベルを検出保持する如くする。このサンプリングホール
ド回路（18）の出力側に得られる基準パルスPRのレベル
検出信号を比較積分回路（19）に供給すると共にこの比
較積分回路（19）にコントラスト調整用可変抵抗器（2
0）の可動子（20a）に得られる可変制御電圧とこのレベ
ル検出信号との差に応じた制御信号をレベル及びインピ
ーダンス変換回路を構成するバッファ増幅回路（21）を
介して差動増幅回路を構成するトランジスタ（９）のベ
ースに供給する。この場合コントラスト調整用可変抵抗
器（20）の可動子（20a）を調整することによりこの可
動子（20a）に得られる可変制御電圧が調整され映像画
面のコントラストを良好に調整することができる。
のバッファ増幅回路（14a）、増幅回路（14b）、この増
幅回路（14b）のバッファ増幅回路（14c）及び終段増幅
回路（17）の直列回路を介してカラー陰極線管（３）に
供給する。この増幅回路（14c）及び（17）の接続点を
基準パルスPRのレベル検出用のサンプリングホールド回
路（18）の入力側に接続する。このサンプリングホール
ド回路（18）のサンプリング信号入力端子（18a）には
第４図Ｂに示す如く映像信号の水平同期信号のバックポ
ーチに挿入された基準パルスPRに対応したサンプリング
信号（18S）を供給する如くし、この基準パルスPRのレ
ベルを検出保持する如くする。このサンプリングホール
ド回路（18）の出力側に得られる基準パルスPRのレベル
検出信号を比較積分回路（19）に供給すると共にこの比
較積分回路（19）にコントラスト調整用可変抵抗器（2
0）の可動子（20a）に得られる可変制御電圧とこのレベ
ル検出信号との差に応じた制御信号をレベル及びインピ
ーダンス変換回路を構成するバッファ増幅回路（21）を
介して差動増幅回路を構成するトランジスタ（９）のベ
ースに供給する。この場合コントラスト調整用可変抵抗
器（20）の可動子（20a）を調整することによりこの可
動子（20a）に得られる可変制御電圧が調整され映像画
面のコントラストを良好に調整することができる。
また本例に於いては、終段増幅回路（17）の出力側を抵
抗器（22）及び（23）の直列回路を介して接地し、この
抵抗器（22）及び（23）の接続中点に得られる映像信号
をこの映像信号のペデスタルレベルを検出するサンプリ
ングホールド回路（24）に供給する。このサンプリング
ホールド回路（24）のサンプリング信号入力端子（24
a）には第４図Ｃに示す如く映像信号の水平同期信号の
ペデスタル部に対応したサンプリング信号（24S）を供
給する如くし、この映像信号のペデスタル部のレベルを
検出保持する如くする。このサンプリングホールド回路
（24）の出力側に得られる映像信号のペデスタルのレベ
ル検出信号を比較積分回路（25）に供給すると共にこの
比較積分回路（25）に電池（26）よりペデスタルレベル
クランプ用の一定直流電圧を供給し、このペデスタルレ
ベル検出信号とこの一定直流電圧との差に応じた直流電
圧をインピーダンス変換回路（27）及び抵抗器（11）の
直列回路を介してトランジスタ（５）のコレクタに接続
する。この場合インピーダンス変換回路（27）の出力側
に得られる電圧は例えば5V〜10Vである。
抗器（22）及び（23）の直列回路を介して接地し、この
抵抗器（22）及び（23）の接続中点に得られる映像信号
をこの映像信号のペデスタルレベルを検出するサンプリ
ングホールド回路（24）に供給する。このサンプリング
ホールド回路（24）のサンプリング信号入力端子（24
a）には第４図Ｃに示す如く映像信号の水平同期信号の
ペデスタル部に対応したサンプリング信号（24S）を供
給する如くし、この映像信号のペデスタル部のレベルを
検出保持する如くする。このサンプリングホールド回路
（24）の出力側に得られる映像信号のペデスタルのレベ
ル検出信号を比較積分回路（25）に供給すると共にこの
比較積分回路（25）に電池（26）よりペデスタルレベル
クランプ用の一定直流電圧を供給し、このペデスタルレ
ベル検出信号とこの一定直流電圧との差に応じた直流電
圧をインピーダンス変換回路（27）及び抵抗器（11）の
直列回路を介してトランジスタ（５）のコレクタに接続
する。この場合インピーダンス変換回路（27）の出力側
に得られる電圧は例えば5V〜10Vである。
本例は上述の如く構成されているのでコントラスト調整
用可変抵抗器（20）の可動子（20a）を調整することに
より可動子（20a）に得られる可変制御電圧を調整でき
従来同様に良好にコントラスト調整を行うことができ
る。また映像信号のペデスタル期間の電位を検出し、こ
のペデスタル期間の電位が一定となる如くトランジスタ
（９）の電源電圧を変更する如くしているので、例えば
第２図Ａ及びＢに示す如くコントラスト調整によりこの
利得が変化しても、映像信号のペデスタルレベルは一定
でトランジスタ（９）の電源電圧が変化するだけであり
直流再生回路を別に必要がない。従って本例に依れば直
流再生回路を必要としないので、それだけ回路構成が簡
略化できると共に大容量の結合コンデンサが不要であ
り、小形化特にチップ実装化を可能とする利益がある。
また本例では映像信号のペデスタルレベルが一定に保た
れるのでこの映像出力回路以降の直結化が可能となる。
また本例では終段増幅回路（17）の出力側からこのペデ
スタルレベル検出用の映像信号を得ているので途中段階
での温度特性等による変動分を全て吸収できる利益があ
る。
用可変抵抗器（20）の可動子（20a）を調整することに
より可動子（20a）に得られる可変制御電圧を調整でき
従来同様に良好にコントラスト調整を行うことができ
る。また映像信号のペデスタル期間の電位を検出し、こ
のペデスタル期間の電位が一定となる如くトランジスタ
（９）の電源電圧を変更する如くしているので、例えば
第２図Ａ及びＢに示す如くコントラスト調整によりこの
利得が変化しても、映像信号のペデスタルレベルは一定
でトランジスタ（９）の電源電圧が変化するだけであり
直流再生回路を別に必要がない。従って本例に依れば直
流再生回路を必要としないので、それだけ回路構成が簡
略化できると共に大容量の結合コンデンサが不要であ
り、小形化特にチップ実装化を可能とする利益がある。
また本例では映像信号のペデスタルレベルが一定に保た
れるのでこの映像出力回路以降の直結化が可能となる。
また本例では終段増幅回路（17）の出力側からこのペデ
スタルレベル検出用の映像信号を得ているので途中段階
での温度特性等による変動分を全て吸収できる利益があ
る。
尚、上述実施例では利得を制御するのにトランジスタ
（９）のベース電圧を制御したが、このバッファ回路
（21）の出力側に得られる極性によってはトランジスタ
（８）のベース電圧を制御し、トランジスタ（９）のベ
ース電圧を制御し、トランジスタ（９）のベース電圧を
一定とする様にしても、上述同様の作用効果が得られる
ことは勿論である。また本発明は上述実施例に限らず本
発明の要旨を逸脱することなくその他種々の構成が取り
得ることは勿論である。
（９）のベース電圧を制御したが、このバッファ回路
（21）の出力側に得られる極性によってはトランジスタ
（８）のベース電圧を制御し、トランジスタ（９）のベ
ース電圧を制御し、トランジスタ（９）のベース電圧を
一定とする様にしても、上述同様の作用効果が得られる
ことは勿論である。また本発明は上述実施例に限らず本
発明の要旨を逸脱することなくその他種々の構成が取り
得ることは勿論である。
本発明に依れば直流再生回路を必要としないので、それ
だけ回路構成が簡略化できる利益があると共に大容量の
結合コンデンサが不要であるので、小形化特にチップ実
装化を可能とする利益がある。
だけ回路構成が簡略化できる利益があると共に大容量の
結合コンデンサが不要であるので、小形化特にチップ実
装化を可能とする利益がある。
第１図は本発明映像出力回路の一実施例を示す構成図、
第２図及び第４図は夫々本発明の説明に供する線図、第
３図は映像出力回路の例を示す構成図である。 （1R），（1G）及び（1B）は夫々映像信号入力端子、
（３）はカラー陰極線管、（４）は基準パルス挿入回
路、（５），（８），及び（９）は夫々トランジスタ、
（７）及び（12）は夫々電源端子、（13）及び（26）は
夫々電池、（14b）及び（17）は夫々増幅回路、（18）
及び（24）は夫々サンプリングホールド回路、（19）及
び（25）は夫々比較積分回路、（20）はコントラスト調
整用可変抵抗器である。
第２図及び第４図は夫々本発明の説明に供する線図、第
３図は映像出力回路の例を示す構成図である。 （1R），（1G）及び（1B）は夫々映像信号入力端子、
（３）はカラー陰極線管、（４）は基準パルス挿入回
路、（５），（８），及び（９）は夫々トランジスタ、
（７）及び（12）は夫々電源端子、（13）及び（26）は
夫々電池、（14b）及び（17）は夫々増幅回路、（18）
及び（24）は夫々サンプリングホールド回路、（19）及
び（25）は夫々比較積分回路、（20）はコントラスト調
整用可変抵抗器である。
Claims (1)
- 【請求項１】差動接続された第１及び第２のトランジス
タの夫々のエミッタの接続点を電流源用の第３のトラン
ジスタのコレクタ・エミッタ通路を介して基準電位点に
接続し、基準パルスを含む映像信号を上記第３のトラン
ジスタのベースに印加し、上記第２のトランジスタのコ
レクタより上記基準パルスを検出し、この基準パルスの
検出レベルと可変制御電圧とを比較した電圧で上記第１
及び第２のトランジスタの一方のベース電圧を制御して
コントラストを調整すると共に上記第２のトランジスタ
のコレクタより、ペデスタル期間の電位を検出し、この
検出電位に応じて上記第２のトランジスタのコレクタ電
位を変更して上記第２のトランジスタのコレクタより上
記ペデスタル期間の電位を一定化した映像信号を得るよ
うにしたことを特徴とする映像出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20914286A JPH07121093B2 (ja) | 1986-09-05 | 1986-09-05 | 映像出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20914286A JPH07121093B2 (ja) | 1986-09-05 | 1986-09-05 | 映像出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6365785A JPS6365785A (ja) | 1988-03-24 |
| JPH07121093B2 true JPH07121093B2 (ja) | 1995-12-20 |
Family
ID=16567998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20914286A Expired - Fee Related JPH07121093B2 (ja) | 1986-09-05 | 1986-09-05 | 映像出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121093B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0678243A (ja) * | 1992-08-04 | 1994-03-18 | Sony Corp | コントラストコントロール回路 |
-
1986
- 1986-09-05 JP JP20914286A patent/JPH07121093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6365785A (ja) | 1988-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801389B2 (ja) | 信号処理装置 | |
| JPS6247034B2 (ja) | ||
| CA1090917A (en) | Positive feedback high gain agc amplifier | |
| JPH0775421B2 (ja) | 変調器 | |
| US4203131A (en) | Predictable automatic brightness control circuit in a video signal image reproducing system | |
| JPH07121093B2 (ja) | 映像出力回路 | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| JPS5827368Y2 (ja) | 信号処理装置 | |
| JPS6358434B2 (ja) | ||
| JP3278076B2 (ja) | クランプ回路 | |
| JPH0630430B2 (ja) | 信号処理回路 | |
| JPS6314531Y2 (ja) | ||
| JPS6342595Y2 (ja) | ||
| JP2548443B2 (ja) | 映像信号圧縮回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH0139013Y2 (ja) | ||
| JPH023586B2 (ja) | ||
| JPH01317088A (ja) | ビデオ信号処理装置 | |
| JPH0145173Y2 (ja) | ||
| JPH0117891Y2 (ja) | ||
| JPS6238375Y2 (ja) | ||
| JP2874237B2 (ja) | 周波数変調信号の復調回路 | |
| JPH0294806A (ja) | ハイレベルスライス回路 | |
| JPH0112457Y2 (ja) | ||
| JP2558757B2 (ja) | クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |