JPS6327166A - ゲインコントロ−ルアンプ - Google Patents

ゲインコントロ−ルアンプ

Info

Publication number
JPS6327166A
JPS6327166A JP61170330A JP17033086A JPS6327166A JP S6327166 A JPS6327166 A JP S6327166A JP 61170330 A JP61170330 A JP 61170330A JP 17033086 A JP17033086 A JP 17033086A JP S6327166 A JPS6327166 A JP S6327166A
Authority
JP
Japan
Prior art keywords
gain
circuit
gain control
clamp
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61170330A
Other languages
English (en)
Other versions
JP2536484B2 (ja
Inventor
Riyuuichirou Kawai
川居 龍一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61170330A priority Critical patent/JP2536484B2/ja
Priority to KR1019870006626A priority patent/KR960015010B1/ko
Priority to US07/074,937 priority patent/US4751577A/en
Priority to DE87306382T priority patent/DE3788685T2/de
Priority to EP87306382A priority patent/EP0255274B1/en
Publication of JPS6327166A publication Critical patent/JPS6327166A/ja
Application granted granted Critical
Publication of JP2536484B2 publication Critical patent/JP2536484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control
    • H04N5/53Keyed automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A、産業上の利用分野 B1発明の概要 C1従来技術[第5図] D1発明が解決し・ようとする問題点[第6図]E1問
題点を解決するための手段 F1作用 G、実施例[第1図乃至第4図] H0発明の効果 (A、産業上の利用分野) 本発明はゲインコントロールアンプ、特にゲインコント
ロール部と少なくとも1つのクランプ回路とを有するゲ
インコントロールアンプに関するう (B、発明の概要) 本発明は、ゲインコントロール部と少なくとも1つのク
ランプ回路とを有するゲインコントロールアンプにおい
て、 人力信号に存在しているノイズあるいはゲインコントロ
ールアンプ内で発生するノイズにまで応答して直流レベ
ル変動を起してしまうことを防止するため、 ゲインコントロール部に対するゲイン制御信号によって
クランプ回路のクランプ追従速度を制御するようにした
ものてあり、 従って、本発明ゲインコントロールアンプによれば、ゲ
インコントロール部のゲインの高いときはクランプ回路
のクランプ追従速度が遅くなりノイズに応答して直流レ
ベル変動を起すことを抑制することができる。また、ゲ
インコントロール部のゲインの低いときはクランプ回路
のクランプ追従速度が速くなりゲインコントロールアン
プに期待されるクランプ機能を充分に発揮させることが
できる。
(C,従来技術)[第5図] テレビジョン受像機、ビデオテープレコーダ等には受信
する電波の強弱や受信機の感度差あるいはフェージング
などによって生ずる画面のコントラストの変化を軽減す
るために自動利得制御(AGC)機能を有するゲインコ
ントロールアンプが内蔵されている。第5図はそのよう
なゲインコントロールアンプの一例を示すものであり、
同図において1は前段クランプ回路、2は該前段クラン
プ回路1の出力化−号を増i幅1−るゲインコントロー
ル可能な増幅回路、3は後段クランプ回路、4は該後段
クランプ回路3の出力信号のピークを検出するデテクタ
、5は該デテクタ4において検出されたピーク値を所定
の設定基準値と比較するコンパレータであり、該コンパ
レータ5の出力信号が上記増幅回路2にゲイン制御信号
として入力される。上記前段クランプ回路1及び後段ク
ランプ回路3は共にDCシフト回路6.9、コンパレー
タ7.10、メモリコンデンサ8.11からなる。即ち
、DCシフト回路6.9を通った信号はコンパレータ7
.10においてリファレンス電圧Vrefと比較され、
コンパレータ7.10に人力された信号がリファレンス
電圧Vrefよりも高いときメモリコンデンサ8.11
が充電され、低いときは逆に放電され、そのメモリコン
デンサ8.11の端子電圧がDCシフト回路6.9ヘレ
ベルシフト制御信号として帰還され、信号の直流レベル
がリファレンス電圧Vrefと等しくなるように制御さ
れる。即ち、直流レベルの再生が為される。
第5図に示すゲインコントロールアンプによれば、ゲイ
ンコントロール可能な増幅回路2によりAGCをかける
前に前段クランプ回路1でビデオ信号の例えばペデスタ
ルレベルをリファレンス電圧Vrefにクランプし、A
GCをかけた後においても後段クランプ回路3で同様に
クランプすることができる。
尚、ゲインコントロールアンプには同期式と非同期式と
がある。同期式は一水平周期における特定タイミングの
時にレベルをサンプリングしそれを所定の電圧にクラン
プするものであり、そのサンプリングタイミングとして
は水平帰線消去期間の中のある特定時点(例えばペデス
タルレベルになる時点)が選ばれる。非同期式はビデオ
12号の最も低いレベルを検出し、そのレベルを所定の
レベルにクランプするようにしたものである。
そして、第5図に示した従来のゲインコントロールアン
プはクランプ追従速度が固定され、ゲインによってクラ
ンプ追従速度を変化するようにはされていなかった。
(D、発明が解決しようとする問題点)[第6図コ ところで、第5図に示した従来のゲインコントロールア
ンプはクランプ回路1、クランプ回路3のクランプ追従
速度が固定されていたので次のような問題があった。そ
れは、クランプ回路1.3のクランプ追従速度が若し速
すぎるとクランプ回路1.3がゲインコントロールアン
プに入力されたビデオ信号にもともと入り込んでいるノ
イズ、あるいはゲインコントロールアンプ内部で発生し
たノイズに対しても敏感に応答し、出力側にノイズに起
因した直流レベル変動が生してしまい、画質が悪くなる
という問題である。
この問題について具体的に詳細に説明すると、ゲインコ
ントロールアンプに人力されるビデオ信号には1mV程
度のノイズが入っているのが普通であり、若し、前段ク
ランプ回路1のクランプ追従速度が速すぎるとコンパレ
ータ7の出力はサンプリング期間中そのノイズによって
レベル変動し、DCシフト回路6へ帰還するクランプレ
ベルが確定するのがサンプリング期間の終了時点となり
、従って、クランプレベルはそのサンプリング期間の終
了時点のコンパレータ7の人カレへルによって左右され
る。そして、その入力レベルというのはノイズによって
例えば1mV程度の範囲でランダムに変動するからクラ
ンプレベルは各サンプリング毎に変動することになり、
結局クランプ回路1から出力されるビデオ信号の直流レ
ベルはノイズによって変動することとなる。そして、ゲ
インコントロール可能な増幅回路2によってビデオ信号
が増幅されるのでその際に直流レベルの変動分も増幅さ
れる。例えば、増幅回路2の増幅度が現在30倍である
とするとクランプ回路工での直流レベルの変動分子mV
が増幅回路2の出力された段階では3 m Vに増幅さ
れることになる。この30 m Vの直流レベル変動は
ビデオ信号のピーク・ピーク間電圧が例えば1■程度で
あるに過ぎないので無視できない程大きく、画質を大き
く低下させる。そして、その直流レベル変動は後段クラ
ンプ回路3にも持ち込まれ、そこで更に大きな直流レベ
ル変動をもたらす。ノイズによる態形りは非同期式のも
のにおいても同じように起きる。
そこで、クランプ回路のクランプ追従速度を遅くするよ
うにすることが為された。しかし、クランプ回路を常に
遅くする−と電波の強弱等に対応して画面のコントラス
トが変化してしまうことを防止するゲインコントロール
アンプのAGCR能が損なわれてしまい、ゲインコント
ロールアンプにAGCを行わせる意義の大半が失われる
ことになる。即ち、クランプ追従速度が速くて困るのは
ゲインが高いときであり、ゲインか低いときにはクラン
プ回路1、クランプ回路3はクランプ追従速度が速くな
ければならない。従って、従来のようにクランプ戯従速
度をゲインの変化に無関係の一定の値に保つようにする
ことは好ましいことではなかった。
本発明はこのような問題点を解決すべく為されたもので
あり、ゲインの高いときはクランプ追従速度が遅くなり
ゲインが低いときはクランプ追従速度が速くなるように
クランプ追従速度がゲインの変化に応じて変化する新規
なゲインコントロールアンプを提供することを目的とす
るものであ(E、問題点を解決するための手段) 本発明ゲインコントロールアンプは上記問題点を解決す
るため、ゲインコントロール部と少なくとも1つのクラ
ンプ回路とを有するゲインコントロールアンプにおいて
、上記ゲインコントロール部に対するゲイン制御信号に
よって上記クランプ回路のクランプ追従速度を変化させ
ることを特徴とするものである。
(F、作用) 本発明ゲインコントロールアンプによれば、ゲインコン
トロール部に対するゲイン−制御信号によってクランプ
回路のクランプ追従速度を変化させるので、ゲインの大
きいときはゲインコントロール部のゲインを小さくする
と同時に追従性を遅くしてクランプノイズの発生を防止
し、ゲインの小さいときはゲインコントロール部のゲイ
ンを大きくすると同時に追従性を速くしてAGC機能を
充分に発揮させることができる。
(G、実施イテト)[第1図乃至第3図]以下、本発明
ゲインコントロールアンプを図示実施例に従って詳細に
説明する。
第1図は本発明ゲインコントロールアンプの一つの実施
例を示す回路ブロック図である。同図において1は前段
クランプ回路、2は該前段クランプ回路1の出力信号を
増幅するゲインコントロール可能な増幅回路、3は後段
クランプ回路、4は該後段クランプ回路3の出力信号の
ピークを検出するデテクタ、5は5亥デデクタ4におい
て検出されたピークを所定の設定基準値と比較するコン
パレータてあり、該コンパレータ5の出力信号が上記増
幅回路2にゲイン制御信号として人力される。上記前段
クランプ回路1及び後段クランプ回路3は共にDCシフ
ト回路6.9、コンパレータ7.10、メモリコンデン
サ8.11からなる。
即ち、DCシフト回路6.9を通った信号はコンパレー
タ7.10においてリファレンス電圧Vrefと比較さ
れ、コンパレータ7.10に人力された信号がリファレ
ンス電圧Vrefよりも高いときメモリコンデンサ8.
11が充電され、低いときは逆に放電され、そのメモリ
コンデンサ8.11の端子電圧がDCシフト回路6.9
ヘシフト制御信号として帰還され、信号の直流レベルが
リファレンス電圧Vrefと等しくなるように制御され
る。即ち、直流レベルの再生が為される。
そして、このゲインコントロールアンプはコンパレータ
5から出力された信号がゲインコントロール可能な増幅
回路2ヘゲイン制御信号として送出されるだけでなく前
段クランプ回路1のコンパレータ7及び後段クランプ回
路3のコンパレータ10へ追従性制御信号として送出さ
れるようになっており、その点て第5図に示した従来の
ゲインコントロールアンプと大きく異なっている。即ち
、ゲインコントロール可能な増幅回路2のゲインが大き
過ぎ従ってビデオ信号のレベルが大きいときは増幅回路
2のゲインが小さくされると共にコンパレータ7及び1
0の追従性か低くなり、逆に増幅回路2のゲインが小さ
いときはコンパレータ7及び10の追従性が高くなるよ
うになっている。
i2図(A)、(B)は第1図に示したゲインコントロ
ールアンプのDCシフト回路の各別の回路例を示す回路
図である。先ず、同図(A)に示す回路を説明する。Q
lはNPNトランジスタで、ベースにビデオ信号を受け
、コレクタは電源端子(+Vcc)に接続され、エミッ
タは抵抗R1を介してNPNトランジスタQ2のコレク
タに接続されている。該トランジスタQ2はベースにコ
ンパレータ7の出力信号(シフト制御信号)を受け、そ
のエミッタは抵抗R2を介して接地されている。トラン
ジスタQ2のコレクタと抵抗R1との接続点がDCシフ
ト回路の出力端子になる。
このDCシフト回路6はトランジスタQ2に人力される
シフト制御信号が0のときは入力ビデオ信号の直流レベ
ルが低下しない(但し、トランジスタQ1のベース・エ
ミッタ間電圧分のレベルシフトは無視する。)。そして
、シフト制御信号のレベルが上る程トランジスタQ2、
抵抗R1を流れる電流が大きくなり、抵抗R1での電圧
降下が大きくなる。その結果、抵抗R1での電圧降下分
ビデオ信号の直流レベルが低下する。尚、このシフト制
御信号はコンパレータ7からの信号であることはいうま
でもない。
第2図(B)はDCシフト回路の別の例を示すものであ
る。同図において、Q3はNPNI−ランジスタで、ベ
ースにビデオ信号を受け、コレクタが電源端子(十Vc
c)に接続され、エミッタが抵抗R3を介して定電流回
路11の電流流入端に接続されている。Q4はNPNI
−ランジスタで、そのコレクタは抵抗R5を介して電R
端子(+Vcc)に接続され、ベースにシフト制御信号
を受け、エミッタが抵抗R4を介して上記定電流回路1
1の電流流入端に接続されている。そして、該定電流回
路■1の電流流出端は接地されている。このDCシフト
回路はトランジスタQ4と抵抗R5との接続点が出力端
子であり、この出力から出力されるビデオ信号の直流レ
ベルはトランジスタQ4に入力されるシフト制御信号に
よってコントロールされる。というのは、シフト制御信
号のレベルが高くなるとトランジスタQ4に流れる電流
が増え、その電流の増加分に抵抗R5の抵抗値を乗算し
た分ビデオ信号の直流レベルが低ドし、逆にシフト制御
信号のレベルが低くなるとビデオ信号の直流レベルが高
くなるからである。
尚、第2図(A)、(B)のどの回路も前段クランプ回
路1のDCシフト回路6と後段クランプ回路3のDCシ
フト回路9のいずれにも使用できる。
第3図(A)、(B)は追従性制御可能なコンパレータ
の各別の回路例を示すものである。先ず、同図(A)に
示す同期型のコンパレータ回路について説明する。
同図において、Q5はNPNトランジスタで、ベースに
DCシフト回路からビデオ信号を受け、コレクタはダイ
オードD1のカンードに接続され、エミッタはNPNI
−ランジスタQ6のエミッタに接続されている。上記ダ
イオードD1のアノードは電源端子(+Vcc)に接続
されている。上記トランジスタQ6はベースにリファレ
ンス電圧Vrefを受け、そのコレクタはPNPトラン
ジスタQ7のコレクタに接続されている。そのコレクタ
と接地との間にメモリコンデンサ8(11)が接続され
ている。そして、トランジスタQ7のベースはトランジ
スタQ5のコレクタに接続され、エミッタは電源端子(
+Vcc)に接続されている。
トランジスタQ5とQ6の互いに接続されたエミッタは
NPNトランジスタQ8のコレクタに接続されており、
該トランジスタQ8のベースは所定の電位Vaに保たれ
ている。そして、トランジスタQ8のエミッタはNPN
トランジスタQ9のエミッタ及びNPNトランジスタQ
IOのコレクタに接続されている。上記トランジスタQ
9はコレクタか電源端子(+Vcc)に接続され、へ−
スにクランプパルスを受ける。該クランプパルスはビデ
オ信号がサンプリング期間(例えばペデスタルレベルを
保つある期間)のみレベルが低くなり(「ロウ」レベル
になり)、それ以外のときは高いレベル(「ハイ」レベ
ル)を保つパルスである。上記トランジスタQIOはベ
ースに前記コンパレータ5から出力された信号を追従性
制御信号として受け、エミッタは抵抗R6を介して接地
されている。
この回路は、サンプリング期間中、即ち、クランプパル
スが「ロウ」のときのみトランジスタQ8がオンしてそ
れに電流が流れるようになっている。このトランジスタ
Q8に電流が流れているときにおいて、若しビデオ信号
、具体的にはこの例ではペデスタルレベル(同期パルス
をサンプリングする例だと同期パルスのレベル)がリフ
ァレンス電圧Vrefよりも高いときにはトランジスタ
Q5にトランジスタQ6よりも大きな電流が流れる。す
ると、トランジスタQ7にもトランジスタQ5に流れた
電流と同じ大きな電流が流れる。
しかし、トランジスタQ6に流れる電流が少ないからト
ランジスタQ7に流れる電流からトランジスタQ6に流
れる電流を差し引いた分メモリコンデンサ8(11)に
流れ、メモリコンデンサ8(11)が充電される。そし
て、クランクパルスが「ハイ」になフてトランジスタQ
8がオフしたときのメモリコンデンサ8(11)の端子
電圧が次のサンプリングが始まるまで保持され、且つ上
記DCシフト回路6(9)にシフト制御信号として帰還
される。その結果、ビデオ信号の直流レベルが低くされ
る。
逆に、ビデオ信号のペデスタルレベルがリファレンス電
圧Vrefより低いときにはトランジスタQ5に流れる
電流がトランジスタQ6に流れる電流よりも少なくなり
、従って、トランジスタQ7に流れる電流よりトランジ
スタQ6に流れる電流が大きくなりメモリコンデンサ8
(11)がトランジスタQ6によって放電される。その
結果、シフト制御信号のレベルか低くなってビデオ信号
の直流レベルが上昇せしめられる。
ところで、この第3図(A)に示す回路のトランジスタ
Q5とQ6に流れる電流の総和はトランジスタQIOを
制御する追従性制御信号によって決定され、追従性制御
信号のレベルが高くなると上記電流の総和が大きくなり
、コンパレータの追従性が高くなる。逆に、追従性制御
信号のレベルが低くなると上記電流の総和が小さくなり
、コンパレータの動作が緩慢になり追従性が低くなる。
即ち、コンパレータ7.10は追従性制御信号によって
制御されるトランジスタ10を有し、追従性制御信号に
よってクランプ追従速度が制御されるようになっている
。この追従性制御信号はコンパレータ5の出力信号(も
ともとはゲインコントロール信号)であることはいうま
でもない。
尚、本発明ゲインコントロールアンプはクランプ回路が
非同期式のものにも適用できるのて、非同期式クランプ
回路のコンパレータの一例を第3図(B)に示す。
同図において、QllはNPN)ランジスタで、コンデ
ンサCを介してビデオ信号をベースに受け、そのコレク
タは抵抗R7を介して電源端子(+Vcc)に接続され
ており、エミッタはベースにリファレンス電圧Vref
を受けるNPNトランジスタQ12のエミッタに1妾続
されてしする。
そして、トランジスタQll、Q12のエミッタはN 
P N トランジスタQ14のコレクタに接続されてお
り、該トランジスタQ14はベースに追従性制御信号を
受け、エミッタが抵抗8を介して接地されている。上記
トランジスタQ12のコレクタはPNPトランジスタQ
13のコレクタに接続され、該トランジスタQ13のエ
ミッタは電源端子(+Vcc)に接続され、そしてトラ
ンジスタQ13のベースは抵抗R7とトランジスタQl
lとの接続点に接続されている。Q15はベースがトラ
ンジスタQ13とQ12との接続点に接続されたPNP
トランジスタで、そのエミッタは抵抗R9を介して電源
端、子(+Vcc)に接続さi、コレクタかコンデンサ
CとトランジスタQllとの接続点に接続されている。
D2はカソードがトランジスタQ15のベースに接続さ
れ、アノードが抵抗RIOを介して電源端子(+Vcc
)に接続されている。
この回路はビデオ信号の最も低いレベル(つまり同期信
号のレベル)を探しそれをリファレンス電圧Vrefに
なるようにするものである。即ち、トランジスタQll
の入力電圧とトランジスタQ12の入力端子であるリフ
ァレンス電圧Vrefとを比較し、入力電圧がリフアン
ス電圧Vrefよりも低いときにはトランジスタQ15
によってコンデンサCのトランジスタQllの(ベース
側)を充電して、ビデオ信号の直流レベルをアップする
。従って、ビデオ信号の最低レベルがリファレンス電圧
Vrefになるように制御される。
そして、トランジスタQllとQ12に流れる電流の和
はトランジスタQ14に入力される追従性制御信号によ
り決定され、追従性制御信号が高くなる程その電流の総
和が大きくなり、クランプ追従速度が高くなり、クラン
プ追従速度を追従性制御信号により制御できることは第
3図(A)に示す場合と同じである。
第4図はトランジスタQIO1Q14に追従性制御信号
として供給するクランプ電流がゲインコントロール可変
な増幅回路2のゲインに応じてどのように変化すると良
いかを示すゲイン・クランプ電流関係図であり、この図
のようにゲインとクランプ電流とがきれいに反比例する
のが最も好ましい。しかし、ゲインが大きくなるとクラ
ンプ電流が小さくなり、ゲインが小さくなるとクランプ
電流が大きくなるという傾向さえあれば本発明の効果を
奏することができるものであり、必ずしもきれいに反比
例する必要はない。
(H,発明の効果) 以上に述べたように、本発明ゲインコントロールアンプ
は、ゲインコントロール部と少なくとも1つのクランプ
回路とを有するゲインコントロールアンプにおいて、上
記ゲインコントロール部に対するゲイン制御信号によっ
て上記クランプ回路のクランプ追従速度を変化させるこ
とを特徴とする。
従って、本発明ゲインコントロールアンプによれば、ゲ
インコントロール部に対するゲイン制御信号によってク
ランプ回路のクランプ追従速度を変化させるので、ゲイ
ンの大きいときはゲインコントロール部のゲインを小さ
くすると同時に追従性を遅くしてクランプノイズの発生
を防止し、ゲインの小さいときはゲインコントロール部
のゲインを大きくすると同時に追従性を速くしてAGC
機能を充分に発揮させるようにすることができる。
【図面の簡単な説明】
第1図は本発明ゲインコントロールアンプの一つの実施
例を示す回路ブロック図、第2図(A)、(B)はクラ
ンプ回路を構成するDCシフト回路の各別の具体的回路
例を示す回路図、3図(A)、(B)はクランプ回路を
構成するンバレータの各別の具体的回路例を示す回路図
第4図は最も好ましいゲインとクランプ電流(従性制御
信号)との関係を示す関係図、第5図従来例を示す回路
ブロック図、第6図は問題点説明図である。 符合の説明 1.3・・・クランプ回路、 2・・・ゲインコントロール部。 出 願 人  ソニー株式会社 代理人弁理士   尾  川  秀  昭(,4) コントロ−ルの回V&−図 第3図 一ケ゛4ン γ゛イン7ラン7°tシえJjイf、ン]第4図 ++、−〇 へ」 手続ネ市正書(自発) 昭和62年 3月13日 特許庁長官  黒 1)明 雄 殿 昭和61年特許願第170330号 2、発明の名称 ゲインコントロールアンプ 3、補正をする者 事件との関係  特許出願人 住所 東京部品用区北品用6丁目7番35号名称 (2
18)   ソニー株式会社4、イふ埋入 住所 東京都世田谷区豪徳寺1丁目35番1号明細書の
発明の詳細な説明の欄及び図面6、補正の内容 (1)明細書第4頁最下目、「ピーク」と「を」との間
に「(又は平均値)」を挿入する。 (2)明細書第4頁最下行、「直流レベル」を図のゲー
トパルス時の電位又は5YNCレベル」に訂正する。 (3)明細書第7頁10行目、「ゲインコントロールア
ンプ」を「クランプ」に訂正する。 (4)明細書第7頁下か633行目r3mV」をr30
mV」に訂正する。 (5)明細書第4頁最下目、「コントラスト」を「明る
さ」に訂正する。 (6)明細書第7頁1行目、rケインの大きい」を「人
力の小さい」に訂正する。 (7)明細書第7頁2行目、「小さく」をく」に訂正す
る。 )明細書第7頁3行目から4行目にかけゲインの小さい
」を「人力の大きい」に訂正する。 (9)明細書第7頁5行目、「大きく」を「小さく」に
訂正する。 (10)明細書第16頁5行目、rAGCJと「機能」
との間に「のクランプ」を挿入下る。 (11)明細書第16頁11行目、「直流レベル」を「
ケートパルス時の電位又は5YNCレベル」に訂正する
。 (12)明細書第16頁3行目から4行目にかけての「
のゲイン」を「への入力」に訂正する。 (13)明細書第16頁6行目、「低く」を「高く」に
訂正する。 (14)明細書第16頁7行目、「小さい」を「大きい
」に訂正する。 (15)明細書第16頁8行目、「高く」を「低く」に
訂正する。 (16)明細書第16頁下から2行目、「同期パルスを
」を「同期パルスで」に訂正する。 (17)明細書第16頁5行目、「抵抗R7Jを[ダイ
オードD3Jに訂正する。 (18)明細書第19頁下から4行目、「抵抗R7Jを
「ダイオードD3Jに訂正する。 (19)明細書筒22頁9行目、「ゲインの大きい」を
「人力の小さい」に訂正する。 (20)明細書第16頁10行目、「小ざ〈」を「犬き
く」に訂正する。 (21)明細書第16頁11行目から12行目にかけて
の「ゲインの小さい」を「人力の大きい」に訂正する。 (22)明細書第22頁13行目、「大きく」を「小さ
く」に訂正する。 (23)明細書第22頁13行目、rAGcJと14行
目、「機能」との間に「クランプ」を挿入する。 (24)図面第3図(B)を別添訂正図面[第3図(B
)]のとおり訂正する。 7、添付書類の目録

Claims (1)

    【特許請求の範囲】
  1. (1)ゲインコントロール部と少なくとも1つのクラン
    プ回路とを有するゲインコントロールアンプにおいて、 上記ゲインコントロール部に対するゲイン制御信号によ
    って上記クランプ回路のクランプ追従速度を変化させる
    ことを特徴とするゲインコントロールアンプ
JP61170330A 1986-07-19 1986-07-19 ゲインコントロ−ルアンプ Expired - Lifetime JP2536484B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61170330A JP2536484B2 (ja) 1986-07-19 1986-07-19 ゲインコントロ−ルアンプ
KR1019870006626A KR960015010B1 (ko) 1986-07-19 1987-06-29 게인제어앰프
US07/074,937 US4751577A (en) 1986-07-19 1987-07-17 Gain control circuit
DE87306382T DE3788685T2 (de) 1986-07-19 1987-07-17 Pegelregelschaltungen.
EP87306382A EP0255274B1 (en) 1986-07-19 1987-07-17 Gain control circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61170330A JP2536484B2 (ja) 1986-07-19 1986-07-19 ゲインコントロ−ルアンプ

Publications (2)

Publication Number Publication Date
JPS6327166A true JPS6327166A (ja) 1988-02-04
JP2536484B2 JP2536484B2 (ja) 1996-09-18

Family

ID=15902943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61170330A Expired - Lifetime JP2536484B2 (ja) 1986-07-19 1986-07-19 ゲインコントロ−ルアンプ

Country Status (5)

Country Link
US (1) US4751577A (ja)
EP (1) EP0255274B1 (ja)
JP (1) JP2536484B2 (ja)
KR (1) KR960015010B1 (ja)
DE (1) DE3788685T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937670A (en) * 1989-01-31 1990-06-26 Rca Licensing Corporation Peak detector with feedback
GB9002788D0 (en) * 1990-02-08 1990-04-04 Marconi Co Ltd Circuit for reducing distortion produced by an r.f.power amplifier
WO1992010877A1 (en) * 1990-12-06 1992-06-25 Sony Corporation Feedback clamping circuit
JPH05292346A (ja) * 1992-04-06 1993-11-05 Sony Corp 映像信号処理回路
JPH0678243A (ja) * 1992-08-04 1994-03-18 Sony Corp コントラストコントロール回路
JPH0851643A (ja) * 1994-08-05 1996-02-20 Matsushita Electric Ind Co Ltd 調整用制御回路とカットオフ・ドライブ調整回路と映像機器
EP0920195A1 (fr) * 1997-11-28 1999-06-02 Koninklijke Philips Electronics N.V. Dispositif d'acquisition et d'amplification de signaux électroniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325737A (en) * 1976-08-24 1978-03-09 Diesel Kiki Co Ltd Low speed controlled voltage generating circuit for electronic fuel control unit
JPS5919470A (ja) * 1982-06-30 1984-01-31 テクトロニツクス・インコーポレイテツド クランプ回路
JPS6059675U (ja) * 1983-09-30 1985-04-25 株式会社東芝 映像利得調整回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3557305A (en) * 1968-03-06 1971-01-19 Bell & Howell Co Dc restoration and white clipping circuit for video recorder
JPS5754983B2 (ja) * 1974-04-19 1982-11-20
JPS5429919A (en) * 1977-08-10 1979-03-06 Hitachi Ltd Video signal processing circuit
FR2406922A1 (fr) * 1977-10-21 1979-05-18 Thomson Csf Dispositif d'expansion de contraste video et systeme comportant un tel dispositif
JPS5947909B2 (ja) * 1978-11-10 1984-11-22 松下電器産業株式会社 同期分離装置
US4318129A (en) * 1980-06-30 1982-03-02 Hughes Aircraft Company Automatic level and gain control system
US4378569A (en) * 1980-07-18 1983-03-29 Thales Resources, Inc. Sound pattern generator
US4470067A (en) * 1980-12-27 1984-09-04 Japan Broadcasting Corp. Automatic gain control apparatus
JPS57131175A (en) * 1981-02-06 1982-08-13 Nec Corp Video signal clamping circuit
JPS57173284A (en) * 1981-04-17 1982-10-25 Hitachi Ltd Automatic gain controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325737A (en) * 1976-08-24 1978-03-09 Diesel Kiki Co Ltd Low speed controlled voltage generating circuit for electronic fuel control unit
JPS5919470A (ja) * 1982-06-30 1984-01-31 テクトロニツクス・インコーポレイテツド クランプ回路
JPS6059675U (ja) * 1983-09-30 1985-04-25 株式会社東芝 映像利得調整回路

Also Published As

Publication number Publication date
JP2536484B2 (ja) 1996-09-18
US4751577A (en) 1988-06-14
KR880002319A (ko) 1988-04-30
EP0255274A3 (en) 1989-11-23
DE3788685T2 (de) 1994-05-11
EP0255274B1 (en) 1994-01-05
EP0255274A2 (en) 1988-02-03
KR960015010B1 (ko) 1996-10-23
DE3788685D1 (de) 1994-02-17

Similar Documents

Publication Publication Date Title
CA1220851A (en) Dark level restoring circuit
US3947631A (en) Automatic video signal control circuit
CA1090917A (en) Positive feedback high gain agc amplifier
US4667242A (en) Automatic gain control circuit
JPS6327166A (ja) ゲインコントロ−ルアンプ
US5986719A (en) Video signal clamping method and apparatus with negative peak detection
US4209805A (en) Video signal processing circuit including lock-out prevention means for the intermediate frequency amplifier thereof
US3598902A (en) Gated differential gain control circuit for a television receiver
JPS5840389B2 (ja) 同期利得制御回路
JPH06311390A (ja) 映像信号処理装置
US5867222A (en) Video sync signal slicing using variable gain control
US3962723A (en) Automatic peak color control circuit
US3912864A (en) Circuit arrangement for supplying pulses having a defined pulse edge duration in a television image signal
US3629501A (en) Synchronizing separator for separating synchronizing pulses from a composite video signal
JP3278076B2 (ja) クランプ回路
JPS6313581B2 (ja)
JPS583626B2 (ja) 同期分離回路におけるノイズ消去回路
JP2815865B2 (ja) 同期信号分離回路
US7176985B2 (en) Clamping circuit for video signals
JPS622749B2 (ja)
JPS6244577Y2 (ja)
JPS6115477A (ja) 自動利得制御回路
JPH0518307B2 (ja)
JPH0127632B2 (ja)
JPS6336715B2 (ja)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term