JPH06311390A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH06311390A JPH06311390A JP5099392A JP9939293A JPH06311390A JP H06311390 A JPH06311390 A JP H06311390A JP 5099392 A JP5099392 A JP 5099392A JP 9939293 A JP9939293 A JP 9939293A JP H06311390 A JPH06311390 A JP H06311390A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- clamp
- npn
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 通常時の映像信号に対して強力なクランプ処
理を行い、かつ弱電界入力時にも鮮明な映像を得ること
ができる映像処理装置を得る。 【構成】 Ｃ／Ｎ検出器１８は、コンデンサ２を介して
映像信号ＳＶ０を取り込み、映像信号ＳＶ０に基づきＣ
／Ｎを検出し、Ｃ／Ｎの増減に伴い出力電圧Ｖ１８を増
減させ、この出力電圧Ｖ１８をＮＰＮトランジスタ７の
ベースに付与する。良好な受信状態である通常入力時に
はＮＰＮトランジスタ７のベースには比較的高い出力電
圧Ｖ１８が印加されるため、ＮＰＮトランジスタ７のコ
レクタ電流は大きく、クランプ能力は強力である。一
方、弱電界入力時の映像信号ＳＶ０はＣ／Ｎが低下し、
ＮＰＮトランジスタ７のベースには比較的低い出力電圧
Ｖ１８が印加されるため、クランプ能力は大幅に低下す
る。
理を行い、かつ弱電界入力時にも鮮明な映像を得ること
ができる映像処理装置を得る。 【構成】 Ｃ／Ｎ検出器１８は、コンデンサ２を介して
映像信号ＳＶ０を取り込み、映像信号ＳＶ０に基づきＣ
／Ｎを検出し、Ｃ／Ｎの増減に伴い出力電圧Ｖ１８を増
減させ、この出力電圧Ｖ１８をＮＰＮトランジスタ７の
ベースに付与する。良好な受信状態である通常入力時に
はＮＰＮトランジスタ７のベースには比較的高い出力電
圧Ｖ１８が印加されるため、ＮＰＮトランジスタ７のコ
レクタ電流は大きく、クランプ能力は強力である。一
方、弱電界入力時の映像信号ＳＶ０はＣ／Ｎが低下し、
ＮＰＮトランジスタ７のベースには比較的低い出力電圧
Ｖ１８が印加されるため、クランプ能力は大幅に低下す
る。
Description
【０００１】
【産業上の利用分野】この発明は、放送衛星（以下「Ｂ
Ｓ」と略す）や通信衛星（以下「ＣＳ」と略す）等から
得られる映像信号をクランプする機能を有する映像信号
処理装置に関する。
Ｓ」と略す）や通信衛星（以下「ＣＳ」と略す）等から
得られる映像信号をクランプする機能を有する映像信号
処理装置に関する。
【０００２】
【従来の技術】近年、ＢＳだけでなく、ＣＳにも対応で
きる受信機が多く製造されるようになってきた。周知の
ように、ＣＳより得られる映像信号はＢＳの場合に比べ
て、エネルギー拡散信号（図５参照）が大きいため、Ｃ
Ｓの映像信号を受信する場合、エネルギー拡散信号の除
去率を大きくする必要がある。エネルギー拡散信号の除
去率を大きくするには、クランプ回路を２段に設ける等
によりクランプ能力を高める方法がとられるのが一般的
である。
きる受信機が多く製造されるようになってきた。周知の
ように、ＣＳより得られる映像信号はＢＳの場合に比べ
て、エネルギー拡散信号（図５参照）が大きいため、Ｃ
Ｓの映像信号を受信する場合、エネルギー拡散信号の除
去率を大きくする必要がある。エネルギー拡散信号の除
去率を大きくするには、クランプ回路を２段に設ける等
によりクランプ能力を高める方法がとられるのが一般的
である。
【０００３】図６は、ＣＳより得られる映像信号に対す
る映像信号処理装置におけるクランプ回路の構成を示す
回路図である。同図に示すように、前段のクランプ回路
である（ペデスタル）クランプ回路５０は、入力端子１
を介して映像信号ＳＶ０を取り込み、クランプ処理して
第１クランプ処理済みの映像信号ＳＶ１を、後段のクラ
ンプ回路であるペデスタルクランプ回路１６に出力す
る。ペデスタルクランプ回路１６は、映像信号ＳＶ１を
受け、この映像信号ＳＶ１をさらにクランプ処理して第
２のクランプ処理済みの映像信号ＳＶ２を出力端子１７
から出力する。
る映像信号処理装置におけるクランプ回路の構成を示す
回路図である。同図に示すように、前段のクランプ回路
である（ペデスタル）クランプ回路５０は、入力端子１
を介して映像信号ＳＶ０を取り込み、クランプ処理して
第１クランプ処理済みの映像信号ＳＶ１を、後段のクラ
ンプ回路であるペデスタルクランプ回路１６に出力す
る。ペデスタルクランプ回路１６は、映像信号ＳＶ１を
受け、この映像信号ＳＶ１をさらにクランプ処理して第
２のクランプ処理済みの映像信号ＳＶ２を出力端子１７
から出力する。
【０００４】クランプ回路５０は、コンデンサ２、ＮＰ
Ｎ（バイポーラ）トランジスタ３，４，７，１４，１
５、抵抗８及びＰＮＰ（バイポーラ）トランジスタ１０
〜１３から構成される。
Ｎ（バイポーラ）トランジスタ３，４，７，１４，１
５、抵抗８及びＰＮＰ（バイポーラ）トランジスタ１０
〜１３から構成される。
【０００５】コンデンサ２の一方電極は入力端子１に接
続され、他方電極はＮＰＮトランジスタ３のベース、Ｐ
ＮＰトランジスタ１３及びＮＰＮトランジスタ１４それ
ぞれのコレクタに接続される。
続され、他方電極はＮＰＮトランジスタ３のベース、Ｐ
ＮＰトランジスタ１３及びＮＰＮトランジスタ１４それ
ぞれのコレクタに接続される。
【０００６】ＮＰＮトランジスタ３とＮＰＮトランジス
タ４とで差動対を構成し、ＮＰＮトランジスタ４のゲー
トには基準電圧ＶＲが付与され、ＮＰＮトランジスタ３
及び４のエミッタが共通にＮＰＮトランジスタ７のコレ
クタに接続される。ＮＰＮトランジスタ７のベースはク
ランプ入力端子６に接続され、エミッタは抵抗８を介し
て接地される。
タ４とで差動対を構成し、ＮＰＮトランジスタ４のゲー
トには基準電圧ＶＲが付与され、ＮＰＮトランジスタ３
及び４のエミッタが共通にＮＰＮトランジスタ７のコレ
クタに接続される。ＮＰＮトランジスタ７のベースはク
ランプ入力端子６に接続され、エミッタは抵抗８を介し
て接地される。
【０００７】ＰＮＰトランジスタ１０及び１１は互いに
カレントミラー回路を構成し、ＰＮＰトランジスタ１０
及び１１のエミッタは電源９に共通接続され、ＰＮＰト
ランジスタ１０のコレクタはＮＰＮトランジスタ３のコ
レクタに接続され、ＰＮＰトランジスタ１１のコレクタ
はＮＰＮトランジスタ１５のベース及びコレクタに接続
される。
カレントミラー回路を構成し、ＰＮＰトランジスタ１０
及び１１のエミッタは電源９に共通接続され、ＰＮＰト
ランジスタ１０のコレクタはＮＰＮトランジスタ３のコ
レクタに接続され、ＰＮＰトランジスタ１１のコレクタ
はＮＰＮトランジスタ１５のベース及びコレクタに接続
される。
【０００８】ＰＮＰトランジスタ１２及び１３は互いに
カレントミラー回路を構成し、ＰＮＰトランジスタ１２
及び１３のエミッタは電源９に共通接続され、ＰＮＰト
ランジスタ１２のコレクタがＮＰＮトランジスタ４のコ
レクタに接続され、ＰＮＰトランジスタ１３のコレクタ
がＮＰＮトランジスタ１４のコレクタに接続される。
カレントミラー回路を構成し、ＰＮＰトランジスタ１２
及び１３のエミッタは電源９に共通接続され、ＰＮＰト
ランジスタ１２のコレクタがＮＰＮトランジスタ４のコ
レクタに接続され、ＰＮＰトランジスタ１３のコレクタ
がＮＰＮトランジスタ１４のコレクタに接続される。
【０００９】ＮＰＮトランジスタ１４及び１５は互いに
カレントミラー回路を構成し、ＮＰＮトランジスタ１４
及び１５のエミッタが共に接地される。
カレントミラー回路を構成し、ＮＰＮトランジスタ１４
及び１５のエミッタが共に接地される。
【００１０】このような構成のクランプ回路５０におい
て、ＰＮＰトランジスタ１３のコレクタとＮＰＮトラン
ジスタ１４のコレクタとの間のノードＮ１より得られる
信号が第１のクランプ処理済みの映像信号ＳＶ１とし
て、ペデスタルクランプ回路１６に出力される。
て、ＰＮＰトランジスタ１３のコレクタとＮＰＮトラン
ジスタ１４のコレクタとの間のノードＮ１より得られる
信号が第１のクランプ処理済みの映像信号ＳＶ１とし
て、ペデスタルクランプ回路１６に出力される。
【００１１】チューナで選局された映像中間周波信号は
ＦＭ検波され、ベースバンド信号に復調される。この復
調（された）映像信号にはエンファシスがかかってお
り、エネルギー拡散信号や音声信号が付加されている。
ＦＭ検波され、ベースバンド信号に復調される。この復
調（された）映像信号にはエンファシスがかかってお
り、エネルギー拡散信号や音声信号が付加されている。
【００１２】したがって、復調映像信号に対し、ディエ
ンファシスをかけたり、音声信号、エネルギー拡散信号
を除去したりする処理は、映像信号処理装置自体が行う
必要がある。
ンファシスをかけたり、音声信号、エネルギー拡散信号
を除去したりする処理は、映像信号処理装置自体が行う
必要がある。
【００１３】図６で示した構成のクランプ回路５０及び
ペデスタルクランプ回路１６は、復調映像信号のエネル
ギー拡散信号を除去するための回路である。以下、クラ
ンプ回路５０によるクランプ動作について説明する。
ペデスタルクランプ回路１６は、復調映像信号のエネル
ギー拡散信号を除去するための回路である。以下、クラ
ンプ回路５０によるクランプ動作について説明する。
【００１４】入力端子１より得られる映像信号ＳＶ０は
コンデンサ２を介してＮＰＮトランジスタ３のベースに
入力され、ＮＰＮトランジスタ４のベース入力である基
準電圧ＶＲと比較される。
コンデンサ２を介してＮＰＮトランジスタ３のベースに
入力され、ＮＰＮトランジスタ４のベース入力である基
準電圧ＶＲと比較される。
【００１５】一方、ＮＰＮトランジスタ３及び４で構成
される差動増幅回路のバイアス電流は、ＮＰＮトランジ
スタ７に入力されるクランプパルスのパルス電圧と抵抗
８の抵抗値とにより決定される。例えば、図７に示すよ
うに、オン時のクランプパルス電圧が１．２Ｖで、抵抗
８の抵抗値が２ＫΩの場合、ＮＰＮトランジスタ７のコ
レクタ電圧が０．５Ｖ程度となり、バイアス電流は約２
５０μＡとなる。
される差動増幅回路のバイアス電流は、ＮＰＮトランジ
スタ７に入力されるクランプパルスのパルス電圧と抵抗
８の抵抗値とにより決定される。例えば、図７に示すよ
うに、オン時のクランプパルス電圧が１．２Ｖで、抵抗
８の抵抗値が２ＫΩの場合、ＮＰＮトランジスタ７のコ
レクタ電圧が０．５Ｖ程度となり、バイアス電流は約２
５０μＡとなる。
【００１６】このとき、ＮＰＮトランジスタ３及び４の
コレクタはそれぞれ、ＰＮＰトランジスタ１０及び１１
で構成されるカレントミラー回路とＰＮＰトランジスタ
１２及び１３で構成されるカレントミラー回路とによ
り、ＮＰＮトランジスタ１４及び１５で構成されるカレ
ントミラー回路にプッシュプル接続されているため、Ｎ
ＰＮトランジスタ１４及び１５のコレクタ電流はそれぞ
れＮＰＮトランジスタ３及び４のコレクタ電流に等しく
なる。
コレクタはそれぞれ、ＰＮＰトランジスタ１０及び１１
で構成されるカレントミラー回路とＰＮＰトランジスタ
１２及び１３で構成されるカレントミラー回路とによ
り、ＮＰＮトランジスタ１４及び１５で構成されるカレ
ントミラー回路にプッシュプル接続されているため、Ｎ
ＰＮトランジスタ１４及び１５のコレクタ電流はそれぞ
れＮＰＮトランジスタ３及び４のコレクタ電流に等しく
なる。
【００１７】その結果、ＰＮＰトランジスタ１３及び１
４のコレクタが、コンデンサ２及びＮＰＮトランジスタ
３のベースに接続されることにより、ＮＰＮトランジス
タ３及び４で構成される差動増幅回路は負帰還構成とな
っている。
４のコレクタが、コンデンサ２及びＮＰＮトランジスタ
３のベースに接続されることにより、ＮＰＮトランジス
タ３及び４で構成される差動増幅回路は負帰還構成とな
っている。
【００１８】したがって、ＮＰＮトランジスタ３及び４
で構成される演算増幅回路の利得が高ければ、クランプ
パルス発生期間中に入力された映像信号ＳＶ０は、限り
なく基準電圧ＶＲに近づけられ、映像信号ＳＶ１として
出力される。
で構成される演算増幅回路の利得が高ければ、クランプ
パルス発生期間中に入力された映像信号ＳＶ０は、限り
なく基準電圧ＶＲに近づけられ、映像信号ＳＶ１として
出力される。
【００１９】一方、クランプパルス未発生期間中は、す
べてのトランジスタがオフ状態となるため、コンデンサ
２はホールド状態になる。
べてのトランジスタがオフ状態となるため、コンデンサ
２はホールド状態になる。
【００２０】クランプパルス発生期間及び未発生期間
を、図７に示すように、１水平走査期間（１Ｈ）毎に繰
り返すことにより、映像信号ＳＶ０のペデスタル部の直
流電圧が固定されると同時に、エネルギー拡散信号が除
去される。
を、図７に示すように、１水平走査期間（１Ｈ）毎に繰
り返すことにより、映像信号ＳＶ０のペデスタル部の直
流電圧が固定されると同時に、エネルギー拡散信号が除
去される。
【００２１】ただし、映像信号ＳＶ０がＣＳより得られ
る映像信号である場合、前述したように、クランプ回路
５０によるクランプ処理だけでは不十分なため、ペデス
タルクランプ回路１６で、映像信号ＳＶ１をさらにクラ
ンプして第２のクランプ処理済みの映像信号ＳＶ２を出
力端子１７から出力する。
る映像信号である場合、前述したように、クランプ回路
５０によるクランプ処理だけでは不十分なため、ペデス
タルクランプ回路１６で、映像信号ＳＶ１をさらにクラ
ンプして第２のクランプ処理済みの映像信号ＳＶ２を出
力端子１７から出力する。
【００２２】
【発明が解決しようとする課題】従来の映像信号をクラ
ンプする映像信号処理装置は以上のように構成されてお
り、ＣＳから得られる映像信号に対応すべく、そのクラ
ンプ能力を大きく設定していた。このため、映像信号の
弱電界入力時でノイズが多くなった場合、ノイズに対し
てもクランプ作用が働いてしまうため、クランプ処理後
の映像信号で映像を再現すると、画面に横引きノイズが
目だった、見にくい映像となってしまう問題点があっ
た。
ンプする映像信号処理装置は以上のように構成されてお
り、ＣＳから得られる映像信号に対応すべく、そのクラ
ンプ能力を大きく設定していた。このため、映像信号の
弱電界入力時でノイズが多くなった場合、ノイズに対し
てもクランプ作用が働いてしまうため、クランプ処理後
の映像信号で映像を再現すると、画面に横引きノイズが
目だった、見にくい映像となってしまう問題点があっ
た。
【００２３】この発明は上記問題点を解決するためにな
されたもので、通常時の映像信号に対して強力なクラン
プ処理を行い、かつ弱電界入力時にも鮮明な映像を得る
ことができる映像処理装置を得ることを目的とする。
されたもので、通常時の映像信号に対して強力なクラン
プ処理を行い、かつ弱電界入力時にも鮮明な映像を得る
ことができる映像処理装置を得ることを目的とする。
【００２４】
【課題を解決するための手段】この発明にかかる映像信
号処理装置は、映像信号を受け、該映像信号のＣ／Ｎを
検出してＣ／Ｎ検出信号を出力するＣ／Ｎ検出手段と、
前記映像信号及び前記Ｃ／Ｎ検出信号を受け、該映像信
号を、所定のクランプ電圧にクランプしてクランプ済み
映像信号を出力するクランプ手段とを備え、前記クラン
プ手段は、前記Ｃ／Ｎ検出信号に基づき、前記映像信号
の通常入力時はクランプ能力を比較的強く設定し、前記
映像信号の弱電界入力時にはクランプ能力を比較的弱く
設定している。
号処理装置は、映像信号を受け、該映像信号のＣ／Ｎを
検出してＣ／Ｎ検出信号を出力するＣ／Ｎ検出手段と、
前記映像信号及び前記Ｃ／Ｎ検出信号を受け、該映像信
号を、所定のクランプ電圧にクランプしてクランプ済み
映像信号を出力するクランプ手段とを備え、前記クラン
プ手段は、前記Ｃ／Ｎ検出信号に基づき、前記映像信号
の通常入力時はクランプ能力を比較的強く設定し、前記
映像信号の弱電界入力時にはクランプ能力を比較的弱く
設定している。
【００２５】
【作用】この発明におけるクランプ手段は、映像信号を
クランプする際、Ｃ／Ｎ検出信号に基づき、映像信号の
通常入力時はクランプ能力を比較的強く設定し、映像信
号の弱電界入力時にはクランプ能力を比較的弱く設定す
るため、映像信号の弱電界入力時に、ノイズに対してク
ランプ作用が働くことはない。
クランプする際、Ｃ／Ｎ検出信号に基づき、映像信号の
通常入力時はクランプ能力を比較的強く設定し、映像信
号の弱電界入力時にはクランプ能力を比較的弱く設定す
るため、映像信号の弱電界入力時に、ノイズに対してク
ランプ作用が働くことはない。
【００２６】
【実施例】＜第１の実施例＞図１はこの発明の第１の実
施例である映像信号処理装置におけるクランプ回路５
０′の構成を示す回路図である。同図に示すように、コ
ンデンサ２の他方電極にＣ／Ｎ検出器１８が接続され
る。Ｃ／Ｎ検出器１８は、コンデンサ２を介して映像信
号ＳＶ０を取り込み、映像信号ＳＶ０に基づきＣＮ比
（Ｃ／Ｎ）を検出し、Ｃ／Ｎの増減に伴い出力電圧Ｖ１
８を増減させ、この出力電圧Ｖ１８をＮＰＮトランジス
タ７のベースに付与する。
施例である映像信号処理装置におけるクランプ回路５
０′の構成を示す回路図である。同図に示すように、コ
ンデンサ２の他方電極にＣ／Ｎ検出器１８が接続され
る。Ｃ／Ｎ検出器１８は、コンデンサ２を介して映像信
号ＳＶ０を取り込み、映像信号ＳＶ０に基づきＣＮ比
（Ｃ／Ｎ）を検出し、Ｃ／Ｎの増減に伴い出力電圧Ｖ１
８を増減させ、この出力電圧Ｖ１８をＮＰＮトランジス
タ７のベースに付与する。
【００２７】Ｃ／Ｎ検出器１８は、パラボナアンテナの
設置時の目安とするために用いられ、通常、８〜１１Ｍ
Ｈｚ帯のノイズ成分を検出するものであり、図２に示す
ような特性を有している。すなわち、映像信号の通常入
力時でＣ／Ｎが比較的高く良好な受信状態の場合、出力
電圧Ｖ１８は３Ｖとなり、映像信号の弱電界入力時でＣ
／Ｎが比較的低く、無視できないレベルでノイズが存在
する受信状態の場合、出力電圧Ｖ１８は０．８Ｖとな
る。なお、Ｃ／Ｎ検出器１８に相当するものは、映像信
号処理用半導体集積回路内に内蔵されるのが一般的であ
る。
設置時の目安とするために用いられ、通常、８〜１１Ｍ
Ｈｚ帯のノイズ成分を検出するものであり、図２に示す
ような特性を有している。すなわち、映像信号の通常入
力時でＣ／Ｎが比較的高く良好な受信状態の場合、出力
電圧Ｖ１８は３Ｖとなり、映像信号の弱電界入力時でＣ
／Ｎが比較的低く、無視できないレベルでノイズが存在
する受信状態の場合、出力電圧Ｖ１８は０．８Ｖとな
る。なお、Ｃ／Ｎ検出器１８に相当するものは、映像信
号処理用半導体集積回路内に内蔵されるのが一般的であ
る。
【００２８】図１に戻って、抵抗８と接地レベルとの間
に、ＮＰＮトランジスタ２０が介挿され、ＮＰＮトラン
ジスタ２０のベースは抵抗１９を介して、クランプ入力
端子６に接続される。なお、他の構成は図６で示した従
来のクランプ回路５０と同様であるため、説明は省略す
る。また、クランプ入力端子６に入力されるクランプパ
ルスも図７で示すような波形のパルスである。
に、ＮＰＮトランジスタ２０が介挿され、ＮＰＮトラン
ジスタ２０のベースは抵抗１９を介して、クランプ入力
端子６に接続される。なお、他の構成は図６で示した従
来のクランプ回路５０と同様であるため、説明は省略す
る。また、クランプ入力端子６に入力されるクランプパ
ルスも図７で示すような波形のパルスである。
【００２９】このような構成の第１の実施例のクランプ
回路５０′は、図６で示した従来のクランプ回路と同様
なクランプ動作を行う。ただし、以下の動作を行う点が
異なる。
回路５０′は、図６で示した従来のクランプ回路と同様
なクランプ動作を行う。ただし、以下の動作を行う点が
異なる。
【００３０】ＮＰＮトランジスタ７のベースには、Ｃ／
Ｎ検出器１８の出力電圧Ｖ１８が印加される。したがっ
て、良好な受信状態である通常入力時にはＮＰＮトラン
ジスタ７のベースには３．０Ｖの出力電圧Ｖ１８が印加
されるため、ＮＰＮトランジスタ７のコレクタ電流は大
きく、従来同様、クランプ能力は強力である。
Ｎ検出器１８の出力電圧Ｖ１８が印加される。したがっ
て、良好な受信状態である通常入力時にはＮＰＮトラン
ジスタ７のベースには３．０Ｖの出力電圧Ｖ１８が印加
されるため、ＮＰＮトランジスタ７のコレクタ電流は大
きく、従来同様、クランプ能力は強力である。
【００３１】一方、弱電界時の映像信号ＳＶ０はノイズ
成分が大きく、Ｃ／Ｎが低下する。したがって、ＮＰＮ
トランジスタ７のベースには０．８Ｖ程度の出力電圧Ｖ
１８しか印加されないため、クランプ能力は大幅に低下
する。その結果、弱電界入力時の映像信号に対してノイ
ズに応答したクランプ処理が行われることはないため、
クランプ処理後の映像に横引きノイズが発生することは
ない。
成分が大きく、Ｃ／Ｎが低下する。したがって、ＮＰＮ
トランジスタ７のベースには０．８Ｖ程度の出力電圧Ｖ
１８しか印加されないため、クランプ能力は大幅に低下
する。その結果、弱電界入力時の映像信号に対してノイ
ズに応答したクランプ処理が行われることはないため、
クランプ処理後の映像に横引きノイズが発生することは
ない。
【００３２】また、弱電界入力時の映像信号は、エネル
ギー拡散信号によるフリッカはさほど目だたないため、
クランプ能力を低下させることによりエネルギー拡散信
号の除去能力を低下させても、何ら支障がない。
ギー拡散信号によるフリッカはさほど目だたないため、
クランプ能力を低下させることによりエネルギー拡散信
号の除去能力を低下させても、何ら支障がない。
【００３３】このように、第１の実施例の映像信号処理
装置は、映像信号の通常入力時には強力なクランプ能力
でクランプ処理を行い、弱電界入力時にはクランプ能力
を低下させることにより、通常の映像信号に対して強力
なクランプ処理を行うことによりＣＳより得られる映像
信号にも対応し、かつ弱電界時にも鮮明な映像を得るこ
とができる。
装置は、映像信号の通常入力時には強力なクランプ能力
でクランプ処理を行い、弱電界入力時にはクランプ能力
を低下させることにより、通常の映像信号に対して強力
なクランプ処理を行うことによりＣＳより得られる映像
信号にも対応し、かつ弱電界時にも鮮明な映像を得るこ
とができる。
【００３４】＜第２の実施例＞図３は、この発明の第２
の実施例である映像信号処理装置におけるクランプ回路
の構成を示す回路図である。同図に示すように、前段の
クランプ回路である（シンクチップ）クランプ回路５１
は、入力端子１を介して映像信号ＳＶ０を取り込み、ク
ランプ処理して第１のクランプ処理済みの映像信号ＳＶ
１をペデスタルクランプ回路１６に出力する。ペデスタ
ルクランプ回路１６は映像信号ＳＶ１を受け、この映像
信号ＳＶ１をさらにクランプ処理して第２のクランプ処
理済みの映像信号ＳＶ２を出力端子１７から出力する。
の実施例である映像信号処理装置におけるクランプ回路
の構成を示す回路図である。同図に示すように、前段の
クランプ回路である（シンクチップ）クランプ回路５１
は、入力端子１を介して映像信号ＳＶ０を取り込み、ク
ランプ処理して第１のクランプ処理済みの映像信号ＳＶ
１をペデスタルクランプ回路１６に出力する。ペデスタ
ルクランプ回路１６は映像信号ＳＶ１を受け、この映像
信号ＳＶ１をさらにクランプ処理して第２のクランプ処
理済みの映像信号ＳＶ２を出力端子１７から出力する。
【００３５】クランプ回路５１は、コンデンサ２、ＮＰ
Ｎトランジスタ２１，２４及び２５、抵抗２２，２３及
び３６、ＰＮＰトランジスタ２６〜３０及び３５並びに
定電流源３１〜３４から構成される。なお、抵抗２２の
抵抗値は、抵抗２３より小さく設定される。
Ｎトランジスタ２１，２４及び２５、抵抗２２，２３及
び３６、ＰＮＰトランジスタ２６〜３０及び３５並びに
定電流源３１〜３４から構成される。なお、抵抗２２の
抵抗値は、抵抗２３より小さく設定される。
【００３６】コンデンサ２の一方電極は入力端子１に接
続され、他方電極はＮＰＮトランジスタ２１のエミッ
タ、抵抗２２を介してＮＰＮトランジスタ２４のエミッ
タ、抵抗２３を介してＮＰＮトランジスタ２５のエミッ
タ及びＣ／Ｎ検出器１８に接続される。
続され、他方電極はＮＰＮトランジスタ２１のエミッ
タ、抵抗２２を介してＮＰＮトランジスタ２４のエミッ
タ、抵抗２３を介してＮＰＮトランジスタ２５のエミッ
タ及びＣ／Ｎ検出器１８に接続される。
【００３７】Ｃ／Ｎ検出器１８は、第１の実施例同様、
コンデンサ２を介して得られる映像信号ＳＶ０を取り込
み、映像信号ＳＶ０のＣ／Ｎを検出し、Ｃ／Ｎに基づ
き、図２に示すように変化する出力電圧Ｖ１８をＰＮＰ
トランジスタ３５のベースに出力する。
コンデンサ２を介して得られる映像信号ＳＶ０を取り込
み、映像信号ＳＶ０のＣ／Ｎを検出し、Ｃ／Ｎに基づ
き、図２に示すように変化する出力電圧Ｖ１８をＰＮＰ
トランジスタ３５のベースに出力する。
【００３８】ＮＰＮトランジスタ２１，２４及び２５の
コレクタは電源９に共通接続され、ＮＰＮトランジスタ
２１のベースが、定電流源３３と互いに差動対をなすＰ
ＮＰトランジスタ２９及び３０のエミッタとの間のノー
ドＮ１１に接続され、ＮＰＮトランジスタ２４のベース
が定電流源３２と互いに差動対をなすＰＮＰトランジス
タ２７及び２８のエミッタとの間のノードＮ１２に接続
され、ＮＰＮトランジスタ２５のベースが定電流源３
１，ＰＮＰトランジスタ２６のエミッタ間のノードＮ１
３に接続される。
コレクタは電源９に共通接続され、ＮＰＮトランジスタ
２１のベースが、定電流源３３と互いに差動対をなすＰ
ＮＰトランジスタ２９及び３０のエミッタとの間のノー
ドＮ１１に接続され、ＮＰＮトランジスタ２４のベース
が定電流源３２と互いに差動対をなすＰＮＰトランジス
タ２７及び２８のエミッタとの間のノードＮ１２に接続
され、ＮＰＮトランジスタ２５のベースが定電流源３
１，ＰＮＰトランジスタ２６のエミッタ間のノードＮ１
３に接続される。
【００３９】ＰＮＰトランジスタ２６のベースに基準電
圧ＶＲが印加され、コレクタが接地される。ＰＮＰトラ
ンジスタ２７のベースに基準電圧ＶＲが印加され、コレ
クタが接地される。ＰＮＰトランジスタ２８のベース
が、定電流源３４，抵抗３６間のノードＮ１５に接続さ
れ、コレクタは接地される。
圧ＶＲが印加され、コレクタが接地される。ＰＮＰトラ
ンジスタ２７のベースに基準電圧ＶＲが印加され、コレ
クタが接地される。ＰＮＰトランジスタ２８のベース
が、定電流源３４，抵抗３６間のノードＮ１５に接続さ
れ、コレクタは接地される。
【００４０】ＰＮＰトランジスタ２９のベースに基準電
圧ＶＲが印加され、コレクタが接地される。ＰＮＰトラ
ンジスタ３０のベースが抵抗３６，ＰＮＰトランジスタ
３５のエミッタ間のノードＮ１４に接続され、コレクタ
は接地される。また、抵抗３６の一端はノードＮ１５を
介して定電流源３４に接続され、他端はノードＮ１４を
介してＰＮＰトランジスタ３５のエミッタに接続され
る。なお、ノードＮ１４及びＮ１５の電位はともに、Ｐ
ＮＰトランジスタ３５がオフ状態の時、基準電圧ＶＲよ
り高くなるように設定される。
圧ＶＲが印加され、コレクタが接地される。ＰＮＰトラ
ンジスタ３０のベースが抵抗３６，ＰＮＰトランジスタ
３５のエミッタ間のノードＮ１４に接続され、コレクタ
は接地される。また、抵抗３６の一端はノードＮ１５を
介して定電流源３４に接続され、他端はノードＮ１４を
介してＰＮＰトランジスタ３５のエミッタに接続され
る。なお、ノードＮ１４及びＮ１５の電位はともに、Ｐ
ＮＰトランジスタ３５がオフ状態の時、基準電圧ＶＲよ
り高くなるように設定される。
【００４１】そして、ＰＮＰトランジスタ３５のベース
にはＣ／Ｎ検出器１８の出力電圧Ｖ１８が印加され、コ
レクタは接地される。
にはＣ／Ｎ検出器１８の出力電圧Ｖ１８が印加され、コ
レクタは接地される。
【００４２】このような構成のクランプ回路５１のクラ
ンプ動作は、ＮＰＮトランジスタ２１、ＮＰＮトランジ
スタ２４及びＮＰＮトランジスタ２５のうち、少なくと
も１つの駆動により行われ、エミッタに接続される抵抗
値の違いにより、駆動能力（クランプ能力）は、ＮＰＮ
トランジスタ２１、ＮＰＮトランジスタ２４、ＮＰＮト
ランジスタ２５の順で小さくなる。
ンプ動作は、ＮＰＮトランジスタ２１、ＮＰＮトランジ
スタ２４及びＮＰＮトランジスタ２５のうち、少なくと
も１つの駆動により行われ、エミッタに接続される抵抗
値の違いにより、駆動能力（クランプ能力）は、ＮＰＮ
トランジスタ２１、ＮＰＮトランジスタ２４、ＮＰＮト
ランジスタ２５の順で小さくなる。
【００４３】以下、第２の実施例のクランプ回路５１の
クランプ動作について説明する。
クランプ動作について説明する。
【００４４】クランプ回路５１により、同期負で入力す
る同期信号のピーク部分がほぼ基準電圧ＶＲの電位に固
定される。すなわち、ＮＰＮトランジスタ２１のエミッ
タがコンデンサ２の他方電極に接続されているため、基
準電圧ＶＲ以下で、入力端子１にかかるインピーダンス
が急激に低くなるため、同期信号のピーク部分が基準電
圧ＶＲにクランプされることになる。
る同期信号のピーク部分がほぼ基準電圧ＶＲの電位に固
定される。すなわち、ＮＰＮトランジスタ２１のエミッ
タがコンデンサ２の他方電極に接続されているため、基
準電圧ＶＲ以下で、入力端子１にかかるインピーダンス
が急激に低くなるため、同期信号のピーク部分が基準電
圧ＶＲにクランプされることになる。
【００４５】上記したように、このクランプ回路５１は
基本的にシンクチップクランプ回路として動作する。た
だし、以下の動作を行う点が従来と異なる。
基本的にシンクチップクランプ回路として動作する。た
だし、以下の動作を行う点が従来と異なる。
【００４６】ＰＮＰトランジスタ３５のベースにはＣ／
Ｎ検出器１８の出力電圧Ｖ１８が印加される。したがっ
て、良好な受信状態である通常時にはＰＮＰトランジス
タ３５のベースには３．０Ｖの出力電圧Ｖ１８が印加さ
れるため、ＰＮＰトランジスタ３５はオフ状態となる。
Ｎ検出器１８の出力電圧Ｖ１８が印加される。したがっ
て、良好な受信状態である通常時にはＰＮＰトランジス
タ３５のベースには３．０Ｖの出力電圧Ｖ１８が印加さ
れるため、ＰＮＰトランジスタ３５はオフ状態となる。
【００４７】ＰＮＰトランジスタ３５がオフ状態の時、
ノードＮ１４及びノードＮ１５の電位が基準電圧ＶＲよ
り高くなるように設定されているため、ＰＮＰトランジ
スタ２９及び３０のうちＰＮＰトランジスタ２９がオン
し、ＰＮＰトランジスタ２７及び２８のうちＰＮＰトラ
ンジスタ２７がオンする。
ノードＮ１４及びノードＮ１５の電位が基準電圧ＶＲよ
り高くなるように設定されているため、ＰＮＰトランジ
スタ２９及び３０のうちＰＮＰトランジスタ２９がオン
し、ＰＮＰトランジスタ２７及び２８のうちＰＮＰトラ
ンジスタ２７がオンする。
【００４８】したがって、ＮＰＮトランジスタ２１、Ｎ
ＰＮトランジスタ２４及びＮＰＮトランジスタ２５のベ
ース電位がほぼ等しいため、実質的に一番クランプ能力
の高いＮＰＮトランジスタ２１による強力なクランプ処
理が行われる。
ＰＮトランジスタ２４及びＮＰＮトランジスタ２５のベ
ース電位がほぼ等しいため、実質的に一番クランプ能力
の高いＮＰＮトランジスタ２１による強力なクランプ処
理が行われる。
【００４９】一方、映像信号ＳＶ０のＣ／Ｎの低下とと
もに、出力電圧Ｖ１８が低下するとことにより、ＰＮＰ
トランジスタ３５がオン状態に移行し、ノードＮ１４及
びＮ１５の電位が低下する。そして、ノードＮ１４の電
位が基準電圧ＶＲを下回ると、ＰＮＰトランジスタ３０
がオンし、ＰＮＰトランジスタ２９がオフ状態になる。
もに、出力電圧Ｖ１８が低下するとことにより、ＰＮＰ
トランジスタ３５がオン状態に移行し、ノードＮ１４及
びＮ１５の電位が低下する。そして、ノードＮ１４の電
位が基準電圧ＶＲを下回ると、ＰＮＰトランジスタ３０
がオンし、ＰＮＰトランジスタ２９がオフ状態になる。
【００５０】その結果、ノードＮ１１の電位が低下し、
ＮＰＮトランジスタ２１がオフするため、実質的に２番
目にクランプ能力の高いＮＰＮトランジスタ２４による
クランプ処理が行われる。
ＮＰＮトランジスタ２１がオフするため、実質的に２番
目にクランプ能力の高いＮＰＮトランジスタ２４による
クランプ処理が行われる。
【００５１】そして、弱電界入力時で映像信号ＳＶ０の
Ｃ／Ｎのさらなる低下とともに、出力電圧Ｖ１８がさら
に低下することにより、ＰＮＰトランジスタ３５がさら
に強くオンする。そして、ノードＮ１５の電位が基準電
圧ＶＲを下回ると、ＰＮＰトランジスタ２８がオンし、
ＰＮＰトランジスタ２７がオフする。
Ｃ／Ｎのさらなる低下とともに、出力電圧Ｖ１８がさら
に低下することにより、ＰＮＰトランジスタ３５がさら
に強くオンする。そして、ノードＮ１５の電位が基準電
圧ＶＲを下回ると、ＰＮＰトランジスタ２８がオンし、
ＰＮＰトランジスタ２７がオフする。
【００５２】その結果、ノードＮ１２の電位が低下し、
ＮＰＮトランジスタ２１に続いてＮＰＮトランジスタ２
４がオフするため、一番クランプ能力の低いＮＰＮトラ
ンジスタ２５のみによるクランプ処理が行われる。
ＮＰＮトランジスタ２１に続いてＮＰＮトランジスタ２
４がオフするため、一番クランプ能力の低いＮＰＮトラ
ンジスタ２５のみによるクランプ処理が行われる。
【００５３】このように、第２の実施例の映像信号処理
装置は、第１の実施例同様、映像信号の通常入力時には
強力なクランプ能力でクランプ処理を行い、弱電界入力
時にはクランプ能力を低下させることにより、通常の映
像信号に対して強力なクランプ処理を行うことによりＣ
Ｓより得られる映像信号にも対応し、かつ弱電界時にも
鮮明な映像を得ることができる。
装置は、第１の実施例同様、映像信号の通常入力時には
強力なクランプ能力でクランプ処理を行い、弱電界入力
時にはクランプ能力を低下させることにより、通常の映
像信号に対して強力なクランプ処理を行うことによりＣ
Ｓより得られる映像信号にも対応し、かつ弱電界時にも
鮮明な映像を得ることができる。
【００５４】＜第３の実施例＞図４は、この発明の第３
の実施例である映像信号処理装置におけるクランプ回路
の構成を示す回路図である。同図に示すように、前段の
クランプ回路である（シンクチップ）クランプ回路５２
は、入力端子１を介して映像信号ＳＶ０を取り込み、ク
ランプ処理して第１のクランプ処理済みの映像信号ＳＶ
１をペデスタルクランプ回路１６に出力する。ペデスタ
ルクランプ回路１６は映像信号ＳＶ１を受け、この映像
信号ＳＶ１をさらにクランプ処理して第２のクランプ処
理済みの映像信号ＳＶ２を出力端子１７から出力する。
の実施例である映像信号処理装置におけるクランプ回路
の構成を示す回路図である。同図に示すように、前段の
クランプ回路である（シンクチップ）クランプ回路５２
は、入力端子１を介して映像信号ＳＶ０を取り込み、ク
ランプ処理して第１のクランプ処理済みの映像信号ＳＶ
１をペデスタルクランプ回路１６に出力する。ペデスタ
ルクランプ回路１６は映像信号ＳＶ１を受け、この映像
信号ＳＶ１をさらにクランプ処理して第２のクランプ処
理済みの映像信号ＳＶ２を出力端子１７から出力する。
【００５５】クランプ回路５２は、コンデンサ２、コン
パレータ３８、ＮＰＮトランジスタ３９〜４１及び抵抗
４２から構成される。
パレータ３８、ＮＰＮトランジスタ３９〜４１及び抵抗
４２から構成される。
【００５６】コンデンサ２の一方電極は入力端子１に接
続され、他方電極は抵抗４２を介してＮＰＮトランジス
タ４１のエミッタに接続される。ＮＰＮトランジスタ４
１のコレクタは電源９に接続され、ベースに基準電圧Ｖ
Ｒが印加される。
続され、他方電極は抵抗４２を介してＮＰＮトランジス
タ４１のエミッタに接続される。ＮＰＮトランジスタ４
１のコレクタは電源９に接続され、ベースに基準電圧Ｖ
Ｒが印加される。
【００５７】また、コンデンサ２の他方電極は、ＮＰＮ
トランジスタ３９のエミッタ及びＮＰＮトランジスタ４
０のコレクタに直接接続されるとともに、Ｃ／Ｎ検出器
１８にも接続される。
トランジスタ３９のエミッタ及びＮＰＮトランジスタ４
０のコレクタに直接接続されるとともに、Ｃ／Ｎ検出器
１８にも接続される。
【００５８】Ｃ／Ｎ検出器１８は、第１及び第２の実施
例同様、コンデンサ２を介して得られる映像信号ＳＶ０
を取り込み、映像信号ＳＶ０のＣ／Ｎを検出し、Ｃ／Ｎ
に基づき、図２に示すように変化する出力電圧Ｖ１８を
コンパレータ３８の正入力に出力する。
例同様、コンデンサ２を介して得られる映像信号ＳＶ０
を取り込み、映像信号ＳＶ０のＣ／Ｎを検出し、Ｃ／Ｎ
に基づき、図２に示すように変化する出力電圧Ｖ１８を
コンパレータ３８の正入力に出力する。
【００５９】コンパレータ３８はその負入力に基準電圧
ＶＲ２が印加され、その出力信号Ｓ３８をＮＰＮトラン
ジスタ３９及び４０のベースに印加する。基準電圧ＶＲ
２は０．８＜ＶＲ２＜３．０を満足する適当な電圧値に
設定される。
ＶＲ２が印加され、その出力信号Ｓ３８をＮＰＮトラン
ジスタ３９及び４０のベースに印加する。基準電圧ＶＲ
２は０．８＜ＶＲ２＜３．０を満足する適当な電圧値に
設定される。
【００６０】ＮＰＮトランジスタ３９のコレクタ及びＮ
ＰＮトランジスタ４０のエミッタは共にＮＰＮトランジ
スタ４１のエミッタに接続される。
ＰＮトランジスタ４０のエミッタは共にＮＰＮトランジ
スタ４１のエミッタに接続される。
【００６１】以下、第３の実施例のクランプ回路５２の
クランプ動作について説明する。第３の実施例のクラン
プ回路５２も、第２の実施例同様、基本的にシンクチッ
プクランプ回路として動作する。
クランプ動作について説明する。第３の実施例のクラン
プ回路５２も、第２の実施例同様、基本的にシンクチッ
プクランプ回路として動作する。
【００６２】そして、良好な受信状態である通常時には
コンパレータ３８は“Ｈ”となり、ＮＰＮトランジスタ
３９及び４０がオンするため、オン状態のＮＰＮトラン
ジスタ３９及び４０を介したＮＰＮトランジスタ４１に
よる強力なクランプ処理が行われる。
コンパレータ３８は“Ｈ”となり、ＮＰＮトランジスタ
３９及び４０がオンするため、オン状態のＮＰＮトラン
ジスタ３９及び４０を介したＮＰＮトランジスタ４１に
よる強力なクランプ処理が行われる。
【００６３】一方、弱電界時で映像信号ＳＶ０のＣ／Ｎ
が低下し出力電圧Ｖ１８が０．８Ｖに低下すると、コン
パレータ３８の出力信号Ｓ３８が“Ｌ”となり、ＮＰＮ
トランジスタ３９及び４０がオフするため、抵抗４２を
介する分、ＮＰＮトランジスタ４１によるクランプ能力
が低減される。
が低下し出力電圧Ｖ１８が０．８Ｖに低下すると、コン
パレータ３８の出力信号Ｓ３８が“Ｌ”となり、ＮＰＮ
トランジスタ３９及び４０がオフするため、抵抗４２を
介する分、ＮＰＮトランジスタ４１によるクランプ能力
が低減される。
【００６４】このように、第３の実施例の映像信号処理
装置は、第１及び第２の実施例同様、映像信号の通常入
力時には強力なクランプ能力でクランプ処理を行い、弱
電界入力時にはクランプ能力を低下させることにより、
通常の映像信号に対して強力なクランプ処理を行うこと
によりＣＳより得られる映像信号にも対応し、かつ弱電
界時にも鮮明な映像を得ることができる。
装置は、第１及び第２の実施例同様、映像信号の通常入
力時には強力なクランプ能力でクランプ処理を行い、弱
電界入力時にはクランプ能力を低下させることにより、
通常の映像信号に対して強力なクランプ処理を行うこと
によりＣＳより得られる映像信号にも対応し、かつ弱電
界時にも鮮明な映像を得ることができる。
【００６５】なお、この実施例では、ＮＰＮトランジス
タ３９及び４０のオン／オフによりクランプ能力を変化
させたが、代わりにＰＮＰトランジスタを用い、出力信
号Ｓ３８と逆極性の信号をベースに印加させてもよい。
また、バイポーラトランジスタに代えてＭＯＳトランジ
スタを用いてもよい。
タ３９及び４０のオン／オフによりクランプ能力を変化
させたが、代わりにＰＮＰトランジスタを用い、出力信
号Ｓ３８と逆極性の信号をベースに印加させてもよい。
また、バイポーラトランジスタに代えてＭＯＳトランジ
スタを用いてもよい。
【００６６】また、コンパレータ３８の出力信号Ｓ３８
に基づき、弱電界入力時にはクランプ回路５２をスルー
させて、映像信号ＳＶ０をそのままペデスタルクランプ
回路１６に付与するようにして、クランプ能力を変更す
るように構成してもよい。
に基づき、弱電界入力時にはクランプ回路５２をスルー
させて、映像信号ＳＶ０をそのままペデスタルクランプ
回路１６に付与するようにして、クランプ能力を変更す
るように構成してもよい。
【００６７】
【発明の効果】以上説明したように、この発明によれ
ば、クランプ手段は、映像信号をクランプする際、Ｃ／
Ｎ検出信号に基づき、映像信号の通常入力時はクランプ
能力を比較的強く設定し、映像信号の弱電界入力時には
クランプ能力を比較的弱く設定する。
ば、クランプ手段は、映像信号をクランプする際、Ｃ／
Ｎ検出信号に基づき、映像信号の通常入力時はクランプ
能力を比較的強く設定し、映像信号の弱電界入力時には
クランプ能力を比較的弱く設定する。
【００６８】このため、映像信号の通常入力時には強力
なクランプ能力でクランプ処理を行い、弱電界入力時に
はクランプ能力を低下させることにより、通常の映像信
号に対して強力なクランプ処理を行い、かつ弱電界入力
時にも鮮明な映像を得ることができる。
なクランプ能力でクランプ処理を行い、弱電界入力時に
はクランプ能力を低下させることにより、通常の映像信
号に対して強力なクランプ処理を行い、かつ弱電界入力
時にも鮮明な映像を得ることができる。
【図１】この発明の第１の実施例である映像信号処理装
置におけるクランプ回路の構成を示す回路図である。
置におけるクランプ回路の構成を示す回路図である。
【図２】Ｃ／Ｎ検出器の特性を示すグラフである。
【図３】この発明の第２の実施例である映像信号処理装
置におけるクランプ回路の構成を示す回路図である。
置におけるクランプ回路の構成を示す回路図である。
【図４】この発明の第３の実施例である映像信号処理装
置におけるクランプ回路の構成を示す回路図である。
置におけるクランプ回路の構成を示す回路図である。
【図５】エネルギー拡散信号の一例を示す波形図であ
る。
る。
【図６】従来の映像信号処理装置におけるクランプ回路
の構成を示す回路図である。
の構成を示す回路図である。
【図７】クランプパルスの一例を示す波形図である。
１８ Ｃ／Ｎ検出器 ５０′ クランプ回路 ５１ クランプ回路 ５２ クランプ回路
Claims (1)
- 【請求項１】 映像信号を受け、該映像信号のＣＮ比
（Ｃ／Ｎ）を検出してＣ／Ｎ検出信号を出力するＣ／Ｎ
検出手段と、 前記映像信号及び前記Ｃ／Ｎ検出信号を受け、該映像信
号を、所定のクランプ電圧にクランプしてクランプ済み
映像信号を出力するクランプ手段とを備え、 前記クランプ手段は、前記Ｃ／Ｎ検出信号に基づき、前
記映像信号の通常入力時はクランプ能力を比較的強く設
定し、前記映像信号の弱電界入力時はクランプ能力を比
較的弱く設定することを特徴とする映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099392A JPH06311390A (ja) | 1993-04-26 | 1993-04-26 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5099392A JPH06311390A (ja) | 1993-04-26 | 1993-04-26 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311390A true JPH06311390A (ja) | 1994-11-04 |
Family
ID=14246231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5099392A Pending JPH06311390A (ja) | 1993-04-26 | 1993-04-26 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311390A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105074836A (zh) * | 2013-02-07 | 2015-11-18 | 明尼苏达大学董事会 | 氮化铁永磁体和形成氮化铁永磁体的技术 |
| US9994949B2 (en) | 2014-06-30 | 2018-06-12 | Regents Of The University Of Minnesota | Applied magnetic field synthesis and processing of iron nitride magnetic materials |
| US10002694B2 (en) | 2014-08-08 | 2018-06-19 | Regents Of The University Of Minnesota | Inductor including alpha″-Fe16Z2 or alpha″-Fe16(NxZ1-x)2, where Z includes at least one of C, B, or O |
| US10068689B2 (en) | 2011-08-17 | 2018-09-04 | Regents Of The University Of Minnesota | Iron nitride permanent magnet and technique for forming iron nitride permanent magnet |
| US10072356B2 (en) | 2014-08-08 | 2018-09-11 | Regents Of The University Of Minnesota | Magnetic material including α″-Fe16(NxZ1-x)2 or a mixture of α″-Fe16Z2 and α″-Fe16N2, where Z includes at least one of C, B, or O |
| US10358716B2 (en) | 2014-08-08 | 2019-07-23 | Regents Of The University Of Minnesota | Forming iron nitride hard magnetic materials using chemical vapor deposition or liquid phase epitaxy |
| US10504640B2 (en) | 2013-06-27 | 2019-12-10 | Regents Of The University Of Minnesota | Iron nitride materials and magnets including iron nitride materials |
| US10573439B2 (en) | 2014-08-08 | 2020-02-25 | Regents Of The University Of Minnesota | Multilayer iron nitride hard magnetic materials |
| US11195644B2 (en) | 2014-03-28 | 2021-12-07 | Regents Of The University Of Minnesota | Iron nitride magnetic material including coated nanoparticles |
-
1993
- 1993-04-26 JP JP5099392A patent/JPH06311390A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068689B2 (en) | 2011-08-17 | 2018-09-04 | Regents Of The University Of Minnesota | Iron nitride permanent magnet and technique for forming iron nitride permanent magnet |
| US11742117B2 (en) | 2011-08-17 | 2023-08-29 | Regents Of The University Of Minnesota | Iron nitride permanent magnet and technique for forming iron nitride permanent magnet |
| CN105074836B (zh) * | 2013-02-07 | 2018-01-05 | 明尼苏达大学董事会 | 氮化铁永磁体和形成氮化铁永磁体的技术 |
| CN105074836A (zh) * | 2013-02-07 | 2015-11-18 | 明尼苏达大学董事会 | 氮化铁永磁体和形成氮化铁永磁体的技术 |
| US11217371B2 (en) | 2013-02-07 | 2022-01-04 | Regents Of The University Of Minnesota | Iron nitride permanent magnet and technique for forming iron nitride permanent magnet |
| US10692635B2 (en) | 2013-02-07 | 2020-06-23 | Regents Of The University Of Minnesota | Iron nitride permanent magnet and technique for forming iron nitride permanent magnet |
| US10504640B2 (en) | 2013-06-27 | 2019-12-10 | Regents Of The University Of Minnesota | Iron nitride materials and magnets including iron nitride materials |
| US11195644B2 (en) | 2014-03-28 | 2021-12-07 | Regents Of The University Of Minnesota | Iron nitride magnetic material including coated nanoparticles |
| US10961615B2 (en) | 2014-06-30 | 2021-03-30 | Regents Of The University Of Minnesota | Applied magnetic field synthesis and processing of iron nitride magnetic materials |
| US9994949B2 (en) | 2014-06-30 | 2018-06-12 | Regents Of The University Of Minnesota | Applied magnetic field synthesis and processing of iron nitride magnetic materials |
| US10002694B2 (en) | 2014-08-08 | 2018-06-19 | Regents Of The University Of Minnesota | Inductor including alpha″-Fe16Z2 or alpha″-Fe16(NxZ1-x)2, where Z includes at least one of C, B, or O |
| US10573439B2 (en) | 2014-08-08 | 2020-02-25 | Regents Of The University Of Minnesota | Multilayer iron nitride hard magnetic materials |
| US11214862B2 (en) | 2014-08-08 | 2022-01-04 | Regents Of The University Of Minnesota | Forming iron nitride hard magnetic materials using chemical vapor deposition or liquid phase epitaxy |
| US10358716B2 (en) | 2014-08-08 | 2019-07-23 | Regents Of The University Of Minnesota | Forming iron nitride hard magnetic materials using chemical vapor deposition or liquid phase epitaxy |
| US10072356B2 (en) | 2014-08-08 | 2018-09-11 | Regents Of The University Of Minnesota | Magnetic material including α″-Fe16(NxZ1-x)2 or a mixture of α″-Fe16Z2 and α″-Fe16N2, where Z includes at least one of C, B, or O |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3500442B2 (ja) | 直流再生回路 | |
| JPH06311390A (ja) | 映像信号処理装置 | |
| US4667242A (en) | Automatic gain control circuit | |
| JPS61109376A (ja) | クランプ回路 | |
| US4621206A (en) | Level detector | |
| JP2536484B2 (ja) | ゲインコントロ−ルアンプ | |
| US5887246A (en) | Amplifier circuit for an intermediate-frequency signal of a radio receiver | |
| JPS6313581B2 (ja) | ||
| JPS583626B2 (ja) | 同期分離回路におけるノイズ消去回路 | |
| JPH07303051A (ja) | 受信機装置 | |
| JP3343005B2 (ja) | ミュート機能付き光受信回路 | |
| JP3375172B2 (ja) | Ｍｏｓ技術で複合映像信号から同期信号を抽出するための回路 | |
| JPS62100084A (ja) | 自動利得制御回路 | |
| JPH0736617B2 (ja) | 自動利得制御装置 | |
| JP3004511B2 (ja) | テレビ受信アンテナ装置 | |
| JP3060465B2 (ja) | テレビジョン信号処理回路 | |
| JP2725388B2 (ja) | 映像信号平均レベル検出回路 | |
| JPH05236393A (ja) | テレビジョン受信装置 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| JP2620367B2 (ja) | Ａｇｃ回路 | |
| JPS596676A (ja) | 情報信号插入回路 | |
| KR870000835B1 (ko) | 잡음신호에 대한 무방송채널 잡음제거회로 | |
| JP2581579Y2 (ja) | テレビジョン受信機 | |
| JPS5846115B2 (ja) | クランプ回路 | |
| JPH09233368A (ja) | 映像信号クランプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |