JP2001258241A - 電圧反転回路 - Google Patents
電圧反転回路Info
- Publication number
- JP2001258241A JP2001258241A JP2000071628A JP2000071628A JP2001258241A JP 2001258241 A JP2001258241 A JP 2001258241A JP 2000071628 A JP2000071628 A JP 2000071628A JP 2000071628 A JP2000071628 A JP 2000071628A JP 2001258241 A JP2001258241 A JP 2001258241A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- capacitor
- clock
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】正の基準電圧Ｖref1を反転して安定な負の基準
電圧を作成する、電圧反転回路を提供する。 【解決手段】２つのコンデンサＣ１、Ｃ２及びスイッチ
Ｓ１〜Ｓ４から構成する。入力端子ＩＮに＋Ｖrefを印
加した状態で、スイッチＳ１、Ｓ２をオンし、コンデン
サＣ１に基準電圧Ｖrefを充電し、その後、スイッチＳ
３、Ｓ４をオンし、コンデンサＣ２に反転した電圧を充
電する。この動作を繰り返すことにより、出力電圧とし
て−Ｖrefを得る。
電圧を作成する、電圧反転回路を提供する。 【解決手段】２つのコンデンサＣ１、Ｃ２及びスイッチ
Ｓ１〜Ｓ４から構成する。入力端子ＩＮに＋Ｖrefを印
加した状態で、スイッチＳ１、Ｓ２をオンし、コンデン
サＣ１に基準電圧Ｖrefを充電し、その後、スイッチＳ
３、Ｓ４をオンし、コンデンサＣ２に反転した電圧を充
電する。この動作を繰り返すことにより、出力電圧とし
て−Ｖrefを得る。
Description
【０００１】
【発明の属する技術分野】本発明は、第１の電圧の極性
を反転した第２の電圧を出力する電圧反転回路に関する
ものである。
を反転した第２の電圧を出力する電圧反転回路に関する
ものである。
【０００２】
【従来の技術】従来、正及び負の高電圧を発生する電源
回路が検討されている。この種の電源回路は、例えばＣ
ＣＤ駆動回路に＋１２Ｖ、−６．５Ｖの電源電圧を供給
するものである。図５は、本発明者が検討した電源回路
の構成を説明するための概略回路図である。
回路が検討されている。この種の電源回路は、例えばＣ
ＣＤ駆動回路に＋１２Ｖ、−６．５Ｖの電源電圧を供給
するものである。図５は、本発明者が検討した電源回路
の構成を説明するための概略回路図である。
【０００３】この電源回路は、正の高電圧ＨＶを生成す
るためのチャージポンプ型の第１の昇圧回路５１、この
正の高電圧ＨＶを直流レベルに安定化すると共に所望の
電圧Ｖout1を出力する第１の演算増幅回路５２、負の高
電圧ＬＶを生成するためのチャージポンプ型の第２の昇
圧回路５３、この負の高電圧ＬＶを直流レベルに安定化
すると共に所望の電圧Ｖout2を出力する第２の演算増幅
回路５４とから構成されている。６１、６２は夫々、正
の出力電圧Ｖout1が供給される負荷、負の出力電圧Ｖou
t2が供給される負荷である。
るためのチャージポンプ型の第１の昇圧回路５１、この
正の高電圧ＨＶを直流レベルに安定化すると共に所望の
電圧Ｖout1を出力する第１の演算増幅回路５２、負の高
電圧ＬＶを生成するためのチャージポンプ型の第２の昇
圧回路５３、この負の高電圧ＬＶを直流レベルに安定化
すると共に所望の電圧Ｖout2を出力する第２の演算増幅
回路５４とから構成されている。６１、６２は夫々、正
の出力電圧Ｖout1が供給される負荷、負の出力電圧Ｖou
t2が供給される負荷である。
【０００４】第１の演算増幅回路５２の非反転入力端子
には正の基準電圧Ｖref1が印加されている。また、第１
の演算増幅回路５２の出力電圧Ｖout1は抵抗分圧され、
反転入力端子に帰還されている。したがって、出力電圧
Ｖout1と正の基準電圧Ｖref1との間には次の関係が成り
立つ。
には正の基準電圧Ｖref1が印加されている。また、第１
の演算増幅回路５２の出力電圧Ｖout1は抵抗分圧され、
反転入力端子に帰還されている。したがって、出力電圧
Ｖout1と正の基準電圧Ｖref1との間には次の関係が成り
立つ。
【０００５】 Ｖout1＝（ｒ1＋ｒ2）・Ｖref1／ｒ2 ・・・（１） また、第２の演算増幅回路５３の非反転入力端子には負
の基準電圧Ｖref2が印加されている。また、第２の演算
増幅回路５３の出力電圧Ｖout2は抵抗分圧され、反転入
力端子に帰還されている。したがって、出力電圧Ｖout2
と基準電圧Ｖref2との間には次の関係が成り立つ。
の基準電圧Ｖref2が印加されている。また、第２の演算
増幅回路５３の出力電圧Ｖout2は抵抗分圧され、反転入
力端子に帰還されている。したがって、出力電圧Ｖout2
と基準電圧Ｖref2との間には次の関係が成り立つ。
【０００６】 Ｖout2＝（ｒ3＋ｒ4）・Ｖref2／ｒ4 ・・・（２）
【０００７】
【発明が解決しようとする課題】上述した電源回路の構
成において、出力電圧を安定化するために、正の基準電
圧Ｖref1、負の基準電圧Ｖref2が必要とされていた。例
えばビデオシステムにおいては、正の基準電圧４Ｖを備
えおり、これを利用して第１の演算増幅回路５２により
出力電圧Ｖout1を＋１２Ｖに安定化することができる。
成において、出力電圧を安定化するために、正の基準電
圧Ｖref1、負の基準電圧Ｖref2が必要とされていた。例
えばビデオシステムにおいては、正の基準電圧４Ｖを備
えおり、これを利用して第１の演算増幅回路５２により
出力電圧Ｖout1を＋１２Ｖに安定化することができる。
【０００８】しかしながら、ビデオシステムは負の基準
電圧を予め備えていないため、負の基準電圧を作成する
必要があった。そこで、例えばダイオード３段で負の基
準電圧を作成することが検討されたが、出力電圧のばら
つきの原因となることが懸念されていた。
電圧を予め備えていないため、負の基準電圧を作成する
必要があった。そこで、例えばダイオード３段で負の基
準電圧を作成することが検討されたが、出力電圧のばら
つきの原因となることが懸念されていた。
【０００９】そこで、本発明は与えられた電圧の極性を
反転して出力する電圧反転回路を提案すること、例えば
正の基準電圧Ｖref1を反転して安定な負の基準電圧（Ｖ
ref21＝−Ｖref1）を作成することを目的としている。
反転して出力する電圧反転回路を提案すること、例えば
正の基準電圧Ｖref1を反転して安定な負の基準電圧（Ｖ
ref21＝−Ｖref1）を作成することを目的としている。
【００１０】
【課題を解決するための手段】第１の発明の電圧反転回
路は、第１の電圧の極性を反転した第２の電圧を出力す
る電圧反転回路であって、第１の端子と第２の端子を有
する第１のコンデンサと、第１の電圧を前記第１の端子
に印加するか否かを切換える第１のスイッチと、接地電
圧を第２の端子に印加するか否かを切換える第２のスイ
ッチと、第１の端子に接地電圧を印加するか否かを切換
える第３のスイッチと、第２のコンデンサと、この第２
のコンデンサの一方の端子に第２の端子の電圧を印加す
るか否かを切換える第４のスイッチとを備え、第１及び
第２のスイッチをオンすることにより、第１のコンデン
サに第１の電圧を充電し、次に第１及び第２のスイッチ
をオフにすると共に第３及び第４のスイッチをオンする
ことにより、第２のコンデンサに第１の電圧を反転した
第２の電圧を充電することを特徴とするものである。
路は、第１の電圧の極性を反転した第２の電圧を出力す
る電圧反転回路であって、第１の端子と第２の端子を有
する第１のコンデンサと、第１の電圧を前記第１の端子
に印加するか否かを切換える第１のスイッチと、接地電
圧を第２の端子に印加するか否かを切換える第２のスイ
ッチと、第１の端子に接地電圧を印加するか否かを切換
える第３のスイッチと、第２のコンデンサと、この第２
のコンデンサの一方の端子に第２の端子の電圧を印加す
るか否かを切換える第４のスイッチとを備え、第１及び
第２のスイッチをオンすることにより、第１のコンデン
サに第１の電圧を充電し、次に第１及び第２のスイッチ
をオフにすると共に第３及び第４のスイッチをオンする
ことにより、第２のコンデンサに第１の電圧を反転した
第２の電圧を充電することを特徴とするものである。
【００１１】第２の発明の電圧反転回路は、第１の電圧
の極性を反転した第２の電圧を出力する電圧反転回路で
あって、第１の端子と第２の端子を有する第１のコンデ
ンサと、第１のクロックに応じて第１の電圧を前記第１
の端子に印加する第１のＭＯＳＦＥＴと、第２のクロッ
クに応じて接地電圧を第２の端子に印加する第２のＭＯ
ＳＦＥＴと、第３のクロックに応じて第１の端子に接地
電圧を印加する第３のＭＯＳＦＥＴと、第２のコンデン
サと、第４のクロックに応じてこの第２のコンデンサの
一方の端子に第２の端子の電圧を印加する第４のＭＯＳ
ＦＥＴとを備え、 第１及び第２のＭＯＳＦＥＴと第３
及び第４のＭＯＳＦＥＴとは第１〜第４のクロックに応
じて相補的にオンオフすることにより、第１のコンデン
サに第１の電圧を充電する動作と、第２のコンデンサの
一方の端子に前記第１の電圧を反転した第２の電圧を充
電する動作を繰り返し、第２のコンデンサの前記一方の
端子から第１の電圧を反転した第２の電圧を出力するこ
とを特徴とするものである。
の極性を反転した第２の電圧を出力する電圧反転回路で
あって、第１の端子と第２の端子を有する第１のコンデ
ンサと、第１のクロックに応じて第１の電圧を前記第１
の端子に印加する第１のＭＯＳＦＥＴと、第２のクロッ
クに応じて接地電圧を第２の端子に印加する第２のＭＯ
ＳＦＥＴと、第３のクロックに応じて第１の端子に接地
電圧を印加する第３のＭＯＳＦＥＴと、第２のコンデン
サと、第４のクロックに応じてこの第２のコンデンサの
一方の端子に第２の端子の電圧を印加する第４のＭＯＳ
ＦＥＴとを備え、 第１及び第２のＭＯＳＦＥＴと第３
及び第４のＭＯＳＦＥＴとは第１〜第４のクロックに応
じて相補的にオンオフすることにより、第１のコンデン
サに第１の電圧を充電する動作と、第２のコンデンサの
一方の端子に前記第１の電圧を反転した第２の電圧を充
電する動作を繰り返し、第２のコンデンサの前記一方の
端子から第１の電圧を反転した第２の電圧を出力するこ
とを特徴とするものである。
【００１２】第３の発明の電圧反転回路は、第２の発明
に加えて、第１、第２及び第４のＭＯＳＦＥＴはＰチャ
ネル型であり、第３のＭＯＳＦＥＴはＮチャネル型であ
って、第１のクロックを負電圧にレベルシフトして第２
のクロックを作成する第１のレベルシフト回路と、第３
のクロックを負電圧にレベルシフトして第４のクロック
を作成する第２のレベルシフト回路と、を備えることを
特徴とするものである。
に加えて、第１、第２及び第４のＭＯＳＦＥＴはＰチャ
ネル型であり、第３のＭＯＳＦＥＴはＮチャネル型であ
って、第１のクロックを負電圧にレベルシフトして第２
のクロックを作成する第１のレベルシフト回路と、第３
のクロックを負電圧にレベルシフトして第４のクロック
を作成する第２のレベルシフト回路と、を備えることを
特徴とするものである。
【００１３】
【発明の実施の形態】以下、本発明の実施形態につい
て、図１〜図４を参照しながら説明する。図１は本発明
の実施形態に係る電圧反転回路の原理を説明するための
概略回路図である。この電圧反転回路は２つのコンデン
サＣ１、Ｃ２及びスイッチＳ１〜Ｓ４から構成されてお
り、従来例において説明した基準電圧Ｖrefを反転し、
出力電圧として−Ｖrefを得る回路である。
て、図１〜図４を参照しながら説明する。図１は本発明
の実施形態に係る電圧反転回路の原理を説明するための
概略回路図である。この電圧反転回路は２つのコンデン
サＣ１、Ｃ２及びスイッチＳ１〜Ｓ４から構成されてお
り、従来例において説明した基準電圧Ｖrefを反転し、
出力電圧として−Ｖrefを得る回路である。
【００１４】次に、図１を参照しながら、電圧反転回路
の動作原理について説明する。図１（ａ）に示すよう
に、入力端子ＩＮに基準電圧Ｖrefが印加された状態
で、スイッチＳ１，Ｓ２をオン状態とし、スイッチＳ
３，Ｓ４をオフ状態とする。すると、コンデンサＣ１に
は基準電圧Ｖrefが充電される。つまり、コンデンサの
端子Ｎ１は基準電圧Ｖref、端子Ｎ２は０Ｖ（接地電
圧）となる。
の動作原理について説明する。図１（ａ）に示すよう
に、入力端子ＩＮに基準電圧Ｖrefが印加された状態
で、スイッチＳ１，Ｓ２をオン状態とし、スイッチＳ
３，Ｓ４をオフ状態とする。すると、コンデンサＣ１に
は基準電圧Ｖrefが充電される。つまり、コンデンサの
端子Ｎ１は基準電圧Ｖref、端子Ｎ２は０Ｖ（接地電
圧）となる。
【００１５】次に、スイッチを逆の状態とする。すなわ
ち、スイッチＳ１，Ｓ２をオフ状態とし、スイッチＳ
３，Ｓ４をオン状態とする。すると、コンデンサの端子
Ｎ１は０Ｖ、端子Ｎ２は負の電圧（最終的には−Ｖre
f）となる。また、出力コンデンサＣ２には反転された
基準電圧−Ｖrefが充電される。 そして、上記のスイッ
チ切り替え動作を繰り返すことにより、最終的に出力端
子ＯＵＴから反転された基準電圧−Ｖrefが得られる。
ち、スイッチＳ１，Ｓ２をオフ状態とし、スイッチＳ
３，Ｓ４をオン状態とする。すると、コンデンサの端子
Ｎ１は０Ｖ、端子Ｎ２は負の電圧（最終的には−Ｖre
f）となる。また、出力コンデンサＣ２には反転された
基準電圧−Ｖrefが充電される。 そして、上記のスイッ
チ切り替え動作を繰り返すことにより、最終的に出力端
子ＯＵＴから反転された基準電圧−Ｖrefが得られる。
【００１６】以上の原理により電圧反転を行うことがで
きるが、これを集積回路として実現するためには、端子
Ｎ２には負の電圧が現れることに注意しなければならな
い。例えば、基準電圧Ｖref＝４Ｖとすると、端子Ｎ１
は０Ｖ〜４Ｖ、端子Ｎ２は、０Ｖ〜−４Ｖの間で変化す
る。
きるが、これを集積回路として実現するためには、端子
Ｎ２には負の電圧が現れることに注意しなければならな
い。例えば、基準電圧Ｖref＝４Ｖとすると、端子Ｎ１
は０Ｖ〜４Ｖ、端子Ｎ２は、０Ｖ〜−４Ｖの間で変化す
る。
【００１７】そこで、本発明者が検討した結果、スイッ
チＳ１〜Ｓ４をＭＯＳＦＥＴ（電界効果型トランジス
タ）で構成する場合、ＰＮ接合の順方向電流が流れない
ようにするために以下のチャネルタイプとすることが適
当である。また、スイッチのオンオフはゲートにクロッ
クを印加することによって行い、その際のゲートソース
間電圧Ｖｇｓ（Ｌレベル、Ｈレベル）を以下のように設
定する。 スイッチＳ１：Ｐチャネル型、Ｖｇｓ＝０Ｖ、５Ｖ スイッチＳ２：Ｐチャネル型、Ｖｇｓ＝−Ｖout、０Ｖ スイッチＳ３：Ｎチャネル型、Ｖｇｓ＝０Ｖ、５Ｖ スイッチＳ４：Ｐチャネル型、Ｖｇｓ＝０Ｖ、−Ｖout すなわち、スイッチＳ１、Ｓ３に印加されるクロックは
（０Ｖ〜５Ｖ）の範囲でスウィングし、スイッチＳ２、
Ｓ４に印加されるクロックは負方向にレベルシフトされ
（−Ｖout〜０Ｖ）の範囲でスウィングする。また、ス
イッチＳ２に印加されるクロックは逆位相とする。−Ｖ
outは負の電圧であるが、図５に示した第２の演算増幅
回路５３の出力電圧Ｖout2（例えば、−６．５Ｖ）を利
用することができる。
チＳ１〜Ｓ４をＭＯＳＦＥＴ（電界効果型トランジス
タ）で構成する場合、ＰＮ接合の順方向電流が流れない
ようにするために以下のチャネルタイプとすることが適
当である。また、スイッチのオンオフはゲートにクロッ
クを印加することによって行い、その際のゲートソース
間電圧Ｖｇｓ（Ｌレベル、Ｈレベル）を以下のように設
定する。 スイッチＳ１：Ｐチャネル型、Ｖｇｓ＝０Ｖ、５Ｖ スイッチＳ２：Ｐチャネル型、Ｖｇｓ＝−Ｖout、０Ｖ スイッチＳ３：Ｎチャネル型、Ｖｇｓ＝０Ｖ、５Ｖ スイッチＳ４：Ｐチャネル型、Ｖｇｓ＝０Ｖ、−Ｖout すなわち、スイッチＳ１、Ｓ３に印加されるクロックは
（０Ｖ〜５Ｖ）の範囲でスウィングし、スイッチＳ２、
Ｓ４に印加されるクロックは負方向にレベルシフトされ
（−Ｖout〜０Ｖ）の範囲でスウィングする。また、ス
イッチＳ２に印加されるクロックは逆位相とする。−Ｖ
outは負の電圧であるが、図５に示した第２の演算増幅
回路５３の出力電圧Ｖout2（例えば、−６．５Ｖ）を利
用することができる。
【００１８】図２は本発明の実施形態に係る電圧反転回
路を示す回路図である。上記の検討結果に従い、図２
中、Ｍ１はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
１）、Ｍ２はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
２）、Ｍ３はＮチャネル型ＭＯＳＦＥＴ（スイッチＳ
３）、Ｍ４はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
４）である。ここで、各ＭＯＳＦＥＴの閾値電圧は例え
ば１Ｖ（絶対値）とする。また、充電コンデンサＣ１は
約５ｐＦ、出力コンデンサＣ２は約５０ｐＦとする。
路を示す回路図である。上記の検討結果に従い、図２
中、Ｍ１はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
１）、Ｍ２はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
２）、Ｍ３はＮチャネル型ＭＯＳＦＥＴ（スイッチＳ
３）、Ｍ４はＰチャネル型ＭＯＳＦＥＴ（スイッチＳ
４）である。ここで、各ＭＯＳＦＥＴの閾値電圧は例え
ば１Ｖ（絶対値）とする。また、充電コンデンサＣ１は
約５ｐＦ、出力コンデンサＣ２は約５０ｐＦとする。
【００１９】ＭＯＳＦＥＴ（Ｍ１）のゲートＧ１には図
３に示す波形のクロックＣＫ１が印加され、ＭＯＳＦＥ
Ｔ（Ｍ３）のゲートＧ３には図３に示す波形のクロック
ＣＫ２が印加される。ＭＯＳＦＥＴ（Ｍ２）のゲートＧ
２にはクロックＣＫ１を負方向にレベルシフトしたクロ
ックＣＫ１’が印加されている。１０はこのクロックＣ
Ｋ１’を作成するためのレベルシフト回路である。 こ
こで、クロックＣＫ１とクロックＣＫ１’とは同位相と
なっている。
３に示す波形のクロックＣＫ１が印加され、ＭＯＳＦＥ
Ｔ（Ｍ３）のゲートＧ３には図３に示す波形のクロック
ＣＫ２が印加される。ＭＯＳＦＥＴ（Ｍ２）のゲートＧ
２にはクロックＣＫ１を負方向にレベルシフトしたクロ
ックＣＫ１’が印加されている。１０はこのクロックＣ
Ｋ１’を作成するためのレベルシフト回路である。 こ
こで、クロックＣＫ１とクロックＣＫ１’とは同位相と
なっている。
【００２０】また、ＭＯＳＦＥＴ（Ｍ４）のゲートＧ４
にはクロックＣＫ２を負方向にレベルシフトしたクロッ
クＣＫ２’が印加されている。２０はこのクロックＣＫ
２’を作成するためのレベルシフト回路である。ここ
で、クロックＣＫ２とクロックＣＫ２’とは逆位相とな
っている。
にはクロックＣＫ２を負方向にレベルシフトしたクロッ
クＣＫ２’が印加されている。２０はこのクロックＣＫ
２’を作成するためのレベルシフト回路である。ここ
で、クロックＣＫ２とクロックＣＫ２’とは逆位相とな
っている。
【００２１】レベルシフト回路１０は入力インバータに
よって相補信号が入力されたＭＯＳトランジスタペア１
３と１４、クロス接続されたＭＯＳトランジスタペア１
１と１２とを備える。さらにプルダウン接続された出力
ＭＯＳトランジスタ１５、１６を備えている。出力ＭＯ
Ｓトランジスタ１５、１６のソースは夫々−０Ｖ、Ｖou
tに接続されている。また、レベルシフト回路２０は入
力インバータによって相補信号が入力されたＭＯＳトラ
ンジスタペア２３と２４、クロス接続されたＭＯＳトラ
ンジスタペア２１と２２とを備える。さらにプルダウン
接続された出力ＭＯＳトランジスタ２５、２６を備えて
いる。出力ＭＯＳトランジスタ２５、２６のソースは夫
々−Ｖout、０Ｖに接続されている。
よって相補信号が入力されたＭＯＳトランジスタペア１
３と１４、クロス接続されたＭＯＳトランジスタペア１
１と１２とを備える。さらにプルダウン接続された出力
ＭＯＳトランジスタ１５、１６を備えている。出力ＭＯ
Ｓトランジスタ１５、１６のソースは夫々−０Ｖ、Ｖou
tに接続されている。また、レベルシフト回路２０は入
力インバータによって相補信号が入力されたＭＯＳトラ
ンジスタペア２３と２４、クロス接続されたＭＯＳトラ
ンジスタペア２１と２２とを備える。さらにプルダウン
接続された出力ＭＯＳトランジスタ２５、２６を備えて
いる。出力ＭＯＳトランジスタ２５、２６のソースは夫
々−Ｖout、０Ｖに接続されている。
【００２２】次に、上記構成の電圧反転回路の動作につ
いて、図２および図３を参照しながら説明する。いま、
入力端子ＩＮにはＶref＝４Ｖが印加されているとす
る。クロックＣＫ１、ＣＫ２がＬレベル（０Ｖ）の時、
クロックＣＫ１’はＬレベル（−６．５Ｖ）、クロック
ＣＫ２’はＨレベル（０Ｖ）となる。このとき、ＭＯＳ
ＦＥＴ（Ｍ１）（Ｍ２）はオンし、ＭＯＳＦＥＴ（Ｍ
３）（Ｍ４）はオフする。
いて、図２および図３を参照しながら説明する。いま、
入力端子ＩＮにはＶref＝４Ｖが印加されているとす
る。クロックＣＫ１、ＣＫ２がＬレベル（０Ｖ）の時、
クロックＣＫ１’はＬレベル（−６．５Ｖ）、クロック
ＣＫ２’はＨレベル（０Ｖ）となる。このとき、ＭＯＳ
ＦＥＴ（Ｍ１）（Ｍ２）はオンし、ＭＯＳＦＥＴ（Ｍ
３）（Ｍ４）はオフする。
【００２３】すると、コンデンサＣ１には４Ｖが充電さ
れる（端子Ｎ１は４Ｖ、端子Ｎ２は０Ｖ）。
れる（端子Ｎ１は４Ｖ、端子Ｎ２は０Ｖ）。
【００２４】次に、クロックＣＫ１、ＣＫ２がＨレベル
（５Ｖ）の時、クロックＣＫ１’はＨレベル（０Ｖ）、
クロックＣＫ２’はＬレベル（−６．５Ｖ）となる。こ
のとき、ＭＯＳＦＥＴ（Ｍ１）（Ｍ２）はオフし、ＭＯ
ＳＦＥＴ（Ｍ３）（Ｍ４）はオンする。 すると、コン
デンサＣ１に充電された電圧は反転され、コンデンサＣ
２を−４Ｖに充電するように作用する。 クロックの動
きに伴い、上記の動作が繰り返されることにより、出力
コンデンサＣ２の出力端子ＯＵＴから反転された負の電
圧−Ｖref＝−４Ｖが得られる。
（５Ｖ）の時、クロックＣＫ１’はＨレベル（０Ｖ）、
クロックＣＫ２’はＬレベル（−６．５Ｖ）となる。こ
のとき、ＭＯＳＦＥＴ（Ｍ１）（Ｍ２）はオフし、ＭＯ
ＳＦＥＴ（Ｍ３）（Ｍ４）はオンする。 すると、コン
デンサＣ１に充電された電圧は反転され、コンデンサＣ
２を−４Ｖに充電するように作用する。 クロックの動
きに伴い、上記の動作が繰り返されることにより、出力
コンデンサＣ２の出力端子ＯＵＴから反転された負の電
圧−Ｖref＝−４Ｖが得られる。
【００２５】なお、上記の動作から明らかなように、Ｍ
ＯＳＦＥＴ（Ｍ１）（Ｍ２）とＭＯＳＦＥＴ（Ｍ３）
（Ｍ４）とは相補的にオンオフしなければならず、これ
らが同時にオンすることは不都合である。そこで、クロ
ックＣＫ１とクロックＣＫ２は同位相であるが、図３に
示すように立ち上がりと立ち下がりの時のタイミングを
ずらし、クロックのオーバーラップが生じることを防止
している。
ＯＳＦＥＴ（Ｍ１）（Ｍ２）とＭＯＳＦＥＴ（Ｍ３）
（Ｍ４）とは相補的にオンオフしなければならず、これ
らが同時にオンすることは不都合である。そこで、クロ
ックＣＫ１とクロックＣＫ２は同位相であるが、図３に
示すように立ち上がりと立ち下がりの時のタイミングを
ずらし、クロックのオーバーラップが生じることを防止
している。
【００２６】図４は、上記構成の電圧反転回路のシミュ
レーション結果を示す波形図であり、縦軸は出力端子Ｏ
ＵＴの電圧、横軸は時間を示している。この図から、約
２００μ秒後に出力電圧は−４Ｖに安定することがわか
る。
レーション結果を示す波形図であり、縦軸は出力端子Ｏ
ＵＴの電圧、横軸は時間を示している。この図から、約
２００μ秒後に出力電圧は−４Ｖに安定することがわか
る。
【００２７】
【発明の効果】本発明によれば、与えられた電圧の極性
を反転して出力する電圧反転回路を提供することができ
る。特に、正の基準電圧Ｖref1（例えば＋４Ｖ）を反転
して安定な負の基準電圧（例えば−４Ｖ）を集積回路内
で作成することが可能になり、ビデオシステム電源用Ｌ
ＳＩの基準電圧の作成回路として好適である。
を反転して出力する電圧反転回路を提供することができ
る。特に、正の基準電圧Ｖref1（例えば＋４Ｖ）を反転
して安定な負の基準電圧（例えば−４Ｖ）を集積回路内
で作成することが可能になり、ビデオシステム電源用Ｌ
ＳＩの基準電圧の作成回路として好適である。
【図１】本発明の実施形態に係る電圧反転回路の原理を
示す概略回路図である。
示す概略回路図である。
【図２】本発明の実施形態に係る電圧反転回路を示す回
路図である。
路図である。
【図３】本発明の他の実施形態に係る電圧反転回路の動
作波形図である。
作波形図である。
【図４】本発明の実施形態に係る電圧反転回路の回路シ
ミュレーション結果を示す図である。
ミュレーション結果を示す図である。
【図５】本発明者が検討した電源回路の構成を説明する
ための概略回路図である。
ための概略回路図である。
Ｓ１〜Ｓ４ スイッチ Ｃ１ 充電コンデンサ Ｃ２ 出力コンデンサ Ｍ１〜Ｍ４ ＭＯＳＦＥＴ ２０ レベルシフト回路 ２１ レベルシフト回路
Claims (3)
- 【請求項１】 第１の電圧の極性を反転した第２の電圧
を出力する電圧反転回路であって、第１の端子と第２の
端子を有する第１のコンデンサと、第１の電圧を前記第
１の端子に印加するか否かを切換える第１のスイッチ
と、接地電圧を前記第２の端子に印加するか否かを切換
える第２のスイッチと、前記第１の端子に接地電圧を印
加するか否かを切換える第３のスイッチと、第２のコン
デンサと、この第２のコンデンサの一方の端子に前記第
２の端子の電圧を印加するか否かを切換える第４のスイ
ッチとを備え、 前記第１及び第２のスイッチをオンすることにより、前
記第１のコンデンサに第１の電圧を充電し、次に第１及
び第２のスイッチをオフにすると共に前記第３及び第４
のスイッチをオンすることにより、前記第２のコンデン
サに前記第１の電圧を反転した第２の電圧を充電するこ
とを特徴とする電圧反転回路。 - 【請求項２】 第１の電圧の極性を反転した第２の電圧
を出力する電圧反転回路であって、第１の端子と第２の
端子を有する第１のコンデンサと、第１のクロックに応
じて第１の電圧を前記第１の端子に印加する第１のＭＯ
ＳＦＥＴと、第２のクロックに応じて接地電圧を前記第
２の端子に印加する第２のＭＯＳＦＥＴと、第３のクロ
ックに応じて前記第１の端子に接地電圧を印加する第３
のＭＯＳＦＥＴと、第２のコンデンサと、第４のクロッ
クに応じてこの第２のコンデンサの一方の端子に前記第
２の端子の電圧を印加する第４のＭＯＳＦＥＴとを備
え、 前記第１及び第２のＭＯＳＦＥＴと前記第３及び第４の
ＭＯＳＦＥＴとは前記第１〜第４のクロックに応じて相
補的にオンオフすることにより、前記第１のコンデンサ
に第１の電圧を充電する動作と、前記第２のコンデンサ
の前記一方の端子に前記第１の電圧を反転した第２の電
圧を充電する動作を繰り返し、前記第２のコンデンサの
前記一方の端子から第１の電圧を反転した第２の電圧を
出力することを特徴とする電圧反転回路。 - 【請求項３】 前記第１、第２及び第４のＭＯＳＦＥＴ
はＰチャネル型であり、前記第３のＭＯＳＦＥＴはＮチ
ャネル型であって、前記第１のクロックを負電圧にレベ
ルシフトして前記第２のクロックを作成する第１のレベ
ルシフト回路と、前記第３のクロックを負電圧にレベル
シフトして前記第４のクロックを作成する第２のレベル
シフト回路と、を備えることを特徴とする請求項２に記
載の電圧反転回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000071628A JP3475143B2 (ja) | 2000-03-15 | 2000-03-15 | 電圧反転回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000071628A JP3475143B2 (ja) | 2000-03-15 | 2000-03-15 | 電圧反転回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001258241A true JP2001258241A (ja) | 2001-09-21 |
| JP3475143B2 JP3475143B2 (ja) | 2003-12-08 |
Family
ID=18590179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000071628A Expired - Fee Related JP3475143B2 (ja) | 2000-03-15 | 2000-03-15 | 電圧反転回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3475143B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151777A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | チャージポンプ回路およびアンプ |
| US6982910B2 (en) | 2004-02-19 | 2006-01-03 | Sanyo Electric Co., Ltd. | Reverse voltage generation circuit |
| US7394673B2 (en) | 2005-09-06 | 2008-07-01 | Rohm Co., Ltd. | Switching power supply apparatus provided with series-connected charge pump circuits |
| US7511977B2 (en) | 2006-03-07 | 2009-03-31 | Rohm Co., Ltd. | Charge-pump type switching power supply apparatus |
| US7851946B2 (en) | 2004-10-19 | 2010-12-14 | Rohm Co., Ltd. | Switching power supply and electronic apparatus employing the same |
| JP2013162688A (ja) * | 2012-02-07 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | チャージポンプ回路 |
-
2000
- 2000-03-15 JP JP2000071628A patent/JP3475143B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005151777A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | チャージポンプ回路およびアンプ |
| US6982910B2 (en) | 2004-02-19 | 2006-01-03 | Sanyo Electric Co., Ltd. | Reverse voltage generation circuit |
| CN100416798C (zh) * | 2004-02-19 | 2008-09-03 | 三洋电机株式会社 | 逆极性电压发生电路 |
| US7851946B2 (en) | 2004-10-19 | 2010-12-14 | Rohm Co., Ltd. | Switching power supply and electronic apparatus employing the same |
| US7394673B2 (en) | 2005-09-06 | 2008-07-01 | Rohm Co., Ltd. | Switching power supply apparatus provided with series-connected charge pump circuits |
| US7511977B2 (en) | 2006-03-07 | 2009-03-31 | Rohm Co., Ltd. | Charge-pump type switching power supply apparatus |
| JP2013162688A (ja) * | 2012-02-07 | 2013-08-19 | Asahi Kasei Electronics Co Ltd | チャージポンプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3475143B2 (ja) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731322B2 (ja) | レベルシフト回路 | |
| US5726588A (en) | Differential-to-CMOS level converter having cross-over voltage adjustment | |
| US5126590A (en) | High efficiency charge pump | |
| US8638140B2 (en) | PLL circuit | |
| JP2004088818A (ja) | Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ | |
| TW200306073A (en) | Level shift circuit | |
| JP2002076882A (ja) | 半導体集積回路装置 | |
| JP3475143B2 (ja) | 電圧反転回路 | |
| US7295042B2 (en) | Buffer | |
| EP0810732B1 (en) | Differential signal generating circuit having current spike suppressing circuit | |
| KR0170999B1 (ko) | 작은 정현파 입력의 디지탈 논리레벨 변환회로 | |
| JP2001186754A (ja) | 負電圧発生回路 | |
| JP2001275341A (ja) | 電源回路 | |
| JPS6080316A (ja) | 電圧制御形発振装置 | |
| JP3967248B2 (ja) | レベルシフト回路 | |
| JP2001111412A (ja) | 入力信号レベル変換回路及び液晶表示装置 | |
| JPH08275518A (ja) | 同期整流回路 | |
| JPH02186826A (ja) | レベルシフタ | |
| JP4281358B2 (ja) | パルス昇圧回路 | |
| JPH09326687A (ja) | 半導体集積回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JPH03219724A (ja) | トラック／ホールド回路 | |
| JPS60153216A (ja) | 電圧比較回路 | |
| JPS6257317A (ja) | クロツク回路 | |
| JPH07221625A (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |