JPS6257317A - クロツク回路 - Google Patents
クロツク回路Info
- Publication number
- JPS6257317A JPS6257317A JP60195840A JP19584085A JPS6257317A JP S6257317 A JPS6257317 A JP S6257317A JP 60195840 A JP60195840 A JP 60195840A JP 19584085 A JP19584085 A JP 19584085A JP S6257317 A JPS6257317 A JP S6257317A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- trs
- current
- current source
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、デユーティまたは位相を補正し正確なりロッ
ク信号を得るための回路に関する。
ク信号を得るための回路に関する。
上記に関する従来技術に例えば第１図に示す特開昭５９
−１２６３１８号公報の回路および第２図に示す先願発
明（特願昭５９−２２４０８０号）の回路等がある。第
１図の回路は正弦波入力ｆｉの直流レベルをコンデンサ
Ｃ１の電荷電圧”０１を基準にして比較器ｌで比較しク
ロックパルス出力ｆ、 を再生しようとしたもので、
ｆｏ のデユーティはＣ，への電荷制御回路２より行
なうものである。
−１２６３１８号公報の回路および第２図に示す先願発
明（特願昭５９−２２４０８０号）の回路等がある。第
１図の回路は正弦波入力ｆｉの直流レベルをコンデンサ
Ｃ１の電荷電圧”０１を基準にして比較器ｌで比較しク
ロックパルス出力ｆ、 を再生しようとしたもので、
ｆｏ のデユーティはＣ，への電荷制御回路２より行
なうものである。
また第２図の回路は上述の先願発明の中の一実施例で、
図の回路は入力クロックパルスｆφ１と出力クロックパ
ルスｆφ！の位相補正（例えばｆφ１とｆφ雪の位相差
をモＯ０にする）回路であり、またデユーティ補正（例
えばデユーティ・フリーのｆφｉをｆφ雪ではデユーテ
ィ５０％のクロックに再生する）回路としても活用でき
る回路である。第２図において３と４は遅延回路で、５
は入力ｆφｌと出力ｆφ２の位相差を検出しコンデンサ
Ｃ，およびＣ３の電荷電圧ｖＧ鵞＋ ｖＱｍを制御して
遅延回路３と４の遅延特性を制御するものである。さて
、従来回路の第１図および第２図において夫々に共通す
る特性上の問題があり、その問題回路を第３図に示す。
図の回路は入力クロックパルスｆφ１と出力クロックパ
ルスｆφ！の位相補正（例えばｆφ１とｆφ雪の位相差
をモＯ０にする）回路であり、またデユーティ補正（例
えばデユーティ・フリーのｆφｉをｆφ雪ではデユーテ
ィ５０％のクロックに再生する）回路としても活用でき
る回路である。第２図において３と４は遅延回路で、５
は入力ｆφｌと出力ｆφ２の位相差を検出しコンデンサ
Ｃ，およびＣ３の電荷電圧ｖＧ鵞＋ ｖＱｍを制御して
遅延回路３と４の遅延特性を制御するものである。さて
、従来回路の第１図および第２図において夫々に共通す
る特性上の問題があり、その問題回路を第３図に示す。
第３図の回路は第１図の回路２に、また第２図の回路５
の一部に匹摘し、夫々のコンデンサ東とＣ８およびＣ１
の電荷電圧制御に役立たれる。
の一部に匹摘し、夫々のコンデンサ東とＣ８およびＣ１
の電荷電圧制御に役立たれる。
図においてコンデンサＣ・ の電荷電圧ＶＱ・（上記の
、ＣＩ＋ ’！＋ Ｃ＊の電荷電圧ｖＧＩ＋ ｖＧ雪＋
ｖＧＳに相当する。）はスイッチとして働くトランジ
スタ７と８より定電流源６と９からの充電電流ｉＣおよ
び放電電流ｉＤを切換えて制御される。ところで第１図
および第２図の回路特性はコンデンサＣＩ。
、ＣＩ＋ ’！＋ Ｃ＊の電荷電圧ｖＧＩ＋ ｖＧ雪＋
ｖＧＳに相当する。）はスイッチとして働くトランジ
スタ７と８より定電流源６と９からの充電電流ｉＣおよ
び放電電流ｉＤを切換えて制御される。ところで第１図
および第２図の回路特性はコンデンサＣＩ。
Ｃ，、Ｃ３の電荷電圧ｖＧ１．ｖＧ！、ｖＧｓをいかに
精度よく安定に制御するかで決まり、言い変えれば第３
図の電流源６および９の電流１ｃおよびｉｏの設定精度
または安定度で決まるものである。図の回路はＣＭＯＳ
回路で示すものであるが、実際にはこの種の回路は電源
電圧変動および温度変動に大きく影響される。また、Ｌ
ＳＩ化においてはプロセスのバラツキが電流ＩＣおよび
ｌＤのばらつきにそのまま影響するような種々問題があ
る。
精度よく安定に制御するかで決まり、言い変えれば第３
図の電流源６および９の電流１ｃおよびｉｏの設定精度
または安定度で決まるものである。図の回路はＣＭＯＳ
回路で示すものであるが、実際にはこの種の回路は電源
電圧変動および温度変動に大きく影響される。また、Ｌ
ＳＩ化においてはプロセスのバラツキが電流ＩＣおよび
ｌＤのばらつきにそのまま影響するような種々問題があ
る。
本発明の目的は、上記の事情に鑑みてなされたもので、
クロックパルスのデユーティ補正または位相補正等を行
なおうとした回路において電源電圧変動または温度変動
あるいはプロセスのバラツキに対しても影響を受けるこ
とのない新規なりロック回路を提供しようとしたもので
ある。
クロックパルスのデユーティ補正または位相補正等を行
なおうとした回路において電源電圧変動または温度変動
あるいはプロセスのバラツキに対しても影響を受けるこ
とのない新規なりロック回路を提供しようとしたもので
ある。
本発明の特徴は極性の異なるトランジスタ、本例ではＰ
チャンネルＭＯ８）ランジスタとＮチャンネルＭＯＳト
ランジスタを電源電位と接地電位間で直列接続し、必然
的に両トランジスタのドレイン電流が常に等しくなるよ
うにした回路と、上記従来回路（第３図の回路）の電流
源回路とがカレントミラー回路を構成するようになし上
記問題を解決したものである。
チャンネルＭＯ８）ランジスタとＮチャンネルＭＯＳト
ランジスタを電源電位と接地電位間で直列接続し、必然
的に両トランジスタのドレイン電流が常に等しくなるよ
うにした回路と、上記従来回路（第３図の回路）の電流
源回路とがカレントミラー回路を構成するようになし上
記問題を解決したものである。
以下本発明の実施例を図を用いて詳細に説明する０
第４図はクロック回路に用いる本発明のコンデンサの電
荷電圧の制御回路の一実施例である。図において定電流
源回路はＰチャンネルＭＯＳトランジスタ１１と１５、
ＮチャンネルＭＯ８）ランジスタ１４と１６と１７と１
８より構成するものでコンデンサｃ、 に対する充電
電流ｉ（と放電電流ｉ１１は常に等しく１（＝ｉｐであ
る（但し、トランジスタ１１と１５およびトランジスタ
１４と１６のサイズは夫々等しいものである）。即ちト
ランジスタ１４と１６の電流ｉＤと１８は初段の直列ト
ランジスタを２分する電圧ＶＧＮよシ決まる（一般にド
レイン電流１ｎ＝Ｋ（Ｖｏ ＶＴ）”；Ｖａ；ゲート
電圧、ＶＴ；ゲートしきい値電圧、である）。
荷電圧の制御回路の一実施例である。図において定電流
源回路はＰチャンネルＭＯＳトランジスタ１１と１５、
ＮチャンネルＭＯ８）ランジスタ１４と１６と１７と１
８より構成するものでコンデンサｃ、 に対する充電
電流ｉ（と放電電流ｉ１１は常に等しく１（＝ｉｐであ
る（但し、トランジスタ１１と１５およびトランジスタ
１４と１６のサイズは夫々等しいものである）。即ちト
ランジスタ１４と１６の電流ｉＤと１８は初段の直列ト
ランジスタを２分する電圧ＶＧＮよシ決まる（一般にド
レイン電流１ｎ＝Ｋ（Ｖｏ ＶＴ）”；Ｖａ；ゲート
電圧、ＶＴ；ゲートしきい値電圧、である）。
トランジスタ１６の負荷を形成するトランジスタ１５の
ゲート電圧Ｖｏｐは必然的にｉＩＩ よシ決まり、また
トランジスタ１１の電流ｉｃ も決まる。従って本回路
では電源電圧変動、温度変動あるいはプロセスによるデ
バイスのバラツキは全く影響されない。トランジスタ１
４．１６．１８のゲート電圧ＶＯＷの変化は’Ｂｅ ’
Ｃｍ ｉＩ）の大きさの変化であって、ｉｇ＝ｉｃ＝ｉ
Ｄの関係は保持される。故にコンデンサＣ・の電荷電圧
ｖ６・はスイッチ回路のＰチャンネルＭＯ８）ランジス
タ１２とＮチャンネルＭＯＳトランジスタ１３の夫々の
駆動時間で正確に制御できる。第５図は第４図の回路を
発展させ回路素子の省略化を計った本発明の一実施例で
ある。ＰチャンネルＭＯＳトランジスタ１９とＮチャン
ネルＭＯ８）ランジスタ２０は図示のように電源電位Ｖ
ｃｃと接地電位ＧＮｆＪ間で対称に直列接続したもので
、第４図のトランジスタ１５．１６゜１７．１８に相当
し機能的には全く同じである。
ゲート電圧Ｖｏｐは必然的にｉＩＩ よシ決まり、また
トランジスタ１１の電流ｉｃ も決まる。従って本回路
では電源電圧変動、温度変動あるいはプロセスによるデ
バイスのバラツキは全く影響されない。トランジスタ１
４．１６．１８のゲート電圧ＶＯＷの変化は’Ｂｅ ’
Ｃｍ ｉＩ）の大きさの変化であって、ｉｇ＝ｉｃ＝ｉ
Ｄの関係は保持される。故にコンデンサＣ・の電荷電圧
ｖ６・はスイッチ回路のＰチャンネルＭＯ８）ランジス
タ１２とＮチャンネルＭＯＳトランジスタ１３の夫々の
駆動時間で正確に制御できる。第５図は第４図の回路を
発展させ回路素子の省略化を計った本発明の一実施例で
ある。ＰチャンネルＭＯＳトランジスタ１９とＮチャン
ネルＭＯ８）ランジスタ２０は図示のように電源電位Ｖ
ｃｃと接地電位ＧＮｆＪ間で対称に直列接続したもので
、第４図のトランジスタ１５．１６゜１７．１８に相当
し機能的には全く同じである。
第４図および第５図において回路はＰチャンネルおよび
ＮチャンネルＭＯ８）ランジスタによるＣＭＯＳ回路で
記述したが、他の回路素子例えばバイポーラトランジス
タ等に代替しうることは容易に可能である。
ＮチャンネルＭＯ８）ランジスタによるＣＭＯＳ回路で
記述したが、他の回路素子例えばバイポーラトランジス
タ等に代替しうることは容易に可能である。
本発明によれば入力信号に対してデユーティ補正あるい
は位相補正等を行なう回路において電源電圧の変動、温
度変動あるいはプロセスのバラツキ等による影響を受け
ることなく正確なりロック信号を発生することができる
。
は位相補正等を行なう回路において電源電圧の変動、温
度変動あるいはプロセスのバラツキ等による影響を受け
ることなく正確なりロック信号を発生することができる
。
第１図は従来のクロック再生回路を示す図、第２図は従
来の位相兼デユーティ補正回路を示す図、第３図は第１
図と第２図の補足説明用のコンデンサ電荷電圧制御回路
を示す図、第４図は本発明のコンデンサ電荷電圧制御回
路を示す図、第５図は本発明の第４図を発展させたコン
デンサ電荷電圧制御回路を示す図である。 １１．１５．１９・・・電流源用ＰチャンネルＭＯＳト
ランジスタ、１４．１６．１７，１８．２０・・・電流
源用ＮチャンネルＭＯＳトランジスタ、１２・・・スイ
ッチ用ＰチャンネルＭＯ８）ランジスタ、１３・・・ス
イッチ用ＮチャンネルＭＯ８？ランジス￥ １ 図 ′ Ｙ Ｚ 団
来の位相兼デユーティ補正回路を示す図、第３図は第１
図と第２図の補足説明用のコンデンサ電荷電圧制御回路
を示す図、第４図は本発明のコンデンサ電荷電圧制御回
路を示す図、第５図は本発明の第４図を発展させたコン
デンサ電荷電圧制御回路を示す図である。 １１．１５．１９・・・電流源用ＰチャンネルＭＯＳト
ランジスタ、１４．１６．１７，１８．２０・・・電流
源用ＮチャンネルＭＯＳトランジスタ、１２・・・スイ
ッチ用ＰチャンネルＭＯ８）ランジスタ、１３・・・ス
イッチ用ＮチャンネルＭＯ８？ランジス￥ １ 図 ′ Ｙ Ｚ 団
Claims (1)
- 【特許請求の範囲】 １、電源電位と接地電位間に少なくとも２つの能動素子
が相互に負荷となるように直列接続した第１の回路を有
し、第１の回路の電源電位側の能動素子と接地電位側の
能動素子の各々と同じ特性の能動素子を持つ第２の回路
を有し、第１の回路と第２の回路の電源電位側の能動素
子どうしの駆動バイアスを等しくし、また第１の回路と
第２の回路の接地電位側の能動素子どうしの駆動バイア
スを等しくして電流源を構成し、該電流源を用いてコン
デンサの電荷制御を行なう回路を有することを特徴とし
たクロック回路。 ２、上記の該電流源回路およびコンデンサの電荷制御を
行なう回路等をＣＭＯＳ回路で構成したことを特徴とし
た特許請求の範囲第１項記載のクロック回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195840A JPS6257317A (ja) | 1985-09-06 | 1985-09-06 | クロツク回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60195840A JPS6257317A (ja) | 1985-09-06 | 1985-09-06 | クロツク回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257317A true JPS6257317A (ja) | 1987-03-13 |
Family
ID=16347878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60195840A Pending JPS6257317A (ja) | 1985-09-06 | 1985-09-06 | クロツク回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58126796A (ja) * | 1982-01-18 | 1983-07-28 | Toyo Soda Mfg Co Ltd | アスパルチルフエニルアラニンアルキルエステルの製造法 |
| JPS60186293A (ja) * | 1984-03-07 | 1985-09-21 | Ajinomoto Co Inc | Ｌ−アスパルチル−ｌ−フエニルアラニンの、炭素数３以上のアルコ−ルエステルあるいは置換もしくは無置換フエノ−ルエステルの製造法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730414A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Offset automatic compensating system |
| JPS58134531A (ja) * | 1982-02-04 | 1983-08-10 | Oki Electric Ind Co Ltd | Ｐｌｌ用ル−プフイルタ |
-
1985
- 1985-09-06 JP JP60195840A patent/JPS6257317A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730414A (en) * | 1980-07-30 | 1982-02-18 | Fujitsu Ltd | Offset automatic compensating system |
| JPS58134531A (ja) * | 1982-02-04 | 1983-08-10 | Oki Electric Ind Co Ltd | Ｐｌｌ用ル−プフイルタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58126796A (ja) * | 1982-01-18 | 1983-07-28 | Toyo Soda Mfg Co Ltd | アスパルチルフエニルアラニンアルキルエステルの製造法 |
| JPH0214040B2 (ja) * | 1982-01-18 | 1990-04-05 | Tosoh Corp | |
| JPS60186293A (ja) * | 1984-03-07 | 1985-09-21 | Ajinomoto Co Inc | Ｌ−アスパルチル−ｌ−フエニルアラニンの、炭素数３以上のアルコ−ルエステルあるいは置換もしくは無置換フエノ−ルエステルの製造法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6919766B2 (en) | Operational amplifier circuit | |
| US4752703A (en) | Current source polarity switching circuit | |
| JPH09186565A (ja) | 半導体集積回路 | |
| US6628148B2 (en) | Sample and hold circuit having a single control signal | |
| JPH1188159A (ja) | チャ−ジポンプ回路 | |
| JPH08213886A (ja) | 遅延回路 | |
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JPS6257317A (ja) | クロツク回路 | |
| JP3475143B2 (ja) | 電圧反転回路 | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| US4808943A (en) | Switching circuit of amplifier output | |
| JPH0575893A (ja) | 同期分離回路 | |
| JPH04219025A (ja) | 電流発生装置およびｄ／ａ変換装置 | |
| US5488370A (en) | Analog-to-digital converter | |
| JP3259700B2 (ja) | コンパレータ | |
| JPH0234022A (ja) | パルス出力回路 | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| JP2882193B2 (ja) | 信号制御回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JP2500762Y2 (ja) | クランプ回路 | |
| JPS6396800A (ja) | Ｃｍｏｓサンプルホ−ルド回路 | |
| JP2921184B2 (ja) | チャージポンプ回路 | |
| JPS60241373A (ja) | 差動増幅回路 | |
| JPH0286213A (ja) | アナログスイッチ回路 |