CN115622549A - 开关电路、数模转换器、芯片及电子设备 - Google Patents

Abstract

本公开涉及集成电路技术领域，尤其涉及一种开关电路、数模转换器、芯片及电子设备，开关电路用于接收第一偏置电流源根据电源电压产生的第一偏置电流，本公开实施例的开关电路，通过设置第零开关控制信号与第一开关控制信号的上限电压在第二开关控制信号的电压与电源电压的电压之间，第零开关控制信号与第一开关控制信号的下限电压在地的电压与第二开关控制信号的电压之间，并且第零开关晶体管与第一开关晶体管的栅极电压即第零开关控制信号与第一开关控制信号为差分信号，可以降低开关晶体管开关时的时钟馈通和电荷注入效应，从而降低第一公共节点、第二公共节点的信号毛刺，提高输出电压的准确性。

Description

开关电路、数模转换器、芯片及电子设备

技术领域

本公开涉及集成电路技术领域，尤其涉及一种开关电路、数模转换器、芯片及电子设备。

背景技术

数模转换器DAC是信号处理系统中模拟电路和数字信号的重要电路接口单元，其中，电流型DAC是非常常见的一类DAC，一般而言，电流型DAC由参考电流源、控制电流的开关矩阵和电流电压转换器这三个基本模块构成，其中，相关技术中的电流开关矩阵容易导致DAC输出毛刺，从引起输出不准确。

发明内容

根据本公开的一方面，提供了一种开关电路，所述开关电路连接于第一偏置电流源，以接收所述第一偏置电流源根据电源电压产生的第一偏置电流，所述开关电路包括第零开关晶体管、第一开关晶体管、第二开关晶体管，其中，

所述第零开关晶体管的源极、漏极及所述第一开关晶体管的源极、所述第二开关晶体管的源极通过第一公共节点接收所述第一偏置电流，所述第一开关晶体管的漏极接地，所述第二开关晶体管的漏极与负载的第一端连接于第二公共节点，所述负载的第二端接地，所述第二公共节点用于产生输出电压，

所述第零开关晶体管的栅极用于接收第零开关控制信号，所述第一开关晶体管的栅极用于接收第一开关控制信号，所述第二开关晶体管的栅极用于接收第二开关控制信号，所述第零开关控制信号与所述第一开关控制信号为与输入数字信号相关的一对差分信号，所述第零开关控制信号与所述第一开关控制信号的上限电压在所述第二开关控制信号的电压与所述电源电压的电压之间，所述第零开关控制信号与所述第一开关控制信号的下限电压在所述地的电压与所述第二开关控制信号的电压之间。

在一种可能的实施方式中，所述开关电路还包括电压产生模块及信号产生模块，其中，

所述电压产生模块，用于接收第二偏置电流、所述电源电压及所述第二开关控制信号，输出所述上限电压和所述下限电压；

所述信号产生模块，连接于所述电压产生模块，用于接收所述上限电压、所述下限电压、及差分的第一数字信号及第二数字信号，得到所述第零开关控制信号与所述第一开关控制信号。

在一种可能的实施方式中，所述电压产生模块包括第零电阻、第一电阻、第零电压产生晶体管、第一电压产生晶体管、第二电压产生晶体管、第三电压产生晶体管、第四电压产生晶体管、第零运算放大器、第一运算放大器，其中，

所述第零电阻的第一端、所述第三电压产生晶体管的源极用于接收所述电源电压，所述第零电阻的第二端连接于所述第零电压产生晶体管的源极、所述第零运算放大器的正向输入端，

所述第零电压产生晶体管的栅极用于接收所述第二开关控制信号，所述第零电压产生晶体管的漏极连接于所述第二电压产生晶体管的漏极，

所述第一电压产生晶体管的漏极、栅极及所述第二电压产生晶体管的栅极用于接收所述第二偏置电流，所述第一电压产生晶体管的源极、所述第二电压产生晶体管的源极、所述第一电阻的第二端接地，

所述第零运算放大器的输出端连接于负向输入端，所述第零运算放大器的输出端用于输出所述上限电压，

所述第三电压产生晶体管的漏极连接于所述第四电压产生晶体管的漏极，

所述第四电压产生晶体管的栅极用于接收所述第二开关控制信号，所述第四电压产生晶体管的源极连接于所述第一电阻的第一端、所述第一运算放大器的正向输入端，

所述第一运算放大器的输出端连接于负向输入端，所述第一运算放大器的输出端用于输出所述下限电压。

在一种可能的实施方式中，所述信号产生模块包括第一反相器、第二反相器，其中，

所述第一反相器及所述第二反相器均连接于所述电压产生模块，用于接收所述上限电压、所述下限电压，

所述第一反相器的输入端用于接收所述第一数字信号，所述第一反相器的输出端用于输出所述第零开关控制信号，

所述第二反相器的输入端用于接收所述第二数字信号，所述第二反相器的输出端用于输出所述第一开关控制信号。

在一种可能的实施方式中，所述第一反相器及所述第二反相器均包括第一反相晶体管、第二反相晶体管，其中，

所述第一反相晶体管的源极用于接收所述上限电压，

所述第一反相晶体管的栅极连接于所述第二反相晶体管的栅极，用于接收数字信号，

所述第一反相晶体管的漏极连接于所述第二反相晶体管的漏极，用于输出开关控制信号，

所述第二反相晶体管的源极用于接收所述下限电压。

在一种可能的实施方式中，所述第一偏置电流源包括第三运算放大器、第一偏置晶体管、第二偏置晶体管、第三偏置晶体管、第四偏置晶体管、第一偏置电阻，其中，

所述第三运算放大器的正向输入端用于接收参考电压，所述第三运算放大器的输出端连接于第一偏置晶体管的栅极、所述第二偏置晶体管的栅极，所述第三运算放大器的输出端用于输出第一驱动信号，

所述第一偏置晶体管的源极、所述第二偏置晶体管的源极用于接收所述电源电压，所述第一偏置晶体管的漏极连接于所述第三偏置晶体管的源极，所述第二偏置晶体管的漏极连接于所述第四偏置晶体管的源极，所述第四偏置晶体管的漏极用于输出所述第一偏置电流，

所述第三偏置晶体管的栅极及所述第四偏置晶体管的栅极用于接收第二驱动信号，所述第二驱动信号与所述第一驱动信号为差分信号，

所述第三偏置晶体管的漏极连接于所述第三运算放大器的负向输入端及所述第一偏置电阻的第一端，所述第一偏置电阻的第二端接地。

在一种可能的实施方式中，所述第零开关晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第零电压产生晶体管、所述第三电压产生晶体管均为PMOS晶体管，所述第一电压产生晶体管、所述第二电压产生晶体管、所述第四电压产生晶体管均为NMOS晶体管。

在一种可能的实施方式中，所述第一开关晶体管的长度为所述第零开关晶体管的长度的1~2倍。

根据本公开的一方面，提供了一种数模转换器，其特征在于，所述数模转换器包括：

所述的开关电路。

根据本公开的一方面，提供了一种芯片，包括所述的数模转换器。

根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的芯片。

根据本公开实施例的开关电路，通过设置所述第零开关控制信号与所述第一开关控制信号的上限电压在所述第二开关控制信号的电压与所述电源电压的电压之间，所述第零开关控制信号与所述第一开关控制信号的下限电压在所述地的电压与所述第二开关控制信号的电压之间，可以降低第一开关晶体管开关时的时钟馈通和电荷注入效应，并且由于第零开关晶体管与第一开关晶体管的栅极电压即所述第零开关控制信号与所述第一开关控制信号为差分信号，可以进一步降低开关晶体管开关时的时钟馈通和电荷注入效应，从而降低第一公共节点、第二公共节点的信号毛刺，提高输出电压的准确性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。

图1示出了根据本公开实施例的开关电路的示意图。

图2示出了根据本公开实施例的开关电路的示意图。

图3示出了根据本公开实施例的电压产生模块的示意图。

图4示出了根据本公开实施例的信号产生模块的示意图。

图5示出了根据本公开实施例的信号变换示意图。

图6示出了根据本公开实施例的数模转换器的示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。

另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

请参阅图1，图1示出了根据本公开实施例的开关电路的示意图。

如图1所示，所述开关电路200连接于第一偏置电流源100，以接收所述第一偏置电流源100根据电源电压VDD产生的第一偏置电流Ibais1，所述开关电路200包括第零开关晶体管M0、第一开关晶体管M1、第二开关晶体管M2，其中，

所述第零开关晶体管M0的源极、漏极及所述第一开关晶体管M1的源极、所述第二开关晶体管M2的源极通过第一公共节点NET1接收所述第一偏置电流Ibais1，所述第一开关晶体管M1的漏极接地，所述第二开关晶体管M2的漏极与负载RL的第一端连接于第二公共节点NET2，所述负载RL的第二端接地，所述第二公共节点NET2用于产生输出电压VOUT，

所述第零开关晶体管M0的栅极用于接收第零开关控制信号LDINB，所述第一开关晶体管M1的栅极用于接收第一开关控制信号LDIN，所述第二开关晶体管M2的栅极用于接收第二开关控制信号VDC，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN为与输入数字信号相关的一对差分信号，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的上限电压VH在所述第二开关控制信号VDC的电压与所述电源电压VDD的电压之间，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的下限电压VL在所述地的电压与所述第二开关控制信号VDC的电压之间。

根据本公开实施例的开关电路200，通过设置所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的上限电压VH在所述第二开关控制信号VDC的电压与所述电源电压VDD的电压之间，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的下限电压VL在所述地的电压与所述第二开关控制信号VDC的电压之间，可以降低第一开关晶体管M1开关时的时钟馈通和电荷注入效应，并且由于第零开关晶体管M0与第一开关晶体管M1的栅极电压即所述第零开关控制信号LDINB与所述第一开关控制信号LDIN为差分信号，可以进一步降低开关晶体管开关时的时钟馈通和电荷注入效应，从而降低第一公共节点NET1、第二公共节点NET2的信号毛刺，提高输出电压VOUT的准确性。

在一种可能的实施方式中，所述第二开关控制信号VDC的电压小于所述电源电压VDD的电压，所述地的电压大于所述第二开关控制信号VDC的电压。

本公开实施例对各个晶体管的大小不做限定，当然通过合理选择晶体管的大小，特别是第一开关晶体管M1、第零开关晶体管M0的大小，可以进一步降低开关晶体管开关时的时钟馈通和电荷注入效应，例如，在一种可能的实施方式中，所述第一开关晶体管M1的长度可以为所述第零开关晶体管M0的长度的1~2倍，优选的，所述第一开关晶体管M1的长度可以为所述第零开关晶体管M0的长度的1倍、1.5倍、2倍等，通过这样的设置，本公开实施例可以进一步降低开关晶体管开关时的时钟馈通和电荷注入效应，从而降低第一公共节点NET1、第二公共节点NET2的信号毛刺，提高输出电压VOUT的准确性。

在一个示例中，如图1所示，假设第一开关晶体管M1的栅极从上限电压VH切换到下限电压VL，当第一开关晶体管M1的栅极为上限电压VH时，由于上限电压大于第二开关控制信号VDC的电压，因此，第一开关晶体管M1断开、第二开关晶体管M2导通，此时第一偏置电流Ibais1流过负载RL，当第一开关晶体管M1的栅极电压切换到下限电压VL时，由于下限电压VL低于第二开关控制信号VDC的电压，因此第一开关晶体管M1导通、第二开关晶体管M2断开，此时，第一偏置电流Ibais1流到地。示例性的，由于下限电压VL>0而上限电压VH<电源电压VDD，当第一开关晶体管M1的栅极切换时，时钟馈通和电荷注入效应都会降低，同时由于第零开关晶体管M0的栅极电压与第一开关晶体管M1相反，第零开关晶体管M0的栅极电压与第一开关晶体管M1的栅极电压同时切换，若第零开关晶体管M0取合适的尺寸（如第一开关晶体管M1的长度为所述第零开关晶体管M0的长度的1~2倍），将进一步降低时钟馈通和电荷注入效应，从而降低了第一公共节点NET1和第二公共节点NET2（VOUT）的毛刺。

本公开实施例对第一偏置电流源100的具体实现方式不做限定，本领域技术人员可以根据实际情况及需要采用相关技术实现。

本公开实施例对第零开关控制信号、第一开关控制信号的产生方式不做限定，本领域技术人员可以根据实际情况及需要采用合适的方式产生，只要满足所述第零开关控制信号LDINB与所述第一开关控制信号LDIN为与输入数字信号相关的一对差分信号，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的上限电压VH在所述第二开关控制信号VDC的电压与所述电源电压VDD的电压之间，所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的下限电压VL在所述地的电压与所述第二开关控制信号VDC的电压之间即可。

请参阅图2，图2示出了根据本公开实施例的开关电路的示意图。

在一种可能的实施方式中，如图2所示，所述开关电路200还可以包括电压产生模块300及信号产生模块400，其中，

所述电压产生模块300，用于接收第二偏置电流Ibais2、所述电源电压VDD及所述第二开关控制信号VDC，输出所述上限电压VH和所述下限电压VL；

所述信号产生模块400，连接于所述电压产生模块300，用于接收所述上限电压VH、所述下限电压VL、及差分的第一数字信号DIN及第二数字信号DINB，得到所述第零开关控制信号LDINB与所述第一开关控制信号LDIN。

本公开实施例通过电压产生模块300接收所述第二偏置电流Ibais2、所述电源电压VDD及所述第二开关控制信号VDC，输出所述上限电压VH和所述下限电压VL，通过信号产生模块400接收所述上限电压VH、所述下限电压VL、及差分的第一数字信号DIN及第二数字信号DINB，可以快速得到所述第零开关控制信号LDINB与所述第一开关控制信号LDIN。

本公开实施例对第一偏置电流Ibais1、第二偏置电流Ibais2的大小不做限定，二者可以相同，也可以不同，对此，本领域技术人员可以根据实际情况及需要设定，并且，本公开实施例虽然示例性的给出通过第一偏置电流源100产生第一偏置电流Ibais1、第二偏置电流Ibais2，但是不应视为是对本公开实施例的限定，在其他的实施例中，也可以另外设置第二偏置电流源产生第二偏置电流Ibais2。

当然，本公开实施例对电压产生模块300、信号产生模块400的具体实现方式不做限定，本领域技术人员可以根据实际情况及需要采用合适的方式实现，下面进行示例性介绍。

请参阅图3，图3示出了根据本公开实施例的电压产生模块的示意图。

在一种可能的实施方式中，如图3所示，所述电压产生模块300可以包括第零电阻R0、第一电阻R1、第零电压产生晶体管MP0、第一电压产生晶体管MBN1、第二电压产生晶体管MBN2、第三电压产生晶体管MBP3、第四电压产生晶体管MN4、第零运算放大器Amp0、第一运算放大器Amp1，其中，

所述第零电阻R0的第一端、所述第三电压产生晶体管MBP3的源极用于接收所述电源电压VDD，所述第零电阻R0的第二端连接于所述第零电压产生晶体管MP0的源极、所述第零运算放大器Amp0的正向输入端，

所述第零电压产生晶体管MP0的栅极用于接收所述第二开关控制信号VDC，所述第零电压产生晶体管MP0的漏极连接于所述第二电压产生晶体管MBN2的漏极，

所述第一电压产生晶体管MBN1的漏极、栅极及所述第二电压产生晶体管MBN2的栅极用于接收所述第二偏置电流Ibais2，所述第一电压产生晶体管MBN1的源极、所述第二电压产生晶体管MBN2的源极、所述第一电阻R1的第二端接地，

所述第零运算放大器Amp0的输出端连接于负向输入端，所述第零运算放大器Amp0的输出端用于输出所述上限电压VH，

所述第三电压产生晶体管MBP3的漏极连接于所述第四电压产生晶体管MN4的漏极，

所述第四电压产生晶体管MN4的栅极用于接收所述第二开关控制信号VDC，所述第四电压产生晶体管MN4的源极连接于所述第一电阻R1的第一端、所述第一运算放大器Amp1的正向输入端，

所述第一运算放大器Amp1的输出端连接于负向输入端，所述第一运算放大器Amp1的输出端用于输出所述下限电压VL，

所述第三电压产生晶体管MBP3的栅极用于接收驱动信号，该驱动信号可以为参考电压经过运算放大器后产生的驱动信号VBP，当然，对于第三电压产生晶体管MBP3的驱动信号产生的具体方式本公开实施例不做限定，本领域技术人员可以根据实际情况及需要采用其他方式产生第三电压产生晶体管MBP3的驱动信号，其大小可以根据实际情况及需要设定。

在一个示例中，如图3所示，上限电压VH通过第零电压产生晶体管MP0的源极端电压VHS经过第零运算放大器Amp0产生，第零运算放大器Amp0被设置为单位增益的缓冲器（BUFFER），第零电压产生晶体管MP0的栅极接入固定的第二开关控制信号VDC，第零电压产生晶体管MP0的源极端电压VHS与电源电压VDD之间具有第零电阻R0，因此，第零电压产生晶体管MP0的源极端电压VHS高于第二开关控制信号VDC的电压，但低于电源电压VDD，单位增益的缓冲器即第零运算放大器Amp0输出上限电压VH等于第零电压产生晶体管MP0的源极端电压VHS，也即上限电压VH在第二开关控制信号VDC的电压与电源电压VDD信号之间。

在一个示例中，如图3所示，下限电压VL通过第四电压产生晶体管MN4的源极端电压VLS经过第一运算放大器Amp1产生，第一运算放大器Amp1被设置为单位增益的缓冲器（BUFFER），第四电压产生晶体管MN4的栅极接入固定的第二开关控制信号VDC，第四电压产生晶体管MN4的源极端电压VLS与地电压之间具有第一电阻R1，因此，第四电压产生晶体管MN4的源极端电压VLS高于电源电压VDD，但低于第二开关控制信号VDC的电压，单位增益的缓冲器即第一运算放大器Amp1输出下限电压VL等于第四电压产生晶体管MN4的源极端电压VLS，也即下限电压VL在低电压与第二开关控制信号VDC的电压之间。

本公开实施例通过以上方式可以方便快速的产生上限电压VH、下限电压VL，以对第零开关控制信号LDINB、第一开关控制信号LDIN的电压进行限制，使得第零开关控制信号LDINB、第一开关控制信号LDIN的低电平（下限电压VL）在低电压与第二开关控制信号VDC的电压之间，使得所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的高电平（上限电压VH）在所述第二开关控制信号VDC的电压与所述电源电压VDD的电压之间。

请参阅图4，图4示出了根据本公开实施例的信号产生模块的示意图。

在一种可能的实施方式中，如图4所示，所述信号产生模块400可以包括第一反相器410、第二反相器420，其中，

所述第一反相器410及所述第二反相器420均连接于所述电压产生模块300，用于接收所述上限电压VH、所述下限电压VL，

所述第一反相器410的输入端用于接收所述第一数字信号DIN，所述第一反相器410的输出端用于输出所述第零开关控制信号LDINB，

所述第二反相器420的输入端用于接收所述第二数字信号DINB，所述第二反相器420的输出端用于输出所述第一开关控制信号LDIN。

本公开实施例通过以上信号产生模块400，可以快速根据第一数字信号DIN、第二数字信号DINB得到第零开关控制信号LDINB、第一开关控制信号LDIN，且使得第零开关控制信号LDINB、第一开关控制信号LDIN的下限电压VL在低电压与第二开关控制信号VDC的电压之间，使得所述第零开关控制信号LDINB与所述第一开关控制信号LDIN的高电平上限电压VH在所述第二开关控制信号VDC的电压与所述电源电压VDD的电压之间。

在一种可能的实施方式中，如图4所示，所述第一反相器410及所述第二反相器420均包括第一反相晶体管Pv1、第二反相晶体管Pv2，其中，

所述第一反相晶体管Pv1的源极用于接收所述上限电压VH，

所述第一反相晶体管Pv1的栅极连接于所述第二反相晶体管Pv2的栅极，用于接收数字信号，

所述第一反相晶体管Pv1的漏极连接于所述第二反相晶体管Pv2的漏极，用于输出开关控制信号，

所述第二反相晶体管Pv2的源极用于接收所述下限电压VL。

当然，本公开实施例对反相器的具体实现方式不做限定，以上介绍是示例性的，本领域技术人员也可以根据实际情况及需要采用其他的反相器。

请参阅图5，图5示出了根据本公开实施例的信号变换示意图。

在一个示例中，如图5所示，第一数字信号DIN、第二数字信号DINB为差分输入数字信号，如前所述，第零开关控制信号LDINB为第一数字信号DIN经过第一反相器410产生，第一开关控制信号LDIN为第二数字信号DINB经过第二反相器420产生，第一反相器410、第二反相器420的电源为上限电压VH、低为下限电压VL，因此产生的第零开关控制信号LDINB、第一开关控制信号LDIN的高低电平不再是电源电压VDD、低电压，而是上限电压VH、下限电压VL，并且，VDC<VH<VDD，0<VL<VDC。

在一个示例中，如图5所示，当第一数字信号DIN由电源电压VDD切换到地电压（0）、或第二数字信号DINB由地电压切换到电源电压VDD时，第零开关控制信号LDINB由上限电压VH切换到下限电压VL，第一开关控制信号LDIN由下限电压VL切换到上限电压VH。

请参阅图6，图6示出了根据本公开实施例的数模转换器的示意图。

在一个示例中，如图6所示，数模转换器可以包括第一偏置电流源100、开关电路200及电流电压转换器500，其中，在一种可能的实施方式中，如图6所示，所述第一偏置电流源100可以包括第三运算放大器Amp3、第一偏置晶体管Pp1、第二偏置晶体管Pp2、第三偏置晶体管Pp3、第四偏置晶体管Pp4、第一偏置电阻Rp1，其中，

所述第三运算放大器Amp3的正向输入端用于接收参考电压VREF，所述第三运算放大器Amp3的输出端连接于第一偏置晶体管Pp1的栅极、所述第二偏置晶体管Pp2的栅极，所述第三运算放大器Amp3的输出端用于输出第一驱动信号VBP，

所述第一偏置晶体管Pp1的源极、所述第二偏置晶体管Pp2的源极用于接收所述电源电压VDD，所述第一偏置晶体管Pp1的漏极连接于所述第三偏置晶体管Pp3的源极，所述第二偏置晶体管Pp2的漏极连接于所述第四偏置晶体管Pp4的源极，所述第四偏置晶体管Pp4的漏极用于输出所述第一偏置电流Ibais1和/或第二偏置电流Ibais2，

所述第三偏置晶体管Pp3的栅极及所述第四偏置晶体管Pp4的栅极用于接收第二驱动信号VBPC，所述第二驱动信号VBPC与所述第一驱动信号VBP为差分信号，

所述第三偏置晶体管Pp3的漏极连接于所述第三运算放大器Amp3的负向输入端及所述第一偏置电阻Rp1的第一端，所述第一偏置电阻Rp1的第二端接地。

应该明白的是，第一偏置电流源100中，串联的第二偏置晶体管Pp2、第四偏置晶体管Pp4可以视为偏置电流输出单元，本公开实施例可以设置多组并联的偏置电流输出单元，每个偏置电流输出单元均包括串联的第二偏置晶体管Pp2、第四偏置晶体管Pp4，通过选择合适的第二偏置晶体管Pp2、第四偏置晶体管Pp4，各个偏置电流输出单元可以输出相同的或不同的偏置电流，例如可以新增一个偏置电流输出单元输出第二偏置电流Ibais2。

在一种可能的实施方式中，所述第零开关晶体管M0、所述第一开关晶体管M1、所述第二开关晶体管M2、所述第零电压产生晶体管MP0、所述第三电压产生晶体管MBP3均为PMOS晶体管，所述第一电压产生晶体管MBN1、所述第二电压产生晶体管MBN2、所述第四电压产生晶体管MN4均为NMOS晶体管。

在一个示例中，如图6所示，电流电压转换器500可以包括转换电阻Rp2、第四运算放大器Amp4，其中，转换电阻Rp2的第一端连接于所述开关电路200的输出端、及所述第四运算放大器Amp4的正向输入端，所述转换电阻Rp2的第二端接地，所述第四运算放大器Amp4的负向输入端连接于所述第四运算放大器Amp4的输出端，述第四运算放大器Amp4的输出端用于输出转换后电压信号DACOUT。

在一个示例中，如图6所示，开关电路200接收数字信号DIN，应理解，数字信号DIN可以包括N位，其中，N位整数。

在该示例中，前述的负载RL可以为转换电阻Rp2。

根据本公开的一方面，提供了一种数模转换器，其特征在于，所述数模转换器包括：

所述的开关电路200。

根据本公开的一方面，提供了一种芯片，包括所述的数模转换器。

根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的芯片。

示例性的，电子设备可以为终端后服务器，在一个示例中，终端又称之为用户设备(User Equipment，UE)、移动台(Mobile Station，MS)、移动终端(Mobile Terminal，MT)等，是一种向用户提供语音和/或数据连通性的设备，例如，具有无线连接功能的手持式设备、车载设备等。目前，一些终端的举例为：手机(Mobile Phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(Mobile Internetdevice，MID)、可穿戴设备，虚拟现实(VirtualReality，VR)设备、增强现实(Augmentedreality，AR)设备、工业控制(IndustrialControl)中的无线终端、无人驾驶 (Selfdriving)中的无线终端、远程手术(Remotemedical Surgery)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、车联网中的无线终端等。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (11)

1.一种开关电路，其特征在于，所述开关电路连接于第一偏置电流源，以接收所述第一偏置电流源根据电源电压产生的第一偏置电流，所述开关电路包括第零开关晶体管、第一开关晶体管、第二开关晶体管，其中，

所述第零开关晶体管的源极、漏极及所述第一开关晶体管的源极、所述第二开关晶体管的源极通过第一公共节点接收所述第一偏置电流，所述第一开关晶体管的漏极接地，所述第二开关晶体管的漏极与负载的第一端连接于第二公共节点，所述负载的第二端接地，所述第二公共节点用于产生输出电压，

所述第零开关晶体管的栅极用于接收第零开关控制信号，所述第一开关晶体管的栅极用于接收第一开关控制信号，所述第二开关晶体管的栅极用于接收第二开关控制信号，所述第零开关控制信号与所述第一开关控制信号为与输入数字信号相关的一对差分信号，所述第零开关控制信号与所述第一开关控制信号的上限电压在所述第二开关控制信号的电压与所述电源电压的电压之间，所述第零开关控制信号与所述第一开关控制信号的下限电压在所述地的电压与所述第二开关控制信号的电压之间。

2.根据权利要求1所述的开关电路，其特征在于，所述开关电路还包括电压产生模块及信号产生模块，其中，

所述电压产生模块，用于接收第二偏置电流、所述电源电压及所述第二开关控制信号，输出所述上限电压和所述下限电压；

所述信号产生模块，连接于所述电压产生模块，用于接收所述上限电压、所述下限电压、及差分的第一数字信号及第二数字信号，得到所述第零开关控制信号与所述第一开关控制信号。

3.根据权利要求2所述的开关电路，其特征在于，所述电压产生模块包括第零电阻、第一电阻、第零电压产生晶体管、第一电压产生晶体管、第二电压产生晶体管、第三电压产生晶体管、第四电压产生晶体管、第零运算放大器、第一运算放大器，其中，

所述第零电阻的第一端、所述第三电压产生晶体管的源极用于接收所述电源电压，所述第零电阻的第二端连接于所述第零电压产生晶体管的源极、所述第零运算放大器的正向输入端，

所述第零电压产生晶体管的栅极用于接收所述第二开关控制信号，所述第零电压产生晶体管的漏极连接于所述第二电压产生晶体管的漏极，

所述第一电压产生晶体管的漏极、栅极及所述第二电压产生晶体管的栅极用于接收第二偏置电流，所述第一电压产生晶体管的源极、所述第二电压产生晶体管的源极、所述第一电阻的第二端接地，

所述第零运算放大器的输出端连接于负向输入端，所述第零运算放大器的输出端用于输出所述上限电压，

所述第三电压产生晶体管的漏极连接于所述第四电压产生晶体管的漏极，

所述第四电压产生晶体管的栅极用于接收所述第二开关控制信号，所述第四电压产生晶体管的源极连接于所述第一电阻的第一端、所述第一运算放大器的正向输入端，

所述第一运算放大器的输出端连接于负向输入端，所述第一运算放大器的输出端用于输出所述下限电压。

4.根据权利要求2或3所述的开关电路，其特征在于，所述信号产生模块包括第一反相器、第二反相器，其中，

所述第一反相器及所述第二反相器均连接于所述电压产生模块，用于接收所述上限电压、所述下限电压，

所述第一反相器的输入端用于接收所述第一数字信号，所述第一反相器的输出端用于输出所述第零开关控制信号，

所述第二反相器的输入端用于接收所述第二数字信号，所述第二反相器的输出端用于输出所述第一开关控制信号。

5.根据权利要求4所述的开关电路，其特征在于，所述第一反相器及所述第二反相器均包括第一反相晶体管、第二反相晶体管，其中，

所述第一反相晶体管的源极用于接收所述上限电压，

所述第一反相晶体管的栅极连接于所述第二反相晶体管的栅极，用于接收数字信号，

所述第一反相晶体管的漏极连接于所述第二反相晶体管的漏极，用于输出开关控制信号，

所述第二反相晶体管的源极用于接收所述下限电压。

6.根据权利要求1所述的开关电路，其特征在于，所述第一偏置电流源包括第三运算放大器、第一偏置晶体管、第二偏置晶体管、第三偏置晶体管、第四偏置晶体管、第一偏置电阻，其中，

所述第三运算放大器的正向输入端用于接收参考电压，所述第三运算放大器的输出端连接于第一偏置晶体管的栅极、所述第二偏置晶体管的栅极，所述第三运算放大器的输出端用于输出第一驱动信号，

所述第一偏置晶体管的源极、所述第二偏置晶体管的源极用于接收所述电源电压，所述第一偏置晶体管的漏极连接于所述第三偏置晶体管的源极，所述第二偏置晶体管的漏极连接于所述第四偏置晶体管的源极，所述第四偏置晶体管的漏极用于输出所述第一偏置电流，

所述第三偏置晶体管的栅极及所述第四偏置晶体管的栅极用于接收第二驱动信号，所述第二驱动信号与所述第一驱动信号为差分信号，

所述第三偏置晶体管的漏极连接于所述第三运算放大器的负向输入端及所述第一偏置电阻的第一端，所述第一偏置电阻的第二端接地。

7.根据权利要求3所述的开关电路，其特征在于，所述第零开关晶体管、所述第一开关晶体管、所述第二开关晶体管、所述第零电压产生晶体管、所述第三电压产生晶体管均为PMOS晶体管，所述第一电压产生晶体管、所述第二电压产生晶体管、所述第四电压产生晶体管均为NMOS晶体管。

8.根据权利要求1所述的开关电路，其特征在于，所述第一开关晶体管的长度为所述第零开关晶体管的长度的1~2倍。

9.一种数模转换器，其特征在于，所述数模转换器包括：

如权利要求1~8任一项所述的开关电路。

10.一种芯片，其特征在于，包括如权利要求9所述的数模转换器。

11.一种电子设备，其特征在于，所述电子设备包括如权利要求10所述的芯片。

Images