JP5042077B2

JP5042077B2 - 表示装置

Info

Publication number: JP5042077B2
Application number: JP2008062257A
Authority: JP
Inventors: 博之三宅; 敦司梅崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2007-04-06
Filing date: 2008-03-12
Publication date: 2012-10-03
Anticipated expiration: 2028-03-12
Also published as: EP1978502A2; JP5425273B2; US20080246716A1; JP2008276188A; JP2012252342A; KR101467827B1; EP1978502A3; KR20080090978A; US8164555B2

Description

本発明は薄膜トランジスタを用いた表示装置に関する。

安価なガラス基板を用いて形成される表示装置は、解像度が高くなるにつれて、実装に用いられる画素部周辺の領域（額縁領域）の基板に占める割合が増大し、小型化が妨げられる傾向がある。そのため、単結晶の半導体基板を用いて形成された駆動回路をガラス基板に実装する方式には限界があると考えられており、駆動回路を画素部と同じガラス基板上に一体形成する技術、所謂システムオンパネル化が重要視されている。システムオンパネルの実現により、駆動回路と画素部とを接続するためのピン数を削減し、半導体基板の駆動回路をガラス基板に実装する際に問題となっていた、駆動回路と画素部の接続不良に起因する歩留まりの低下、ピンを用いた接続箇所における機械的強度の低さなどを、回避することが可能となる。さらに表示装置の小型化のみならず、組立工程や検査工程の削減によるコストダウンも、システムオンパネルの実現により可能になる。

上記表示装置が有する駆動回路の代表的なものとして、走査線駆動回路と信号線駆動回路とがある。走査線駆動回路により、複数の画素が１ラインごと、場合によっては複数ラインごとに選択される。そして信号線駆動回路により、該選択されたラインが有する画素へのビデオ信号の入力が制御される。

信号線駆動回路と走査線駆動回路のうち、走査線駆動回路は信号線駆動回路に比べると駆動周波数を低く抑えることができるため、比較的ガラス基板上に形成しやすいと言える。下記の非特許文献１には、アモルファスの半導体を用いたトランジスタで、走査線駆動回路と画素部とをガラス基板上に形成する技術について記載されている。
ＹｏｎｇＳｏｏｎＬｅｅ、外６名、ＳＩＤ０６ＤＩＧＥＳＴ、１６．２（ｐ．１０８３−ｐ．１０８６）（２００６）

ところで、アモルファス半導体または多結晶半導体を用いた薄膜トランジスタ（ＴＦＴ）は、電流の供給能力が単結晶のトランジスタに比べて低い。そのため、駆動回路に用いられるＴＦＴのオン電流を高くするために、酸化珪素よりも誘電率の高い窒化珪素膜、窒化酸化珪素膜などの絶縁膜を、該ＴＦＴのゲート絶縁膜として採用することがある。

しかし、窒素を含むゲート絶縁膜を用いた薄膜トランジスタは、ゲートに印加される電圧の絶対値が大きいほど、またオンの状態の時間（駆動時間）が長いほど、その閾値電圧が大きくシフトしやすい。これはゲートに電圧が印加されると、ゲート絶縁膜に電荷がトラップされるためである。特にアモルファス半導体を用いた薄膜トランジスタの場合、窒素を含む絶縁膜をゲート絶縁膜に用いる場合が多いため、電荷のトラップによる閾値電圧のシフトは大きな問題である。

図２１（Ａ）に、走査線駆動回路に用いられる、走査線への電圧の入力を制御するための出力回路の一般的な構成を示す。図２１（Ａ）に示す出力回路は、直列に接続されたｎ型のトランジスタ３００１及びｎ型のトランジスタ３００２を有する。そしてトランジスタ３００１のソースとドレインのいずれか一方にはクロック信号ＣＬＫの電圧が与えられ、トランジスタ３００２のソースには電源電圧ＶＳＳが与えられる。トランジスタ３００１のゲートには電圧Ｖｉｎ１が、またトランジスタ３００２のゲートには電圧Ｖｉｎ２が与えられる。また、トランジスタ３００１のソースとドレインの他方とトランジスタ３００２のドレインとが接続されているノードの電圧Ｖｏｕｔは、走査線に与えられる。

図２１（Ａ）に示した出力回路において、入力される電圧及び出力される電圧のタイミングチャートを、図２１（Ｂ）に示す。図２１（Ｂ）に示すように、クロック信号ＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ１はハイレベルとなる。Ｖｉｎ１がハイレベルになるとトランジスタ３００１はオンになり、それ以外のＶｉｎ１がローレベルのときトランジスタ３００１はオフになる。

一方、クロック信号ＣＬＫが有するハイレベルのパルスの一つが出現する期間と、その前後においてのみ、電圧Ｖｉｎ２はローレベルとなる。Ｖｉｎ２がローレベルになるとトランジスタ３００２はオフになり、それ以外のＶｉｎ２がハイレベルのときトランジスタ３００２はオンになる。

トランジスタ３００１がオン、トランジスタ３００２がオフの期間において、クロック信号ＣＬＫが有するハイレベルのパルスがサンプリングされ、電圧Ｖｏｕｔとして出力される。そしてサンプリングされたパルスにより、走査線の選択が行われる。

上記構成を有する出力回路では、走査線が選択されていない期間においてトランジスタ３００２はオンの状態を維持している。しかるに走査線が選択されていない期間は、走査線が選択されている期間に比べて圧倒的に長い。そのため、トランジスタ３００２は、トランジスタ３００１に比べて駆動時間が長く、ゲート絶縁膜における電荷のトラップによりその閾値電圧がシフトしやすい。そして、閾値電圧が大きくシフトするとトランジスタ３００２は正常に動作しなくなるため、ゲート絶縁膜における電荷のトラップは走査線駆動回路の寿命を縮める一因となっている。

本発明は上記問題に鑑み、ＴＦＴの閾値電圧がシフトしても、駆動回路の高い信頼性を確保することができる表示装置の提供を課題とする。

本発明者らは、トランジスタのゲートに正の電圧を印加し続けると、該トランジスタの閾値電圧が正の方向にシフトし、逆に負の電圧を印加し続けると、該トランジスタの閾値電圧が負の方向にシフトすることに着目した。そして、出力回路のトランジスタの閾値電圧がシフトしても、逆の極性を有する電圧をゲートに印加することで、閾値電圧を逆の方向にシフトさせて補正する表示装置を発案した。

本発明の表示装置は、出力回路が有するトランジスタのゲートに、該トランジスタのソースの電位を基準として、順方向バイアスの電圧または逆方向バイアスの電圧を与えることができる電源制御回路と、出力回路が有するトランジスタの閾値電圧の変化量をモニターするためのモニター用トランジスタと、出力回路が有するトランジスタの閾値電圧を補正するべく、該トランジスタのゲートにソースの電位を基準として逆方向バイアスの電圧を与えるように電源制御回路を制御する閾値制御回路と、を有する。

モニター用トランジスタの閾値電圧は、出力回路が有するトランジスタの閾値電圧とほぼ同じであるとみなす。そして上記前提の下、取得されたモニター用トランジスタの閾値電圧から、出力回路が有するトランジスタの閾値電圧の変化量ΔＶｔｈを予測する。そして予測された変化量ΔＶｔｈから、閾値電圧をΔＶｔｈだけ逆方向に変化させるために必要な、逆方向バイアスの電圧をゲートに印加する時間ｔ’を算出する。そして算出された時間ｔ’だけ、トランジスタのゲートに逆方向バイアスの電圧が印加されるよう、閾値制御回路は電源制御回路を制御する。

閾値制御回路における逆方向バイアスの電圧を印加する時間ｔ’の算出は、逆方向バイアスの電圧を印加する時間に対する閾値電圧の変化量ΔＶｔｈの推移のデータを予めメモリに記憶しておき、該データを参照することで行うことができる。

なお、閾値電圧の補正は、画素部に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して行うこともできる。

なお、正確に出力回路のトランジスタの閾値電圧を補正するために、モニター用トランジスタの閾値電圧と、出力回路のトランジスタの閾値電圧とは、より近いことが望ましい。よって、モニター用トランジスタは、駆動回路のトランジスタと同様に薄膜トランジスタで形成する。

また正確に出力回路のトランジスタの閾値電圧を補正するために、モニター用トランジスタと出力回路のトランジスタとは、閾値電圧のシフトの大きさも揃っていることが望ましい。よって、画素部に画像を表示する期間において、順方向バイアスの電圧ＶＣＣを駆動回路のトランジスタのゲートのみならず、モニター用トランジスタのゲートにも印加できるようにする。また、閾値電圧を補正する期間において、逆方向バイアスの電圧ＶＥＥを出力回路のトランジスタのゲートのみならず、モニター用トランジスタのゲートにも印加できるようにする。そして、上記電圧ＶＣＣまたは電圧ＶＥＥ駆動回路のトランジスタのゲートに印加する期間の長さと、上記電圧ＶＣＣまたは電圧ＶＥＥをモニター用トランジスタのゲートに印加する期間の長さとを揃えるようにする。

そしてモニター用トランジスタにおける閾値電圧の取得は、いつでも行うことができる。すなわち、走査線駆動回路によって走査線が順に選択される期間に行うこともできるし、最後の走査線の選択が終了してから最初の走査線の選択が開始されるまでの帰線期間に行うこともできる。

また閾値電圧の補正は、画素部に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記補正を行うこともできる。

本発明では、出力回路に用いられるトランジスタの閾値電圧がシフトしても、該トランジスタのゲートに逆方向バイアスの電圧を印加することで、シフトした閾値電圧を元に戻すことができる。よって駆動回路、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により薄膜トランジスタの閾値電圧を補正し、表示装置の信頼性を高めることができる。

またモニター用トランジスタを用いることで、出力回路のトランジスタにおける閾値電圧の変化量を正確に把握することが出来る。よって、出力回路のトランジスタにおける閾値電圧の補正も、正確に行うことが出来る。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

（実施の形態１）
図１を用いて、本発明の表示装置の構成について説明する。図１（Ａ）は本発明の表示装置のブロック図である。本発明の表示装置は、閾値制御回路１０１と、電源制御回路１０２と、モニター回路１０３と、出力回路１０４と、を有している。図１（Ａ）に示す本発明の表示装置は、さらに出力回路１０４を有するシフトレジスタ１０５、シフトレジスタ１０５を有する走査線駆動回路１０６、画素部１０７が示されている。上記構成に加え、本発明の表示装置は、信号線駆動回路を有していても良い。

画素部１０７には複数の画素が設けられており、走査線駆動回路１０６によって該画素がラインごとに選択される。信号線駆動回路は、走査線駆動回路１０６によって選択されたラインの画素への、ビデオ信号の入力を制御する。

シフトレジスタ１０５は入力されたクロック信号ＣＬＫ、スタートパルス信号ＳＰを用いて、ラインの選択を行う。具体的にはスタートパルス信号ＳＰに従って出力回路１０４のスイッチングを制御することで、クロック信号ＣＬＫのパルスをサンプリングし、走査線に供給する。

画素において、ｎ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するハイレベルの電圧ＶＤＤが走査線に供給されると、該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。

逆に画素において、ｐ型のトランジスタがスイッチング素子として用いられている場合は、パルスが有するローレベルの電圧ＶＳＳが走査線に供給されると該トランジスタがオンになり、該走査線を有するラインの画素が選択の状態となる。またハイレベルの電圧ＶＤＤが走査線に供給されると該トランジスタがオフになり、該走査線を有するラインの画素は非選択の状態となる。

次に、画素においてｎ型のトランジスタがスイッチング素子として用いられている場合を例に挙げ、閾値制御回路１０１、電源制御回路１０２、モニター回路１０３、出力回路１０４、シフトレジスタ１０５の構成及びその動作について、図１（Ｂ）に示すブロック図を用いて説明する。

出力回路１０４は少なくとも２つのスイッチング素子を有する。具体的に図１（Ｂ）に示す出力回路１０４は、ｎ型のトランジスタ１０８と、ｎ型のトランジスタ１０９とをスイッチング素子として用いる。なお図１（Ｂ）ではトランジスタ１０８及びトランジスタ１０９が共にｎ型である場合を例示しているが、本発明はこの構成に限定されない。トランジスタ１０８及びトランジスタ１０９が共にｐ型であっても良い。

トランジスタ１０８とトランジスタ１０９は直列に接続されている。そして画素部１０７に画像を表示する期間では、トランジスタ１０８のソースまたはドレインのいずれか一方にクロック信号ＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ１０９のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ１０８によりクロック信号ＣＬＫのサンプリングが行われ、トランジスタ１０９により電圧ＶＳＳの走査線への供給が制御される。

電源制御回路１０２は、ハイレベルの電圧ＶＣＣと、ローレベルの電圧ＶＥＥのいずれかを、シフトレジスタ１０５と、モニター回路１０３とに与えることが出来る。閾値制御回路１０１は、電圧ＶＣＣと電圧ＶＥＥのどちらかを選択し、選択した電圧がシフトレジスタ１０５と、モニター回路１０３とに与えられるよう、電源制御回路１０２を制御する。

画素部１０７に画像を表示する期間では、閾値制御回路１０１は、電圧ＶＣＣがシフトレジスタ１０５に与えられるよう電源制御回路１０２を制御する。なお電圧ＶＣＣは電圧ＶＤＤよりも低いものとする。そしてトランジスタ１０９は、順方向バイアスの電圧である電圧ＶＣＣがゲートに与えられることで、オンになる。トランジスタ１０９がオンになると、走査線に電圧ＶＳＳが与えられ、画素のスイッチング素子として機能するトランジスタがオフになり、該走査線を有するラインの画素は非選択の状態になる。一方、画素部１０７に画像を表示する期間では、トランジスタ１０８は、電圧ＶＤＤがゲートに与えられるとオン、電圧ＶＳＳがゲートに与えられるとオフ、というようにスイッチングを行う。そしてトランジスタ１０８がオンの時はトランジスタ１０９をオフ、トランジスタ１０８がオフの時はトランジスタ１０９をオンとする。

また画素部１０７に画像を表示する期間では、閾値制御回路１０１は、電圧ＶＣＣがモニター回路１０３にも与えられるよう、電源制御回路１０２を制御する。そしてモニター用トランジスタ１１０は、順方向バイアスの電圧である電圧ＶＣＣがゲートに与えられることで、トランジスタ１０９とゲート電圧がほぼ等しい状態に保たれる。

なおトランジスタ１０９及びモニター用トランジスタ１１０は、そのゲートにハイレベルの電圧ＶＣＣが与えられる期間が長くなるほど、閾値電圧が正の方向によりシフトする。よって本発明の表示装置では、トランジスタ１０９及びモニター用トランジスタ１１０の閾値電圧を補正する期間を設ける。

トランジスタ１０９の閾値電圧を補正する期間では、閾値制御回路１０１は、電圧ＶＥＥがシフトレジスタ１０５及びモニター回路１０３に与えられるよう電源制御回路１０２を制御する。電圧ＶＥＥは電圧ＶＳＳよりも低いものとする。そしてトランジスタ１０９及びモニター用トランジスタ１１０は、逆方向バイアスの電圧である電圧ＶＥＥがゲートに与えられることで、閾値電圧が負の方向にシフトする。負の方向において閾値電圧をどの程度変化させるのかは、画像を表示する期間での正の方向におけるトランジスタ１０９の閾値電圧の変化量に従って決めればよい。

モニター用トランジスタ１１０の閾値電圧は、出力回路１０４のトランジスタ１０９の閾値電圧とほぼ同じであるとみなす。特に、モニター用トランジスタ１１０と出力回路１０４のトランジスタ１０９とを、同じ作製方法を用い、同じサイズで形成した場合、該二つのトランジスタの閾値電圧を極力近いものにすることができる。よって、正の方向におけるトランジスタ１０９の閾値電圧の変化量は、モニター用トランジスタ１１０の閾値電圧をモニターすることで予測することが出来る。モニター回路１０３は、トランジスタ１０９の閾値電圧を補正する期間において、モニター用トランジスタ１１０の閾値電圧を取得し、閾値制御回路１０１にその情報を送ることができる。

なお負の方向における閾値電圧の変化量は、トランジスタ１０９のゲートに逆方向バイアスの電圧ＶＥＥが与えられる時間で予測することが出来る。よって、閾値制御回路１０１では、モニター用トランジスタ１１０の閾値電圧と出力回路１０４のトランジスタ１０９の閾値電圧とが同じであるという前提の下、モニター用トランジスタ１１０の閾値電圧の変化量に従って、トランジスタ１０９のゲートに逆方向バイアスの電圧ＶＥＥを与える時間ｔ’を決めることが出来る。そして閾値制御回路１０１は、該時間ｔ’の間に、逆方向バイアスの電圧ＶＥＥがシフトレジスタ１０５及びモニター回路１０３に与えられるよう電源制御回路１０２を制御する。

閾値電圧の補正は、画素部１０７に画像を表示する期間以外であれば、いつでも行うことができる。例えば、表示装置の電源を投入した後、実際に画像を表示するまでの期間に行うこともできるし、画像を表示している途中でも適宜表示を一時中断して、上記補正を行うこともできる。

走査線が選択されていない期間は選択されている期間に比べて圧倒的に長いため、トランジスタ１０８の駆動時間よりもトランジスタ１０９の駆動時間の方が圧倒的に長くなり、その閾値電圧の変化量は大きくなる。しかし本発明では、トランジスタ１０９のゲートに逆方向バイアスの電圧を与えることで、その閾値電圧を補正することが出来る。よって走査線駆動回路１０６、延いては表示装置の信頼性を高めることができる。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成によりトランジスタ１０９の閾値電圧を補正し、表示装置の信頼性を高めることができる。

なおモニター用トランジスタ１１０は、ｎ型でもｐ型でもどちらでも良い。ただし、モニター用トランジスタ１１０において取得された閾値電圧は、トランジスタ１０９の閾値電圧に極力近いことが望ましいため、トランジスタ１０９とモニター用トランジスタ１１０の極性を同じにする。

本実施の形態では、ｎ型のトランジスタが画素のスイッチング素子として用いられている場合を例示して説明しているので、トランジスタ１０９の閾値電圧を補正する構成について説明した。逆に、ｐ型のトランジスタが画素のスイッチング素子として用いられている場合について考察する。この場合、トランジスタ１０８のソースまたはドレインのいずれか一方にクロック信号ＣＬＫの電圧が与えられ、他方は走査線に接続される。またトランジスタ１０９のソースには電圧ＶＤＤが与えられ、ドレインは走査線に接続される。従って、トランジスタ１０９により電圧ＶＤＤの走査線への供給が制御され、トランジスタ１０８によりクロック信号ＣＬＫのサンプリングが行われる。そして画素のトランジスタをオフにするには、出力回路１０４においてトランジスタ１０９をオンにして、ハイレベルの電圧ＶＤＤを走査線に与えなくてはならない。よって、トランジスタ１０９の方がトランジスタ１０８よりも圧倒的に駆動時間が長くなるため、トランジスタ１０９の閾値電圧を補正するべく、トランジスタ１０９のゲートにハイレベルの逆方向バイアスの電圧を与えるようにする。そしてこの場合も、モニター用トランジスタ１１０において取得された閾値電圧は、トランジスタ１０９の閾値電圧に極力近いことが望ましいため、トランジスタ１０９とモニター用トランジスタ１１０の極性を同じにする。

また本実施の形態では、トランジスタ１０８及びトランジスタ１０９が同じ極性を有する出力回路１０４の構成について説明しているが、本発明はこの構成に限定されない。トランジスタ１０８及びトランジスタ１０９が異なる極性を有していても良い。この場合、ｐ型ならソースに電圧ＶＤＤ、ｎ型ならソースに電圧ＶＳＳが与えられるのが望ましいので、トランジスタ１０８をｐ型、トランジスタ１０９をｎ型にすると良い。

また本実施の形態では、トランジスタ１０８、トランジスタ１０９、モニター用トランジスタ１１０が、それぞれゲートを１つ有するシングルゲート構造である場合について示したが、本発明はこの構成に限定されない。互いに電気的に接続された複数のゲートを有するマルチゲート構造のトランジスタであっても良い。ただし、出力回路内のトランジスタ１０８とトランジスタ１０９のうち、閾値電圧のシフトを抑えたい方のトランジスタ１０９と、モニター用トランジスタ１１０とは、閾値電圧及びそのシフトの加減が揃っていることが望ましい。よって、当該トランジスタ１０９とモニター用トランジスタ１１０とは、互いにゲートの数を揃えておくのが良い。

（実施の形態２）
本実施の形態では、本発明の表示装置が有する、閾値制御回路のより具体的な構成の一例について説明する。図２に示す閾値制御回路２００は、コントローラ２０１と、演算回路２０２と、計測回路２０３と、メモリ２０４とを有している。また図２では、電源制御回路２１０と、モニター回路２１１と、ＡＤ変換回路２１２とが図示されている。

シフトレジスタ２２０が有する出力回路２２１は、直列に接続されているトランジスタ２２３と、トランジスタ２２４とを有している。そして画素部に画像を表示する期間では、トランジスタ２２３のソースまたはドレインのいずれか一方にクロック信号ＣＬＫの電圧が与えられ、他方は走査線に接続されている。またトランジスタ２２４のソースには電圧ＶＳＳが与えられ、ドレインは走査線に接続されている。従って、トランジスタ２２３によりクロック信号ＣＬＫのサンプリングが行われ、トランジスタ２２４により電圧ＶＳＳの走査線への供給が制御される。

次に本実施の形態の、表示装置の動作について説明する。まず画素部に画像を表示する期間において、コントローラ２０１は、出力回路２２１及びモニター回路２１１に順方向バイアスの電圧（ここでは電圧ＶＣＣ）を与えるように、電源制御回路２１０を制御する。画像を表示する期間は、コントローラ２０１に入力される水平同期信号（Ｈｓｙｎｃ）と、垂直同期信号（Ｖｓｙｎｃ）によって判別することが可能である。電圧ＶＣＣがゲートに与えられると、トランジスタ２２４はオンになり、電圧ＶＳＳが走査線に与えられる。そして、時間の経過と共に、トランジスタ２２４の閾値電圧は、正の方向にシフトする。

一方、モニター回路２１１では、モニター回路２１１が有するモニター用トランジスタ２１３のゲートに、順方向バイアスの電圧ＶＣＣが与えられる。よって、モニター用トランジスタ２１３は、トランジスタ２２４とゲート電圧がほぼ同じ状態となる。そして、時間の経過と共に、モニター用トランジスタ２１３の閾値電圧は、トランジスタ２２４の閾値電圧と同様に正の方向にシフトする。

次に、トランジスタ２２４の閾値電圧を補正する期間において、コントローラ２０１は、出力回路２２１及びモニター回路２１１に逆方向バイアスの電圧（ここでは電圧ＶＥＥ）を与えるように、電源制御回路２１０を制御する。電圧ＶＥＥがゲートに与えられると、トランジスタ２２４はオフになり、時間の経過と共にその閾値電圧が負の方向にシフトする。またモニター回路２１１では、モニター回路２１１が有するモニター用トランジスタ２１３のゲートに、逆方向バイアスの電圧ＶＥＥが与えられる。よって閾値電圧を補正する期間においても、モニター用トランジスタ２１３は、トランジスタ２２４とゲート電圧がほぼ同じ状態となる。そして、時間の経過と共に、モニター用トランジスタ２１３の閾値電圧は、トランジスタ２２４の閾値電圧と同様に負の方向にシフトする。

逆方向バイアスの電圧ＶＥＥを出力回路２２１及びモニター回路２１１に与える時間ｔ’は、モニター用トランジスタ２１３の閾値電圧と、出力回路２２１のトランジスタ２２４の閾値電圧とが同じであるという前提の下、画像を表示する期間におけるモニター用トランジスタ２１３の閾値電圧の変化量を用いて算出する。

コントローラ２０１は、上述した逆方向バイアスの電圧を印加する時間ｔ’の計算を、メモリ２０４に記憶されたデータと、モニター用トランジスタ２１３の閾値電圧の変化量とを用いて行うよう、演算回路２０２を制御する。モニター用トランジスタ２１３の閾値電圧の変化量の情報は、モニター回路２１１から得ることが出来る。図２では、モニター回路２１１において、モニター用トランジスタ２１３の閾値電圧の変化量を情報として含む信号が生成され、該信号がＡＤ変換回路２１２においてデジタルに変換された後、コントローラ２０１に送られる。

メモリ２０４には、モニター用トランジスタ２１３の閾値電圧の変化量から、トランジスタ２２４の閾値電圧を補正するための時間ｔ’を一意的に算出するためのデータが記憶されている。図３は、逆方向バイアスの電圧をゲートに印加する時間ｔ’に対する、モニター用トランジスタ２１３の閾値電圧Ｖｔｈの変化を示すデータの一例である。図３に示すデータは、時間ｔ_ａのときに閾値電圧がＶｔｈ（ｔ_ａ）であり、時間ｔ_ｂのときに閾値電圧がＶｔｈ（０）であることを示している。よって図３に示すデータを用いることで、モニター用トランジスタ２１３の閾値電圧の変化量Ｖｔｈ（ｔ_ａ）−Ｖｔｈ（０）から、逆方向バイアスの電圧を印加する時間ｔ’＝ｔ_ｂ−ｔ_ａを一意的に算出することが出来る。

そしてコントローラ２０１は、演算回路２０２において算出された時間ｔ’＝ｔ_ｂ−ｔ_ａの間に、逆方向バイアスの電圧ＶＥＥを出力回路２２１に与えるように、電源制御回路２１０を制御する。なお時間の計測は、計測回路２０３を用いて行う。計測回路２０３は、カウンタなどの計数回路を用いて形成することが出来る。

なお本実施の形態では、メモリ２０４は不揮発性メモリを用いるのが望ましい。ただし、電源用の電圧をメモリ２０４に常に供給することでデータを保存することが出来るのであれば、揮発性メモリであっても良い。メモリ２０４として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることができる。

なお本実施の形態では、閾値電圧の値もしくは変化量が、時間ｔ’に対して連続的に変化するデータを用いているが、本発明はこの構成に限定されない。閾値電圧の値もしくは変化量が、時間ｔ’に対して断続的に変化するデータを用いていても良い。

本発明では、出力回路２２１内のトランジスタ２２４のゲートに、モニター用トランジスタの閾値電圧の変化量に見合った時間だけ、逆方向バイアスの電圧を印加し、その閾値電圧を補正する。そのため、ゲート絶縁膜において電荷がトラップされることで、当該トランジスタ２２４の閾値電圧Ｖｔｈがシフトしても、走査線駆動回路、延いては表示装置の高い信頼性を確保することが出来る。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを補正して表示装置の信頼性を高めることができる。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、モニター回路の具体的な構成について説明する。図４に示すように本発明のモニター回路３００は、モニター用トランジスタ３０１を有している。さらに本発明のモニター回路３００は、図４に示すように容量３０３、スイッチング素子ＳＷ１を有していても良い。

またモニター用トランジスタ３０１のドレイン（Ｄ）側には、電圧ＶＩＮ１の印加を制御することができるスイッチング素子ＳＷ２が設けられている。モニター用トランジスタ３０１のゲート（Ｇ）側には、電圧ＶＩＮ２の印加を制御することができるスイッチング素子ＳＷ３が設けられている。さらにモニター用トランジスタ３０１のゲートとドレインの接続を制御するスイッチング素子ＳＷ４が設けられている。なお、モニター用トランジスタ３０１のドレインとゲートへの電圧の印加は、モニター回路３００の内部のみならず、外部において制御することが可能である。よって、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３、スイッチング素子ＳＷ４はモニター回路３００の内部に設けられていても良いし、外部に設けられていても良い。図４ではスイッチング素子ＳＷ２、スイッチング素子ＳＷ３、スイッチング素子ＳＷ４を、モニター回路３００の外部に設けている例を示す。

モニター用トランジスタ３０１のソースにはローレベルの電圧ＶＳＳが与えられている。モニター用トランジスタ３０１のゲートの後段にはスイッチング素子ＳＷ１が設けられている。また容量３０３は、モニター用トランジスタ３０１のゲートとソース間の電圧（ゲート電圧）を保持するように設けられている。ただし容量３０３とモニター用トランジスタ３０１のゲートとの間には、スイッチング素子ＳＷ１が設けられている。

なお図４では図示していないが、モニター回路３００の出力側にインピーダンス変換器を設けるようにしても良い。インピーダンス変換器として、例えばボルテージフォロワを用いることができる。インピーダンス変換器は必ずしも設ける必要はないが、上記構成により、後段の回路のインピーダンスに起因する電位の降下を抑えることができる。

次に図５及び図６を用いて、図４で示したモニター回路３００の動作について説明する。まず画像を表示する期間では、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタとゲート電圧が同じになるように、モニター用トランジスタ３０１を駆動させる。具体的には図５（Ａ）に示すように、スイッチング素子ＳＷ２及びスイッチング素子ＳＷ３をオン、スイッチング素子ＳＷ４をオフにして、モニター用トランジスタ３０１のドレインにローレベルの電圧ＶＳＳを、ゲートに順方向バイアスの電圧ＶＣＣを印加する。上記構成により、モニター用トランジスタ３０１のゲート電圧Ｖｇｓは電圧ＶＣＣ−電圧ＶＳＳとなる。上記構成により、出力回路内の上記トランジスタと、モニター用トランジスタ３０１とで、閾値電圧のシフトの値を揃えることができる。

なお、上記画像を表示する期間では、スイッチング素子ＳＷ１はオフとする。

次に閾値電圧の取得時における、第１の期間の動作について図５（Ｂ）を用いて説明する。上記第１の期間では、モニター用トランジスタ３０１のドレイン及びゲートに、電圧ＶＣＣよりも高い電圧ＶＤＤを印加する。具体的には、スイッチング素子ＳＷ２とスイッチング素子ＳＷ３のいずれか一方をオンにし、スイッチング素子ＳＷ４をオンにするか、もしくはスイッチング素子ＳＷ２とスイッチング素子ＳＷ３を共にオンにし、スイッチング素子ＳＷ４をオンまたはオフにすることで、モニター用トランジスタ３０１のドレイン及びゲートに電圧ＶＤＤを印加する。上記構成により、モニター用トランジスタ３０１のゲート電圧Ｖｇｓは電圧ＶＤＤ−電圧ＶＳＳとなる。そしてモニター用トランジスタ３０１はオンになり、ドレイン電流Ｉｄが流れる。

なお、上記第１の期間では、スイッチング素子ＳＷ１はオフとする。またモニター用トランジスタ３０１がｐ型の場合、第１の期間において、モニター用トランジスタ３０１のドレイン及びゲートには、順方向バイアスの電圧よりもさらに低い電圧を印加するようにする。

次に閾値電圧の取得時における、第２の期間の動作について図６（Ａ）を用いて説明する。上記第２の期間では、モニター用トランジスタ３０１のドレイン及びゲートをフローティング（浮遊状態）にする。具体的には、スイッチング素子ＳＷ２及びスイッチング素子ＳＷ３をオフ、スイッチング素子ＳＷ４をオンにする。すると、ドレイン電流が流れると共に、モニター用トランジスタ３０１のゲート電圧Ｖｇｓが、閾値電圧Ｖｔｈに近づいていく。そして最終的にはドレイン電流が０となり、ゲート電圧Ｖｇｓは閾値電圧Ｖｔｈと等しくなる。

また上記第２の期間では、スイッチング素子ＳＷ１はオンにする。よって容量３０３には、モニター用トランジスタ３０１のゲート電圧Ｖｇｓ、すなわち閾値電圧Ｖｔｈが保持される。そして該閾値電圧Ｖｔｈは、閾値制御回路へ送られる。なお、モニター回路３００と閾値制御回路の間にＡＤ変換回路が設けられている場合、閾値電圧Ｖｔｈはデジタルの信号に変換されてから閾値制御回路へ送られる。

次に、閾値電圧を補正する期間におけるモニター回路３００の動作について、図６（Ｂ）を用いて説明する。閾値電圧を補正する期間においても、画像を表示する期間と同様に、出力回路内のトランジスタのうち、閾値電圧のシフトを抑えたい方のトランジスタとゲート電圧が同じになるように、モニター用トランジスタ３０１を駆動させる。具体的には図６（Ｂ）に示すように、スイッチング素子ＳＷ２及びスイッチング素子ＳＷ３をオン、スイッチング素子ＳＷ４をオフにして、モニター用トランジスタ３０１のドレインにローレベルの電圧ＶＳＳを、ゲートに逆方向バイアスの電圧ＶＥＥを印加する。上記構成により、モニター用トランジスタ３０１のゲート電圧Ｖｇｓは電圧ＶＥＥ−電圧ＶＳＳとなる。上記構成により、出力回路内の上記トランジスタと、モニター用トランジスタ３０１とで、閾値電圧のシフトを同様に補正することができる。

なお、上記閾値電圧を補正する期間では、スイッチング素子ＳＷ１はオフとする。

本発明では、出力回路のトランジスタのゲートに、モニター用トランジスタ３０１の閾値電圧の変化量に見合った時間だけ、逆方向バイアスの電圧を印加し、その閾値電圧を補正する。そのため、ゲート絶縁膜において電荷がトラップされることで、出力回路のトランジスタの閾値電圧Ｖｔｈがシフトしても、走査線駆動回路、延いては表示装置の高い信頼性を確保することが出来る。特にアモルファス半導体膜を用いた薄膜トランジスタでは、オン電流を確保するために、ゲート絶縁膜に誘電率が酸化珪素より高い窒化珪素または窒化酸化珪素を用いる場合が多い。誘電率が高い窒化珪素または窒化酸化珪素を用いると電荷がトラップされやすく、そのことが閾値電圧のシフトにつながっていたが、本発明の構成により閾値電圧のシフトを補正して表示装置の信頼性を高めることができる。

（実施の形態４）
本実施の形態では、本発明の半導体装置が有する走査線駆動回路の、より詳しい構成とその動作について説明する。

図７（Ａ）に、本実施の形態の走査線駆動回路の構成を示す。図７（Ａ）に示す走査線駆動回路は、複数のパルス出力回路９００を有している。パルス出力回路９００にはクロック信号ＣＬＫ、該クロック信号ＣＬＫと周期が半分ずれているクロック信号ＣＬＫｂ、スタートパルス信号ＳＰ、走査方向切替信号Ｌ／Ｒ、該走査方向切替信号Ｌ／Ｒの電圧を反転させた走査方向切替信号Ｌ／Ｒｂが入力されている。複数のパルス出力回路９００は、上記信号の入力により、対応する走査線Ｇ１〜Ｇｙに順にパルスを出力する。

図８に、パルス出力回路９００の具体的な回路図の一例を示す。なお、図８に示したパルス出力回路における信号の入出力を明確にするために、図７（Ａ）に示したパルス出力回路９００の端子に１から５まで番号を付したものを、図７（Ｂ）に示す。図７（Ｂ）に示すパルス出力回路９００の１〜５の端子は、図８に示したパルス出力回路の１〜５の端子に対応するものとする。

図８に示すパルス出力回路は、走査方向切替回路９１０と、第１の振幅補償回路９２０と、第２の振幅補償回路９３０と、出力回路９４０と、スイッチング素子９５２とを有している。走査方向切替回路９１０は、走査方向切替信号Ｌ／Ｒ及び走査方向切替信号Ｌ／Ｒｂに従って、走査線の選択の順序を切り替えることができる。第１の振幅補償回路９２０及び第２の振幅補償回路９３０は、スタートパルス信号ＳＰまたは前段のパルス出力回路から出力されるパルスと、後段のパルス出力回路から出力されるパルスとに従って、出力回路９４０のスイッチングを制御する。出力回路９４０は、クロック信号ＣＬＫまたはクロック信号ＣＬＫｂのパルスをサンプリングし、前段のパルス出力回路または走査線Ｇｊ（ｊ＝１〜ｙ）に出力する。スイッチング素子９５２は、出力回路９４０への順方向バイアスの電圧または逆方向バイアスの電圧の供給を制御する。

具体的に走査方向切替回路９１０は、トランジスタ９１１〜９１４を有する。第１の振幅補償回路９２０は、トランジスタ９２１、９２２を有する。第２の振幅補償回路９３０は、トランジスタ９３１、９３２を有する。出力回路９４０は、トランジスタ９４１、９４２を有する。なお図８では、スイッチング素子９５２がトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５２がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。

そしてトランジスタ９１１のゲートは端子４に接続されている。またトランジスタ９１１のソースとドレインは、一方が端子２に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１２のゲートは端子５に接続されている。またトランジスタ９１２のソースとドレインは、一方が端子３に、他方がトランジスタ９２１のゲート及びトランジスタ９３２のゲートに接続されている。トランジスタ９１３のゲートは端子５に接続されている。またトランジスタ９１３のソースとドレインは、一方が端子２に、他方がトランジスタ９３１のゲートに接続されている。トランジスタ９１４のゲートは端子４に接続されている。またトランジスタ９１４のソースとドレインは、一方が端子３に、他方がトランジスタ９３１のゲートに接続されている。

トランジスタ９２１のソースとドレインは、一方に電圧ＶＤＤまたは電圧ＶＳＳが与えられ、他方はトランジスタ９４１のゲートに接続されている。トランジスタ９２２のゲートはトランジスタ９４２のゲートに接続されている。またトランジスタ９２２のソースとドレインは、一方がトランジスタ９４１のゲートに接続され、他方には電圧ＶＳＳが与えられている。

トランジスタ９３１のソースとドレインは、一方には電圧ＶＣＣまたは電圧ＶＥＥが与えられ、他方はトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されている。トランジスタ９３２のソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続され、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。

トランジスタ９４１のソースとドレインは、一方が端子１に、他方が走査線Ｇｊに接続されている。トランジスタ９４２のソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。

またスイッチング素子９５２のトランジスタのゲートには電圧ＶＳＳが与えられている。また、スイッチング素子９５２のトランジスタのソースとドレインは、一方がトランジスタ９２２のゲート及びトランジスタ９４２のゲートに接続されており、他方には電圧ＶＳＳまたは電圧ＶＥＥが与えられている。

図９に、画素部に画像を表示する期間における、図８に示すパルス出力回路９００の、端子１〜５及び走査線Ｇｊの電圧のタイミングチャートを示す。またトランジスタ９４１のゲートに入力される電圧ＩＮ１と、トランジスタ９４２のゲートに入力される電圧ＩＮ２のタイミングチャートも、併せて図９に示す。

まず画像を表示する期間では、図９に示すように、端子４に入力される走査方向切替信号Ｌ／Ｒの電圧がハイレベル、端子５に入力される走査方向切替信号Ｌ／Ｒｂの電圧がローレベルである場合を示している。よって、トランジスタ９１１及びトランジスタ９１４はオン、トランジスタ９１２及びトランジスタ９１３はオフである。逆に走査方向切替信号Ｌ／Ｒの電圧がローレベル、走査方向切替信号Ｌ／Ｒｂの電圧がハイレベルであっても、走査方向が切り替わるだけで、基本的な動作は同じである。

また画像を表示する期間では、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＤＤが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＣＣが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＳＳが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＳＳが与えられる。

そして図９に示すように、端子２にスタートパルス信号ＳＰのパルスが入力される前は、端子２及び端子３に入力される電圧はローレベルである。よって、トランジスタ９２１、トランジスタ９２２、トランジスタ９３１及びトランジスタ９３２は全てオフである。また、スイッチング素子９５２のトランジスタはオフである。したがって、トランジスタ９４１とトランジスタ９４２のゲートには前周期において与えられた電圧が保持されている。

次に端子２にスタートパルス信号ＳＰのパルスが入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにハイレベルの電圧が与えられるので、上記トランジスタはオンになる。よってトランジスタ９２１を介して、電圧ＶＤＤが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられるので、トランジスタ９４１はオンになる。またトランジスタ９３２を介して、電圧ＶＳＳが電圧ＩＮ２としてトランジスタ９４２のゲートに与えられるので、トランジスタ９４２はオフになる。また、スイッチング素子９５２のトランジスタはオフのままである。このとき、端子１に入力されるクロック信号ＣＬＫの電圧はローレベルであるので、走査線Ｇｊにはローレベルの電圧が出力される。

また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。トランジスタ９３２を介して、電圧ＶＳＳがトランジスタ９２２のゲートに与えられるので、トランジスタ９２２はオフになる。

次に端子２に再びローレベルの電圧が入力されると、トランジスタ９２１及びトランジスタ９３２のゲートにローレベルの電圧が与えられるので、上記トランジスタはオフになる。また端子３に入力される電圧はローレベルのままなので、トランジスタ９３１はオフの状態を維持する。よってトランジスタ９２２のゲート及びトランジスタ９４２のゲートはフローティングとなり、電圧ＩＮ２はローレベルの状態を維持するので、トランジスタ９２２及びトランジスタ９４２はオフとなる。また、スイッチング素子９５２のトランジスタはオフのままである。

このとき、トランジスタ９４１のゲートもフローティングとなるが、端子１に入力されるクロック信号ＣＬＫの電圧がハイレベルになるので、ブートストラップによりトランジスタのゲートの電圧ＩＮ１はさらに高く持ち上がる。よってトランジスタ９４１はオンの状態を維持するため、クロック信号ＣＬＫのハイレベルの電圧がサンプリングされ、走査線Ｇｊに出力される。

次に端子２に入力される電圧はローレベルの状態を維持するため、トランジスタ９２１及びトランジスタ９３２はオフのままである。一方、端子３に入力される電圧はハイレベルになるため、トランジスタ９３１はオンになる。そしてトランジスタ９３１を介してトランジスタ９２２のゲートに電圧ＶＣＣが印加され、トランジスタ９２２及びトランジスタ９４２はオンになる。よって、トランジスタ９２２を介して、電圧ＶＳＳが電圧ＩＮ１としてトランジスタ９４１のゲートに与えられ、トランジスタ９４１はオフになる。またトランジスタ９３１を介してトランジスタ９４２のゲートに、電圧ＩＮ２として電圧ＶＣＣが印加される。また、スイッチング素子９５２のトランジスタはオフのままである。したがって、トランジスタ９４２はオンになり、トランジスタ９４２を介して電圧ＶＳＳが走査線Ｇｊに与えられる。

次に、トランジスタ９４２の閾値電圧を補正する期間における、パルス出力回路９００の動作について説明する。閾値電圧を補正する期間では、信号線駆動回路へのクロック信号ＣＬＫ、クロック信号ＣＬＫｂ、スタートパルス信号ＳＰ、走査方向切替信号Ｌ／Ｒ、走査方向切替信号Ｌ／Ｒｂの入力が停止するため、端子１〜５には電圧ＶＳＳが与えられる。そして、トランジスタ９２１のソースまたはドレインの一方には、電圧ＶＳＳが与えられる。トランジスタ９３１のソースまたはドレインの一方には、電圧ＶＥＥが与えられる。トランジスタ９３２のソースまたはドレインの他方には、電圧ＶＥＥが与えられる。スイッチング素子９５２のトランジスタのソースまたはドレインの他方には、電圧ＶＥＥが与えられる。

よって、トランジスタ９２１及びトランジスタ９２２はオフ、トランジスタ９３１及びと９３２はオフ、トランジスタ９４１及びトランジスタ９４２はオフとなる。そしてスイッチング素子９５２のトランジスタはオンとなり、逆方向バイアスの電圧ＶＥＥがトランジスタ９４２のゲートに印加され、トランジスタ９４２の閾値電圧が補正される。

なお、閾値電圧を補正する期間において、トランジスタ９４１を確実にオフにするために、トランジスタ９４１のゲートに電圧ＶＳＳを与えるようにしても良い。或いは、閾値電圧を補正する期間において、走査線Ｇｊに電圧ＶＳＳを与えるようにしても良い。

図１０に、トランジスタ９４１のゲートへの電圧ＶＳＳの印加を制御するスイッチング素子９５１と、走査線Ｇｊへの電圧ＶＳＳの印加を制御するスイッチング素子９５３とをさらに有する、パルス出力回路９００の構成を示す。図１０においてスイッチング素子９５１はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５１がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。また図１０においてスイッチング素子９５３はトランジスタを１つだけ用いているが、本発明はこの構成に限定されない。スイッチング素子９５３がトランジスタを複数用いていても良いし、トランジスタ以外の半導体素子を用いていても良い。

スイッチング素子９５１のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５１のトランジスタのソースとドレインは、一方がトランジスタ９４１のゲートに接続されており、他方には電圧ＶＳＳが与えられている。スイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳまたは電圧ＶＬが与えられている。スイッチング素子９５３のトランジスタのソースとドレインは、一方が走査線Ｇｊに接続されており、他方には電圧ＶＳＳが与えられている。

画像を表示する期間において、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＳＳが与えられるため、スイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタはオフになる。一方、トランジスタ９４２の閾値電圧を補正する期間では、スイッチング素子９５１のトランジスタのゲート及びスイッチング素子９５３のトランジスタのゲートには電圧ＶＬが与えられる。電圧ＶＬはスイッチング素子９５１のトランジスタ及びスイッチング素子９５３のトランジスタをオンにする程度の高さを有している。よって、オンになったスイッチング素子９５１のトランジスタを介して、電圧ＶＳＳがトランジスタ９４１のゲートに与えられる。またオンになったスイッチング素子９５３のトランジスタを介して、電圧ＶＳＳが走査線Ｇｊに与えられる。

なお、スイッチング素子９５１とスイッチング素子９５３とは、必ずしも設ける必要はない。ただしスイッチング素子９５１またはスイッチング素子９５３を設けることで、補正を行う期間において走査線Ｇｊを確実に電圧ＶＳＳにすることが出来る。

なお本実施の形態では、パルス出力回路９００が走査方向切替回路９１０を有する構成について説明したが、本発明はこの構成に限定されない。走査線の選択の順序を切り替える必要がなければ、走査方向切替回路９１０は必ずしも設けなくとも良い。

（実施の形態５）
本実施の形態では、本発明の表示装置の全体的な構成について説明する。図１１に、本実施の形態の表示装置のブロック図を示す。図１１に示す表示装置は、表示素子を備えた画素を複数有する画素部４００と、各画素をラインごとに選択する走査線駆動回路４１０と、選択されたラインの画素へのビデオ信号の入力を制御する信号線駆動回路４２０と、閾値制御回路４３０と、電源制御回路４３１と、モニター回路４３２とを有する。

図１１において信号線駆動回路４２０は、シフトレジスタ４２１、第１のラッチ４２２、第２のラッチ４２３を有している。シフトレジスタ４２１には、クロック信号ＣＬＫ、スタートパルス信号ＳＰ、走査方向切替信号Ｌ／Ｒが入力されている。シフトレジスタ４２１は、これらクロック信号ＣＬＫ及びスタートパルス信号ＳＰに従って、パルスが順次シフトするタイミング信号を生成し、第１のラッチ４２２に出力する。タイミング信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。

第１のラッチ４２２にタイミング信号が入力されると、該タイミング信号のパルスに従って、ビデオ信号が順に第１のラッチ４２２に書き込まれ、保持される。なお、本実施の形態では第１のラッチ４２２が有する複数の記憶回路に順にビデオ信号を書き込んでいるが、本発明はこの構成に限定されない。第１のラッチ４２２が有する複数の記憶回路をいくつかのグループに分け、該グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループ数を分割数と呼ぶ。例えば４つの記憶回路ごとにラッチをグループに分けた場合、４分割で分割駆動することになる。

第１のラッチ４２２の全ての記憶回路への、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、第２のラッチ４２３に入力されるラッチ信号ＬＳのパルスに従って、第１のラッチ４２２に保持されているビデオ信号が、第２のラッチ４２３に一斉に書き込まれ、保持される。ビデオ信号を第２のラッチ４２３に送出し終えた第１のラッチ４２２には、再びシフトレジスタ４２１からのタイミング信号に従って、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、第２のラッチ４２３に書き込まれ、保持されているビデオ信号が画素部４００に入力される。

なお信号線駆動回路４２０は、シフトレジスタ４２１の代わりに、パルスが順次シフトする信号を出力することができる別の回路を用いても良い。

なお図１１では第２のラッチ４２３の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、第２のラッチ４２３から出力されたビデオ信号に信号処理を施す回路を設けることができる。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタ、アナログ信号に変換することができるデジタルアナログ変換回路などが挙げられる。

次に、走査線駆動回路４１０の構成について説明する。走査線駆動回路４１０は、シフトレジスタ４１１を有し、シフトレジスタ４１１は出力回路４１２を有している。走査線駆動回路４１０において、シフトレジスタ４１１にクロック信号ＣＬＫ、スタートパルス信号ＳＰ及び走査方向切替信号Ｌ／Ｒが入力されることによって、パルスが順次シフトする選択信号が出力回路４１２から出力される。選択信号のパルスの出現する順序は、走査方向切替信号Ｌ／Ｒによって切り替わる。生成された選択信号のパルスが走査線に入力されることで、当該走査線を有するラインの画素が選択され、ビデオ信号が該画素に入力される。

なお図１１では、シフトレジスタ４１１の後段に画素部４００が直接接続されているが、本発明はこの構成に限定されない。画素部４００の前段に、シフトレジスタ４１１から出力された選択信号に信号処理を施す回路を設けても良い。信号処理を施す回路の一例として、例えば波形を整形することができるバッファ、振幅を増幅することができるレベルシフタなどが挙げられる。

またアクティブマトリクス型の表示装置の場合、走査線には１ライン分の画素が有するトランジスタのゲートが接続されている。よってシフトレジスタ４１１の後段に画素部４００が直接接続されている場合、出力回路４１２には、１ライン分の画素のトランジスタを一斉にオンできる程度の、電流供給能力の高いトランジスタを用いることが望ましい。

画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、モニター回路４３２は、同じ基板に形成することができる。またトランジスタの特性が向上すれば、閾値制御回路４３０または電源制御回路４３１も、画素部４００と同じ基板に形成することができる。モニター回路４３２が有するモニター用トランジスタは、出力回路４１２のトランジスタと閾値電圧が同じであり、そして閾値電圧のシフトも同じであることが望ましい。したがって、モニター用トランジスタは少なくとも出力回路４１２と同じ基板上に形成するのが望ましい。もしくは、モニター用トランジスタと出力回路４１２とを同じ基板上に形成しなくとも、少なくともモニター用トランジスタと出力回路４１２が有するトランジスタとは、共に薄膜トランジスタであることが望ましい。

図１２（Ａ）に、別途形成された信号線駆動回路４２０を、画素部４００、走査線駆動回路４１０、モニター回路４３２が形成された基板４４０に実装している表示装置の一形態を示す。なお実際には、画素部４００を基板４４０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、モニター回路４３２の配置を明確にするために、図１２（Ａ）では敢えてもう一つの基板が省略された形態を図示する。

画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、モニター回路４３２には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４４１を介して供給される。電源制御回路４３１と、走査線駆動回路４１０は、ＦＰＣ４４１を介して電気的に接続されている。図１２（Ａ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。

なお、信号線駆動回路４２０を実装する際、必ずしも信号線駆動回路４２０が形成された基板を、画素部４００が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１２（Ｂ）に、画素部４００、走査線駆動回路４１０、モニター回路４３２が形成された基板４５０に、別途形成された信号線駆動回路４２０がＦＰＣ４５１上に貼り合わせるように実装されている、表示装置の一形態を示す。なお実際には、画素部４００を基板４５０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、モニター回路４３２の配置を明確にするために、図１２（Ｂ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、モニター回路４３２には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４５１を介して供給される。電源制御回路４３１と、走査線駆動回路４１０は、ＦＰＣ４５１を介して電気的に接続されている。図１２（Ｂ）において、信号線駆動回路４２０は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。

また信号線駆動回路の一部を、画素部４００、走査線駆動回路４１０、モニター回路４３２と同じ基板上に形成し、残りを別途形成して実装するようにしても良い。画素部４００、走査線駆動回路４１０、モニター回路４３２と共に、信号線駆動回路４２０が有する第１のラッチ４２２、第２のラッチ４２３が形成されている基板４６０に、別途形成した信号線駆動回路４２０のシフトレジスタ４２１が実装されている、表示装置の一形態を図１２（Ｃ）に示す。なお実際には、画素部４００を基板４６０との間に挟むようにもう一つの基板を設けるが、画素部４００、走査線駆動回路４１０、信号線駆動回路４２０、モニター回路４３２の配置を明確にするために、図１２（Ｃ）では敢えてもう一つの基板が省略された形態を図示する。画素部４００、信号線駆動回路４２０、走査線駆動回路４１０、モニター回路４３２には、それぞれ電源の電圧、各種信号等が、ＦＰＣ４６１を介して供給される。電源制御回路４３１と、走査線駆動回路４１０は、ＦＰＣ４６１を介して電気的に接続されている。図１２（Ｃ）において、信号線駆動回路４２０のシフトレジスタ４２１は、単結晶の半導体を用いたトランジスタ、多結晶の半導体を用いたトランジスタ、またはＳＯＩを用いたトランジスタを有していても良い。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図１２に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。

駆動回路などの集積回路を別途形成して基板に実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。

なお本発明の表示装置は、例えば液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤｅｖｉｃｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）、ＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ）等、アクティブマトリクス型の表示装置がその範疇に含まれる。またパッシブマトリクス型の表示装置も含まれる。

本実施例では、本発明の表示装置が有する信号線駆動回路の、より具体的な構成について説明する。

図１３に、信号線駆動回路の回路図を一例として示す。図１３に示す信号線駆動回路は、シフトレジスタ５０１と、第１のラッチ５０２と、第２のラッチ５０３と、レベルシフタ５０４と、バッファ５０５とを有している。

シフトレジスタ５０１は、複数のディレイ型フリップフロップ（ＤＦＦ）５０６を有している。そしてシフトレジスタ５０１は、入力されたスタートパルス信号ＳＰ及びクロック信号ＣＬＫに従って、順次パルスがシフトしたタイミング信号を生成し、後段の第１のラッチ５０２に入力する。

第１のラッチ５０２は複数の記憶回路（ＬＡＴ）５０７を有している。そして第１のラッチ５０２は、入力されたタイミング信号のパルスに従って、ビデオ信号を順にサンプリングし、記憶回路５０７にサンプリングしたビデオ信号のデータを書き込む。

第２のラッチ５０３は複数の記憶回路（ＬＡＴ）５０８を有する。記憶回路５０８の数はそれぞれ、画素部における１ラインの画素数と同じか、それよりも多いことが望ましい。

第１のラッチ５０２において記憶回路５０７に書き込まれたビデオ信号のデータは、第２のラッチ５０３に入力されるラッチ信号ＬＳのパルスに従って、第２のラッチ５０３が有する記憶回路５０８に書き込まれ、保持される。そして記憶回路５０８において保持されているデータは、後段のレベルシフタ５０４にビデオ信号として出力される。

レベルシフタ５０４は、入力されたビデオ信号の電圧の振幅を制御し、後段のバッファ５０５に出力する。入力されたビデオ信号は、バッファ５０５において波形が整形された後、信号線に出力される。

本実施例は、上記実施の形態と適宜組み合わせて実施することができる。

本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の発光装置が有する画素部の構成について説明する。

アクティブマトリクス型の発光装置は、各画素に表示素子に相当する発光素子が設けられている。発光素子は自ら発光するため視認性が高く、液晶表示装置で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。本実施例では、発光素子の１つである有機発光素子（ＯＬＥＤ：ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ）を用いた発光装置について説明するが、本発明は他の発光素子を用いた発光装置であっても良い。

ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用いていても良いし、または両方の発光を用いていても良い。

本実施例の発光装置の画素部６０１の拡大図を図１４（Ａ）に示す。画素部６０１はマトリクス状に配置された複数の画素６０２を有している。またＳ１〜Ｓｘは信号線、Ｖ１〜Ｖｘは電源線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６０２は、信号線Ｓ１〜Ｓｘと、電源線Ｖ１〜Ｖｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。

画素６０２の拡大図を図１４（Ｂ）に示す。図１４（Ｂ）において、６０３はスイッチング用トランジスタである。スイッチング用トランジスタ６０３のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ６０３のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が駆動用トランジスタ６０４のゲートにそれぞれ接続されている。また電源線Ｖｉ（ｉ＝１〜ｘ）と、駆動用トランジスタ６０４のゲートの間には、保持容量６０６が設けられている。

保持容量６０６はスイッチング用トランジスタ６０３がオフの時、駆動用トランジスタ６０４のゲート電圧（ゲートとソース間の電圧）を保持するために設けられている。なお本実施例では保持容量６０６を設ける構成を示したが、本発明はこの構成に限定されず、保持容量６０６を設けなくても良い。

また、駆動用トランジスタ６０４のソースとドレインは、一方が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、他方が発光素子６０５に接続されている。発光素子６０５は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。陽極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が駆動用トランジスタ６０４のソースまたはドレインと接続している場合、陰極が画素電極、陽極が対向電極となる。

発光素子６０５の対向電極と、電源線Ｖｉには、それぞれ所定の電圧が与えられている。

走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６０２が選択されると、該ラインの画素６０２において走査線Ｇｊにゲートが接続されたスイッチング用トランジスタ６０３がオンになる。そして信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って駆動用トランジスタ６０４のゲート電圧が決まる。駆動用トランジスタ６０４がオンになった場合、電源線Ｖｉと発光素子６０５が電気的に接続され、電流の供給により発光素子６０５が発光する。逆に、駆動用トランジスタ６０４がオフになった場合、電源線Ｖｉと発光素子６０５は電気的に接続されないので、発光素子６０５への電流の供給は行われず、発光素子６０５は発光しない。

なおスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、ｎチャネル型トランジスタでもｐチャネル型トランジスタでもどちらでも用いることができる。ただし駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陽極と接続されている場合、駆動用トランジスタ６０４はｐチャネル型トランジスタであることが望ましい。また、駆動用トランジスタ６０４のソースまたはドレインが発光素子６０５の陰極と接続されている場合、駆動用トランジスタ６０４はｎチャネル型トランジスタであることが望ましい。

またスイッチング用トランジスタ６０３、駆動用トランジスタ６０４は、シングルゲート構造ではなく、ダブルゲート構造、やトリプルゲート構造などのマルチゲート構造を有していても良い。

なお本発明は、図１４に示した回路構成だけではなく、様々な回路構成を持った画素を有する表示装置に適用できる。本発明の表示装置が有する画素は、例えば、駆動用トランジスタの閾値電圧を補正できる閾値補正型の回路構成や、電流を入力することで駆動用トランジスタの閾値及び移動度を補正できる電流入力型の回路構成などを有していても良い。

本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。

本実施例では、本発明の表示装置の１つである、アクティブマトリクス型の液晶表示装置が有する画素部の構成について説明する。

本実施例の表示装置の画素部６１０の拡大図を図１５に示す。図１５において、画素部６１０には複数の画素６１１がマトリクス状に設けられている。またＳ１〜Ｓｘは信号線、Ｇ１〜Ｇｙは走査線に相当する。本実例の場合、画素６１１は、信号線Ｓ１〜Ｓｘと、走査線Ｇ１〜Ｇｙとを１つずつ有している。

画素６１１は、スイッチング素子として機能するトランジスタ６１２と、表示素子に相当する液晶セル６１３と、保持容量６１４とを有している。液晶セル６１３は、画素電極と、対向電極と、画素電極と対向電極によって電圧が印加される液晶とを有している。トランジスタ６１２のゲートは走査線Ｇｊ（ｊ＝１〜ｙ）に接続されており、トランジスタ６１２のソースまたはドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が液晶セル６１３の画素電極に接続されている。また保持容量６１４が有する２つの電極は、一方が液晶セル６１３の画素電極に、他方がコモン電極に接続されている。コモン電極は液晶セル６１３の対向電極に接続されていても良いし、他の走査線に接続されていても良い。

走査線駆動回路から走査線Ｇ１〜Ｇｙに入力される選択信号のパルスに従って、走査線Ｇｊが選択される、言い換えると走査線Ｇｊに対応するラインの画素６１１が選択されると、該ラインの画素６１１において走査線Ｇｊにゲートが接続されたトランジスタ６１２がオンになる。そして信号線駆動回路から信号線Ｓｉにビデオ信号が入力されると、該ビデオ信号の電圧に従って液晶セル６１３の画素電極と対向電極の間に電圧が印加される。液晶セル６１３は、画素電極と対向電極の間に印加される電圧の値に従って、その透過率が決まる。また液晶セル６１３の画素電極と対向電極の間の電圧は、保持容量６１４において保持される。

次に、本発明の表示装置の、具体的な作製方法について説明する。なお本実施例では、トランジスタを有する発光装置を例に挙げて説明する。

まず図１６（Ａ）に示すように、基板７００上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、導電膜７０１、７０２を形成する。基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。

プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。

また導電膜７０１、７０２には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。

また、本実施例では導電膜７０１、７０２を積層された１つの導電膜で形成しているが、本実施例はこの構成に限定されない。導電膜７０１、７０２は２つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。

次に、導電膜７０１、７０２を覆うようにゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３は、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ_３Ｎ_４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、導電膜７０１、７０２側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。

次にゲート絶縁膜７０３上に、第１の半導体膜７０４を形成する。第１の半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお第１の半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。

なお第１の半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた結晶化法を用いても良い。

例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する第１の半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該第１の半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ_４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ_４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、第１の半導体膜７０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ^２程度（好ましくは０．１〜１０ＭＷ／ｃｍ^２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。

連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、フォルステライト（Ｍｇ_２ＳｉＯ_４）レーザ、ＧｄＶＯ_４レーザ、Ｙ_２Ｏ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。

またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ_２レーザ、ＹＡＧレーザ、Ｙ_２Ｏ_３レーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。

また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を照射することで第１の半導体膜７０４が溶融してから第１の半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、第１の半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、第１の半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する第１の半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともトランジスタのチャネル方向には結晶粒界のほとんど存在しない第１の半導体膜７０４の形成が可能となる。

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値電圧のばらつきを抑えることができる。

上述したレーザ光の照射により、結晶性がより高められた第１の半導体膜７０４が形成される。なお、予め第１の半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。

また本実施例では第１の半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたトランジスタは、多結晶半導体を用いたトランジスタよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。

非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ_４、Ｓｉ_２Ｈ_６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。

次に第１の半導体膜７０４上に、第２の半導体膜７０５、第３の半導体膜７０６を順に形成する。第２の半導体膜７０５は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものである。この第２の半導体膜７０５は、一導電型を有し、ソースとして機能するソース領域及びドレインとして機能するドレイン領域を形成するための第３の半導体膜７０６と、第１の半導体膜７０４との間に形成することで、バッファ層（緩衝層）的な働きを持っている。従って、弱ｎ型の電気伝導性を持って第１の半導体膜７０４に対して、同じ導電型で一導電型を有する第３の半導体膜７０６を形成する場合には必ずしも必要ない。しきい値制御をする目的において、ｐ型を付与する不純物元素を添加する場合には、第２の半導体膜７０５は段階的に不純物濃度を変化させる効果を持ち、接合形成を良好にする上で好ましい形態となる。すなわち、形成されるトランジスタにおいては、チャネル形成領域と、ソース領域またはドレイン領域との間に形成される低濃度不純物領域（ＬＤＤ領域）としての機能を持たせることが可能となる。

一導電型を有する第３の半導体膜７０６はｎチャネル型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪素を含む気体にＰＨ_３などの不純物気体を加えれば良い。第２の半導体膜７０５と第３の半導体膜７０６は、第１の半導体膜７０４と同様に、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。

以上、ゲート絶縁膜７０３から一導電型を有する第３の半導体膜７０６までは、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、トランジスタ特性のばらつきを低減することができる。

次に図１６（Ｂ）に示すように、マスク７０７を形成し、第１の半導体膜７０４、第２の半導体膜７０５、一導電型を有する第３の半導体膜７０６を所望の形状に加工（パターニング）して、島状に分離する。

次に図１６（Ｃ）に示すように、マスク７０７を除去した後、第２導電膜７０８を形成する。第２導電膜７０８はアルミニウム、またはアルミニウムを主成分とする導電性材料で形成するが、半導体膜と接する側の層をチタン、タンタル、モリブデン、タングステン、銅またはこれらの元素の窒化物で形成した積層構造としても良い。例えば１層目がＴａで２層目がＷ、１層目が窒化タンタルで２層目がアルミニウム、１層目が窒化タンタルで２層目がＣｕ、１層目がＴｉで２層目がアルミニウムで３層目がＴｉといった組み合わせも考えられる。また１層目と２層目のいずれか一方にＡｇＰｄＣｕ合金を用いても良い。Ｗ、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）、窒化チタンを順次積層した３層構造としてもよい。Ｗの代わりに窒化タングステンを用いてもよいし、ＡｌとＳｉの合金（Ａｌ−Ｓｉ）に代えてＡｌとＴｉの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタンに代えてＴｉを用いてもよい。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジム、銅などの元素を０．５〜５原子％添加させても良い。

次に図１７（Ａ）に示すようにマスク７０９を形成する。マスク７０９は第２導電膜７０８をパターニングすることでソース領域またはドレイン領域と接続する配線を形成するためのマスクであり、同時に一導電型を有する第３の半導体膜７０６を取り除きチャネル形成領域を形成するためのエッチングマスクとして併用されるものである。アルミニウムまたはこれを主成分とする導電膜のエチングはＢＣｌ_３、Ｃｌ_２などの塩化物気体を用いて行なえば良い。このエッチング加工により、第２導電膜７０８から配線７１０〜７１３を形成する。また、チャネル形成領域を形成するためのエッチングにはＳＦ_６、ＮＦ_３、ＣＦ_４などのフッ化物気体を用いてエッチングを行なうが、この場合には下地となる第１の半導体膜７０４とのエッチング選択比をとれないので、処理時間を適宜調整して行なうこととなる。以上のようにして、チャネルエッチ型のトランジスタの構造を形成することができる。

次にマスク７０９を除去した後、図１７（Ｂ）に示すようにチャネル形成領域の保護を目的とした絶縁膜７１４を、窒化珪素膜で形成する。この窒化珪素膜はスパッタリング法やグロー放電分解法で形成可能であるが、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜であることが要求される。珪素をターゲットとして、窒素とアルゴンなどの希ガス元素を混合させたスパッタガスで高周波スパッタリングすることで、より緻密な窒化珪素膜を形成することができる。

次に図１７（Ｃ）に示すように、絶縁膜７１４上に、平坦化を目的とした絶縁膜７１５を形成する。絶縁膜７１５は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン樹脂を含む絶縁膜で形成することが好ましい。シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は、置換基として、水素の他、フッ素、フルオロ基、有機基（例えばアルキル基、芳香族炭化水素）のうち、少なくとも１種を有していても良い。これらの材料は吸水性を有する。よって、絶縁膜７１５上に、水分の侵入及び放出を防ぐための絶縁膜７１６を形成することが好ましい。絶縁膜７１６としては上述のような窒化珪素膜を適用すれば良い。

次に絶縁膜７１４、絶縁膜７１５、絶縁膜７１６をパターニングして、配線７１３が一部露出するような開口部を形成する。そして該開口部において配線７１３に接する配線７１７を形成する。

次に図１８（Ａ）に示すように、配線７１７に接するように、陽極７１８を絶縁膜７１６上に形成する。本実施例ではスパッタ法を用い、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）で導電膜を形成した後、該導電膜をパターニングすることで陽極７１８を形成する。なお、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）など、ＩＴＳＯ以外の透光性酸化物導電材料を陽極７１８に用いても良い。

ＩＴＳＯを用いる場合、ターゲットとしてＩＴＯに酸化珪素が２〜１０重量％含まれたものを用いることができる。具体的に本実施例では、Ｉｎ_２Ｏ_３と、ＳｎＯ_２と、ＳｉＯ_２とが８５：１０：５の重量％の割合で含むターゲットを用い、Ａｒの流量を５０ｓｃｃｍ、Ｏ_２の流量を３ｓｃｃｍ、スパッタ圧力を０．４Ｐａ、スパッタ電力を１ｋＷ、成膜速度３０ｎｍ／ｍｉｎとし、１０５ｎｍの膜厚で、陽極７１８となる導電膜を形成した。

導電膜を形成した後、パターニングする前に、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体による拭浄などで研磨しておいても良い。

次に、配線７１７と、陽極７１８の一部とを覆うように、絶縁膜７１６上に、開口部を有する隔壁７１９を形成する。隔壁７１９の開口部において陽極７１８はその一部が露出している。隔壁７１９は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。開口部を形成する際に用いるマスクは、液滴吐出法または印刷法で形成することができる。また隔壁７１９自体を、液滴吐出法または印刷法で形成することもできる。

次に本発明では、電界発光層７２０を形成する前に、隔壁７１９及び陽極７１８に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なう。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは４×１０^−５Ｐａ以下とし、可能であるならば４×１０^−６Ｐａ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層７２０を形成する場合、電界発光層７２０を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、陽極７１８に紫外線を照射してもよい。

次に図１８（Ｂ）に示すように、陽極７１８上に電界発光層７２０を形成する。電界発光層７２０は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層７２０におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。

次に、電界発光層７２０を覆うように陰極７２１を形成する。陰極７２１は、一般的に仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属を用いて形成することもできる。また、電子注入性の高い材料を含む層を陰極７２１に接するように形成することで、アルミニウムや、酸化物導電材料等を用いた、通常の導電膜も用いることができる。

陽極７１８、電界発光層７２０、陰極７２１は、隔壁７１９の開口部において重なり合っており、該重なり合っている部分が発光素子７２２に相当する。

なお発光素子７２２を形成したら、陰極７２１上に、絶縁膜を形成しても良い。該絶縁膜は絶縁膜７１６と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、上記絶縁膜として用いることも可能である。

なお図１８では、発光素子７２２から発せられる光が基板７００側に照射される構成を示しているが、光が基板７００とは反対側に向かうような構造の発光素子としても良い。

実際には図１８（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気する、または内部に吸湿性材料（例えば酸化バリウム）を配置すると、発光素子の信頼性が向上する。

本実施例では、本発明の表示装置の一つである発光装置を例に挙げ、その外観について図１９を用いて説明する。図１９（Ａ）は、第１の基板上に形成されたトランジスタ及び発光素子を、第１の基板と第２の基板の間にシール材で封止したパネルの上面図であり、図１９（Ｂ）は、図１９（Ａ）のＡ−Ａ’における断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、信号線駆動回路４００３と、走査線駆動回路４００４と、モニター回路４００５とを囲むように、シール材４０２０が設けられている。また画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４及びモニター回路４００５の上に、第２の基板４００６が設けられている。よって画素部４００２、信号線駆動回路４００３、走査線駆動回路４００４及びモニター回路４００５は、第１の基板４００１と第２の基板４００６の間において、シール材４０２０により、充填材４００７と共に密封されている。

また第１の基板４００１上に設けられた画素部４００２、信号線駆動回路４００３及び走査線駆動回路４００４は、それぞれトランジスタを複数有している。図１９（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００８と、画素部４００２に含まれる駆動用トランジスタ４００９及びスイッチング用トランジスタ４０１０とを例示している。

また発光素子４０１１は、駆動用トランジスタ４００９のソース領域またはドレイン領域と接続されている配線４０１７の一部を、その画素電極として用いている。また発光素子４０１１は、画素電極の他に対向電極４０１２と電界発光層４０１３を有している。なお発光素子４０１１の構成は、本実施例に示した構成に限定されない。発光素子４０１１から取り出す光の方向や、駆動用トランジスタ４００９の極性などに合わせて、発光素子４０１１の構成は適宜変えることができる。

また信号線駆動回路４００３、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電圧は、図１９（Ｂ）に示す断面図では図示されていないが、引き出し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。また閾値制御回路または電源制御回路から走査線駆動回路４００４またはモニター回路４００５に、引き出し配線４０１４及び４０１５を介して逆方向バイアスの電圧が与えられる。

本実施例では、接続端子４０１６が、発光素子４０１１が有する対向電極４０１２と同じ導電膜から形成されている。また、引き出し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き出し配線４０１５は、駆動用トランジスタ４００９、スイッチング用トランジスタ４０１０、トランジスタ４００８がそれぞれ有するゲート電極と、同じ導電膜から形成されている。

接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

なお、第１の基板４００１、第２の基板４００６として、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。但し、発光素子４０１１からの光の取り出し方向に位置する第２の基板４００６は、透光性を有していなければならない。よって第２の基板４００６は、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いることが望ましい。

また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができる。本実施例では充填材４００７として窒素を用いる例を示している。

本発明の表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：ＤｉｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図２０に示す。

図２０（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、信頼性の高い携帯電話が得られる。

図２０（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、信頼性の高いビデオカメラが得られる。

図２０（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本発明の表示装置の構成を示すブロック図。閾値制御回路の構成を示すブロック図。逆方向バイアスを印加する時間に対する閾値電圧の変化を示すグラフ。モニター回路の構成を示す図。モニター回路の動作を示す図。モニター回路の動作を示す図。走査線駆動回路の構成を示す図。パルス出力回路の構成を示す図。パルス出力回路のタイミングチャート。パルス出力回路の構成を示す図。本発明の表示装置の構成を示すブロック図。本発明の表示装置の外観を示す図。信号線駆動回路の構成を示すブロック図。画素部の構成を示す図。画素部の構成を示す図。本発明の表示装置の作製方法を示す図。本発明の表示装置の作製方法を示す図。本発明の表示装置の作製方法を示す図。本発明の表示装置の上面図及び断面図。本発明の表示装置を用いた電子機器の図。出力回路の回路図及び出力回路のタイミングチャート。

符号の説明

１０１閾値制御回路
１０２電源制御回路
１０３モニター回路
１０４出力回路
１０５シフトレジスタ
１０６走査線駆動回路
１０７画素部
１０８トランジスタ
１０９トランジスタ
１１０モニター用トランジスタ
２００閾値制御回路
２０１コントローラ
２０２演算回路
２０３計測回路
２０４メモリ
２１０電源制御回路
２１１モニター回路
２１２ＡＤ変換回路
２１３モニター用トランジスタ
２２０シフトレジスタ
２２１出力回路
２２３トランジスタ
２２４トランジスタ
３００モニター回路
３０１モニター用トランジスタ
３０３容量
４００画素部
４１０走査線駆動回路
４１１シフトレジスタ
４１２出力回路
４２０信号線駆動回路
４２１シフトレジスタ
４２２ラッチ
４２３ラッチ
４３０閾値制御回路
４３１電源制御回路
４３２モニター回路
４４０基板
４４１ＦＰＣ
４５０基板
４５１ＦＰＣ
４６０基板
４６１ＦＰＣ
５０１シフトレジスタ
５０２ラッチ
５０３ラッチ
５０４レベルシフタ
５０５バッファ
５０６ディレイ型フリップフロップ（ＤＦＦ）
５０７記憶回路
５０８記憶回路
６０１画素部
６０２画素
６０３スイッチング用トランジスタ
６０４駆動用トランジスタ
６０５発光素子
６０６保持容量
６１０画素部
６１１画素
６１２トランジスタ
６１３液晶セル
６１４保持容量
７００基板
７０１導電膜
７０３ゲート絶縁膜
７０４半導体膜
７０５半導体膜
７０６半導体膜
７０７マスク
７０８導電膜
７０９マスク
７１０配線
７１３配線
７１４絶縁膜
７１５絶縁膜
７１６絶縁膜
７１７配線
７１８陽極
７１９隔壁
７２０電界発光層
７２１陰極
７２２発光素子
９００パルス出力回路
９１０走査方向切替回路
９１１トランジスタ
９１２トランジスタ
９１３トランジスタ
９１４トランジスタ
９２０振幅補償回路
９２１トランジスタ
９２２トランジスタ
９３０振幅補償回路
９３１トランジスタ
９３２トランジスタ
９４０出力回路
９４１トランジスタ
９４２トランジスタ
９５１スイッチング素子
９５２スイッチング素子
９５３スイッチング素子
２１０１本体
２１０２表示部
２１０３音声入力部
２１０４音声出力部
２１０５操作キー
２４０１筐体
２４０２表示部
２４０３スピーカー部
２６０１本体
２６０２表示部
２６０３筐体
２６０４外部接続ポート
２６０５リモコン受信部
２６０６受像部
２６０７バッテリー
２６０８音声入力部
２６０９操作キー
２６１０接眼部
３００１トランジスタ
３００２トランジスタ
４００１基板
４００２画素部
４００３信号線駆動回路
４００４走査線駆動回路
４００５モニター回路
４００６基板
４００７充填材
４００８トランジスタ
４００９駆動用トランジスタ
４０１０スイッチング用トランジスタ
４０１１発光素子
４０１２対向電極
４０１３電界発光層
４０１４配線
４０１５配線
４０１６接続端子
４０１７配線
４０１８ＦＰＣ
４０１９異方性導電膜
４０２０シール材

Claims

第１のトランジスタを有する出力回路と、
第２のトランジスタを有し、且つ前記第２のトランジスタの閾値電圧を取得するモニター回路と、
順方向バイアスの電圧または逆方向バイアスの電圧を選択し、且つ前記逆方向バイアスの電圧が選択される時間を、前記閾値電圧を用いて決める閾値制御回路と、
選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧を、前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに与える電源制御回路と、を有することを特徴とする表示装置。
第１のトランジスタを有する出力回路と、
第２のトランジスタを有し、且つ前記第２のトランジスタの閾値電圧を取得するモニター回路と、
順方向バイアスの電圧または逆方向バイアスの電圧を選択するコントローラと、
前記閾値電圧を用いて前記逆方向バイアスの電圧が前記コントローラによって選択される時間を決める演算回路と、
選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧を、前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに与える電源制御回路と、を有することを特徴とする表示装置。
第１のトランジスタを有する出力回路と、
第２のトランジスタを有し、且つ前記第２のトランジスタの閾値電圧を取得するモニター回路と、
順方向バイアスの電圧または逆方向バイアスの電圧を選択するコントローラと、
前記閾値電圧の変化量と前記逆方向バイアスの電圧が選択される時間との関係のデータが記憶されたメモリと、
前記閾値電圧及び前記データを用いて、前記逆方向バイアスの電圧が前記コントローラによって選択される時間を決める演算回路と、
選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧を、前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに与える電源制御回路と、を有することを特徴とする表示装置。
第１のトランジスタを有する出力回路と、
第２のトランジスタを有し、且つ前記第２のトランジスタの閾値電圧を取得するモニター回路と、
順方向バイアスの電圧または逆方向バイアスの電圧を選択するコントローラと、
前記閾値電圧の変化量と前記逆方向バイアスの電圧が選択される時間との関係のデータが記憶されたメモリと、
前記閾値電圧及び前記データを用いて、前記逆方向バイアスの電圧が前記コントローラによって選択される時間を決める演算回路と、
前記逆方向バイアスの電圧が前記コントローラによって選択される時間を計測する計測回路と、
選択された前記順方向バイアスの電圧または前記逆方向バイアスの電圧を、前記第１のトランジスタのゲート及び前記第２のトランジスタのゲートに与える電源制御回路と、を有することを特徴とする表示装置。
請求項３または請求項４において、
前記メモリは不揮発性メモリであることを特徴とする表示装置。
請求項１乃至請求項５のいずれか１項において、
前記第１のトランジスタ及び前記第２のトランジスタは、極性が同じであることを特徴とする表示装置。
請求項１乃至請求項５のいずれか１項において、
前記第１のトランジスタ及び前記第２のトランジスタは、極性が同じであり、且つ酸化珪素よりも誘電率の高い絶縁膜を用いたゲート絶縁膜を有することを特徴とする表示装置。
請求項１乃至請求項７のいずれか１項において、
前記出力回路を有する駆動回路から信号が入力される画素部を有することを特徴とする表示装置。