CN110033729B - 像素电路、显示面板及驱动方法、显示装置 - Google Patents
像素电路、显示面板及驱动方法、显示装置 Download PDFInfo
- Publication number
- CN110033729B CN110033729B CN201910412748.5A CN201910412748A CN110033729B CN 110033729 B CN110033729 B CN 110033729B CN 201910412748 A CN201910412748 A CN 201910412748A CN 110033729 B CN110033729 B CN 110033729B
- Authority
- CN
- China
- Prior art keywords
- circuit
- switch sub
- voltage
- sub
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种像素电路、显示面板及驱动方法、显示装置,属于显示技术领域,其可至少部分解决现有的显示装置亮度不均匀的问题。本发明的像素电路中,第一开关子电路的控制端用于连接栅线,第一开关子电路的第一端用于连接第一数据线,第一开关子电路的第二端连接第二开关子电路的控制端,第一开关子电路的控制端用于控制其第一端和第二端之间的通断;第二开关子电路的第一端用于连接第二数据线,第二开关子电路的控制端用于控制其第一端和第二端之间的通断;第一存储子电路用于存储第二开关子电路的控制端的电压,第二存储子电路用于存储第二开关子电路的第二端的电压。
Description
技术领域
本发明属于显示技术领域,具体涉及一种像素电路、一种显示面板、一种显示装置、一种显示面板的驱动方法。
背景技术
诸如电子纸、电子标签等显示装置,通常用于显示静态的信息。通常的驱动方式为传统的逐行扫描的方式,即依次向每一行像素写入对应的数据电压。此类显示装置的灰阶数通常较少,刷新频率通常较低。但随着其尺寸和分辨率的不断增加,为一行像素分配的数据电压的充电时间越来越短,容易导致距离驱动电路近端和远端的像素行充电状态不一致,造成显示亮度的不均匀。
发明内容
本发明至少部分解决现有的显示装置亮度不均匀的问题,提供一种像素电路、一种显示基板、一种显示装置、一种显示面板的驱动方法。
解决本发明技术问题所采用的技术方案是一种像素电路,包括第一开关子电路、第二开关子电路、第一存储子电路、第二存储子电路;
所述第一开关子电路包括控制端、第一端、第二端,所述第二开关子电路包括控制端、第一端、第二端;
所述第一开关子电路的控制端用于连接栅线,所述第一开关子电路的第一端用于连接第一数据线,所述第一开关子电路的第二端连接所述第二开关子电路的控制端,所述第一开关子电路的控制端用于控制其第一端和第二端之间的通断;
所述第二开关子电路的第一端用于连接第二数据线,所述第二开关子电路的控制端用于控制其第一端和第二端之间的通断;
所述第一存储子电路用于存储所述第二开关子电路的控制端的电压,所述第二存储子电路用于存储所述第二开关子电路的第二端的电压。
可选地,所述第一开关子电路包括第一晶体管,所述第一晶体管的栅极作为所述第一开关子电路的控制端,所述第一晶体管的第一极作为所述第一开关子电路的第一端,所述第一晶体管的第二极作为所述第一开关子电路的第二端。
可选地,所述第二开关子电路包括第二晶体管,所述第二晶体管的栅极作为所述第二开关子电路的控制端,所述第二晶体管的第一极作为所述第二开关子电路的第一端,所述第二晶体管的第二极作为所述第二开关子电路的第二端。
可选地,所述第一存储子电路包括第一电容,所述第一电容的一端连接所述第二开关子电路的控制端,其另一端连接固定电压端。
可选地,所述第二存储子电路包括第二电容,所述第二电容的一端连接所述第二开关子电路的第二端,其另一端连接固定电压端。
解决本发明技术问题所采用的技术方案是一种显示面板,包括呈阵列式分布的像素电路,所述像素电路为上述的像素电路,所述显示基板还包括沿行方向延伸的多条栅线、沿列方向延伸的多条第一数据线、沿列方向延伸的多条第二数据线;每行像素电路对应一条栅线,每列像素电路对应一条第一数据线以及一条第二数据线;所述第一开关子电路的控制端连接对应的栅线,所述第一开关子电路的第一端连接对应的第一数据线,所述第二开关子电路的第一端连接对应的第二数据线。
解决本发明技术问题所采用的技术方案是一种显示装置,包括上述的显示面板。
解决本发明技术问题所采用的技术方案是一种应用于上述显示面板的驱动方法,包括:
在第一阶段,依次向各所述栅线提供有效电压脉冲,并向有效像素行中第二存储子电路需要写入第一数据电压的像素电路所对应的第一数据线提供有效电压,所述有效像素行为当前其对应的栅线被施加有效电压的像素行;
在第二阶段,同时向各所述栅线提供无效电压,同时向各所述第二数据线提供第一数据电压,或者
在第二阶段,向其中一条所述栅线提供有效电压,并向有效像素行中的第二存储子电路需要写入第一数据电压的像素电路所对应的第一数据线提供有效电压,向各所述第二数据线提供第一数据电压。
可选地,在所述第二阶段之后还包括:
在第三阶段,向各所述栅线提供有效电压,并向所有第一数据线提供无效电压。
可选地,在所述第三阶段中保持向各所述第二数据线提供第一数据电压,在所述第三阶段之后还包括:
在第四阶段,保持当前各所述栅线和各所述第一数据线上的信号不变,向各所述第二数据线提供复位电压。
附图说明
图1为本发明的实施例的一种像素电路应用于显示基板时的电路结构图;
图2为本发明的实施例的一种显示面板的驱动方法的流程图;
图3为本发明的实施例的一种显示面板的驱动方法的时序图;
其中,附图标记为:1、第一开关子电路;1a、第一开关子电路的控制端;1b、第一开关子电路的第一端;1c、第一开关子电路的第二端;2、第二开关子电路;2a、第二开关子电路的控制端;2b、第二开关子电路的第一端;2c、第二开关子电路的第二端;3、第一存储子电路;4、第二存储子电路;D1、第一数据线;D2、第二数据线;G、栅线;T1、第一晶体管;T2、第二晶体管;C1、第一电容;C2、第二电容;Clc、液晶电容;Vcom、固定电压端。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
需要说明的是,以下部分中均以各晶体管为NMOS管为例进行说明。栅线上所施加的有效电压为高电压,无效电压为低电压。提供给第一数据线的信号的有效电压为高电压,无效电压为低电压。对于PMOS管的情况,本领域技术人员能够基于该发明构思做出适当调整。对于黑白显示而言,以下的第一数据电压为某一个灰色灰阶的数据电压。对于彩色显示而言,以下的第一数据电压为某种颜色的某个灰阶的数据电压。
实施例1:
参见图1,本实施例提供一种像素电路,包括第一开关子电路1、第二开关子电路2、第一存储子电路3、第二存储子电路4;第一开关子电路1包括控制端1a、第一端1b、第二端1c,第二开关子电路2包括控制端2a、第一端2b、第二端2c;第一开关子电路1的控制端1a用于连接栅线G,第一开关子电路1的第一端1b用于连接第一数据线D1,第一开关子电路1的第二端1c连接第二开关子电路2的控制端2a,第一开关子电路1的控制端1a用于控制其第一端1b和第二端1c之间的通断;第二开关子电路2的第一端2b用于连接第二数据线D2,第二开关子电路2的控制端2a用于控制其第一端2b和第二端2c之间的通断;第一存储子电路3用于存储第二开关子电路2的控制端2a的电压,第二存储子电路4用于存储第二开关子电路2的第二端2c的电压。其中,当该像素电路应用于显示面板中时,第二存储子电路4存储的是数据电压,该数据电压的大小决定了其对应的亚像素(对于彩色显示)或者像素(对于黑白显示)的亮度。
该像素电路的工作过程可以如下:
第一步:第一开关子电路1的控制端1a被施加有效电压,并且第一开关子电路1的第一端1b被施加有效电压,如此第一存储子电路3存储能够使第二开关子电路2的第一端2b和第二端2c之间导通的有效电压。
第二步:第一开关子电路1的控制端1a被施加无效电压,并且第二开关子电路2的第一端2b被施加有效电压,如此第一开关子电路1的第一端1b和第二端1c之间处于关断状态。第二开关子电路2的控制端2a的电压保持为有效电压,则第二开关子电路2的第一端2b和第二端2c之间导通。在第二步中向第二数据线D2提供第一数据电压,该第一数据电压会被存储在第二存储子电路4中。如将该像素电路应用在显示装置中,例如应用在液晶显示面板中,该第一数据电压用于控制液晶的翻转状态,从而实现特定的灰阶。
由于第一开关子电路1和第一存储子电路3的存在,使得第二开关子电路2的控制端2a的电压可以在很长的时间保持为有效电压。如将这种类型的像素电路应用于显示面板中,当向某个第二数据线D2提供第一数据电压时,并且与该第二数据线D2相连的所有第二开关子电路2中仅需要接收第一数据电压的第二开关子电路2的第一段2b和第二端2c处于导通状态,那么可以实现一次性向该第二数据线D2上所有需要第一数据电压的第二存储子电路4提供第一数据电压。
当然,按照如上方式,也可以实现一次性向所有第二数据线D2上需要第一数据电压的第二存储子电路4提供第一数据电压。
特别对于高分辨(像素行数量较大)低灰阶数(可用的灰阶数较少)的情况,可实现在一个周期中向显示面板中所有需要第一数据电压的第二存储子电路4提供第一数据电压。在下一个周期中向显示面板中所有需要第二数据电压的第二存储子电路4提供第二数据电压。依此类推。由于灰阶数量有限,每一个周期的时间可以足够长,那么不论距离驱动电路近端还是远端的像素行都有充足的充电时间,从而所有需要显示同一灰阶的像素都能达到统一的稳定状态,如此提高了显示的亮度均匀性。
详细的驱动方法可参照实施例4。
可选地,第一开关子电路1包括第一晶体管T1,第一晶体管T1的栅极作为第一开关子电路1的控制端1a,第一晶体管T1的第一极作为第一开关子电路1的第一端1b,第一晶体管T1的第二极作为第一开关子电路1的第二端1c。
可选地,第二开关子电路2包括第二晶体管T2,第二晶体管T2的栅极作为第二开关子电路2的控制端2a,第二晶体管T2的第一极作为第二开关子电路2的第一端2b,第二晶体管T2的第二极作为第二开关子电路2的第二端2c。
即由晶体管实现开关的功能。当然晶体管可是MOS管,BJT管等各种类型的器件,只要能够实现开关功能即可。
可选地,第一存储子电路3包括第一电容C1,第一电容C1的一端连接第二开关子电路2的控制端,其另一端连接固定电压端Vcom。
可选地,第二存储子电路4包括第二电容C2,第二电容C2的一端连接第二开关子电路2的第二端,其另一端连接固定电压端Vcom。
即由电容来存储第二开关子电路2的控制端2a的电压,或者由电容来存储第二开关子电路2的第二端2c的电压(直接决定显示的灰阶的电压)。
在图1所示的具体例子为液晶显示面板的例子,第二电容C2所存储的电压决定液晶分子的翻转状态。由液晶显示面板的结构,还存在与第二电容C2并联的液晶电容Clc。上述的固定电压端Vcom可以是公共电压端当然也可是接地端,只要其电压值保持稳定即可。
对应液晶显示面板而言,第一电容C1可以是仅形成在其中一个显示基板上,当然也可是其两个电极分别形成在相对的两个显示基板上。第二电容C2的情况与此相同。
需要说明的是,极限情况下,第一电容C1也可以由第二晶体管T2的栅电极对地的寄生电容来实现(只要该电容足够大,或者漏电流足够小)。即第一电容C1可以不是单独设置的器件。
实施例2:
参见图1,本实施例提供一种显示面板,包括呈阵列式分布的像素电路,像素电路为实施例1的像素电路,显示面板还包括沿行方向延伸的多条栅线G、沿列方向延伸的多条第一数据线D1、沿列方向延伸的多条第二数据线D2;每行像素电路对应一条栅线G,每列像素电路对应一条第一数据线D1以及一条第二数据线D2;第一开关子电路1的控制端1a连接对应的栅线G,第一开关子电路1的第一端1b连接对应的第一数据线D1,第二开关子电路2的第一端2b连接对应的第二数据线D2。
图1中仅示出了其中一条栅线G、一条第一数据线D1、一条第二数据线D2。本领域技术人员容易理解,实际的显示面板中,它们是沿行方向和列方向周期性排布的。
栅线G的作用是使对应行像素电路中的第一开关子电路1的第一端1b和第二端1c导通。第一数据线D1的作用是向对应列的第一开关子电路1的第一端1b提供能够有效电压(该有效电压用于控制对应的第二开关子电路2的第一端2b和第二端2c导通)。第二数据线D2的作用是向对应列的第二开关子电路2的第一端2b提供所需的数据电压。
该显示面板可实现一次性向其中所有需要同一数据电压的像素电路写入该同一数据电压,从而在高分辨率低灰阶数的场景中提高亮度的均匀性。详细的驱动过程参见实施例4。
实施例3:
本实施例提供一种显示装置,包括实施例2的显示面板。
具体的,该显示装置可为液晶显示模组、有机发光二极管(OLED)显示模组、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
不论哪种类型的显示装置,其像素电路中均需要存储数据电压,从而可以实现一次性向所有需要同一数据电压的像素电路写入该数据电压。
实施例4:
参见图2,本实施例提供一种应用于实施例3的显示面板的驱动方法。以下结合图1所示电路图和图3所示时序图进行说明。该驱动包括以下步骤。
在步骤S1,即在第一阶段,依次向各栅线G提供有效电压脉冲,并向有效像素行中第二存储子电路4需要写入第一数据电压的像素电路所对应的第一数据线D1提供有效电压,有效像素行为当前其对应的栅线G被施加有效电压的像素行。
以NMOS管构成各开关子电路为例,有效电压脉冲即高电平脉冲。
图3中G1-Gn表示沿扫描方向第一根栅线G到最后一根栅线G上施加的信号波形。D11-D1n表示各第一数据线D1上施加的信号波形。D21-D2n表示各第二数据线D2上施加的信号的波形。
在第一条栅线G上被施加高电压脉冲期间,第一行像素电路中所有需要被写入第一数据电压的像素电路所对应的第一数据线D1上被施加有效电压,不需要写入第一数据电压的像素电路所对应的第一数据线D1上被施加无效电压。从而在第一行像素中,所有需要写入第一数据电压的像素电路中的第一电容C1上都存储该有效电压(即第一行像素电路中所有需要写入第一数据电压的像素电路中的第二晶体管T2能够保持导通状态)。随后向第二条栅线G提供高电平脉冲,在此期间第二行像素电路中所有需要被写入第一数据电压的像素电路中的第一电容C1存储有效电压。一直到最后一行像素电路中所有需要被写入第一数据电压的的像素电路中的第一电容C1存储有电压。
从而整个显示面板中,所有需要被写入第一数据电压的像素电路中第二晶体管T2都保持导通状态,所有不需要被写入第一数据电压的像素电路中第二晶体管T2都保持关断状态。
在步骤S2,即在第二阶段,同时向各栅线G提供无效电压,同时向各第二数据线D2提供第一数据电压。
由于所有栅线G上都被施加了无效电压,所有第一晶体管T1都是关断状态的,故此时不论第一数据线D1上被施加什么信号,都不会影响第二晶体管T2的栅极的状态。当然出于节能的目的,此时所有第一数据线D1上都被施加了低电压。
由于所有需要第一数据电压的像素电路中第二晶体管T2都是导通的,此时向所有第二数据线D2都提供第一数据电压,那么所有需要第一数据电压的像素电路中第二电容C2都能存储该第一数据电压。从而控制所有需要显示第一数据电压所对应的灰阶的像素(或亚像素)完成一次刷新。
在这种驱动方式中,对显示面板中所有需要刷新同一灰阶的像素(或亚像素)同时进行刷新,一帧图像的刷新是按照灰阶分为不同轮次。对于灰阶数较少的情况,每个灰阶所分配的刷新时间足够长,从而保证了显示面板中亮度的均匀性。
需要说明的是,在步骤S1,第一电容C1的容值可以比较小,即开启第二晶体管T2所需的时间比较短,从而整体上步骤S1的消耗的时间也是比较短的。
当然步骤S2也可按照如下方式进行:向其中一条栅线G提供有效电压,并向有效像素行中的第二存储子电路4需要写入第一数据电压的像素电路所对应的第一数据线D1提供有效电压,向各第二数据线D2提供第一数据电压。
同样能够实现在同一时刻,显示面板中所有需要被写入第一数据电压的像素电路同时被写入第一数据电压。按照上述方法,随后同样可以一次性向显示面板中所有需要被写入第二数据电压的像素电路写入第二数据电压。以此类推。
可选地,在第二阶段之后还包括:在第三阶段,向各栅线G提供有效电压,并向所有第一数据线D1提供无效电压。
即在第三阶段,一次性将所有第二晶体管T2设置为关断状态。不论此时第二数据线D2上是否被施加第一数据电压,第一电容C1都可以稳定地保持有效电压。
可选地,在第三阶段中保持向各第二数据线D2提供第一数据电压,在第三阶段之后还包括:在第四阶段,保持当前各栅线G和各第一数据线D1上的信号不变,向各第二数据线D2提供复位电压。
即在第四阶段,将所有第二电容C2所存储的第一数据电压恢复呈统一的复位电压。复位电压例如是地电压或者公共电压等。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种像素电路,其特征在于,包括第一开关子电路、第二开关子电路、第一存储子电路、第二存储子电路;
所述第一开关子电路包括控制端、第一端、第二端,所述第二开关子电路包括控制端、第一端、第二端;
所述第一开关子电路的控制端用于连接栅线,所述第一开关子电路的第一端用于连接第一数据线,所述第一开关子电路的第二端连接所述第二开关子电路的控制端,所述第一开关子电路的控制端用于控制其第一端和第二端之间的通断;
所述第二开关子电路的第一端用于连接第二数据线,所述第二开关子电路的控制端用于控制其第一端和第二端之间的通断;
所述第一存储子电路用于存储所述第二开关子电路的控制端的电压,所述第二存储子电路用于存储所述第二开关子电路的第二端的电压。
2.根据权利要求1所述的像素电路,其特征在于,所述第一开关子电路包括第一晶体管,所述第一晶体管的栅极作为所述第一开关子电路的控制端,所述第一晶体管的第一极作为所述第一开关子电路的第一端,所述第一晶体管的第二极作为所述第一开关子电路的第二端。
3.根据权利要求1所述的像素电路,其特征在于,所述第二开关子电路包括第二晶体管,所述第二晶体管的栅极作为所述第二开关子电路的控制端,所述第二晶体管的第一极作为所述第二开关子电路的第一端,所述第二晶体管的第二极作为所述第二开关子电路的第二端。
4.根据权利要求1所述的像素电路,其特征在于,所述第一存储子电路包括第一电容,所述第一电容的一端连接所述第二开关子电路的控制端,其另一端连接固定电压端。
5.根据权利要求1所述的像素电路,其特征在于,所述第二存储子电路包括第二电容,所述第二电容的一端连接所述第二开关子电路的第二端,其另一端连接固定电压端。
6.一种显示面板,包括呈阵列式分布的像素电路,其特征在于,所述像素电路为根据权利要求1-5任意一项所述的像素电路,所述显示面板还包括沿行方向延伸的多条栅线、沿列方向延伸的多条第一数据线、沿列方向延伸的多条第二数据线;每行像素电路对应一条栅线,每列像素电路对应一条第一数据线以及一条第二数据线;所述第一开关子电路的控制端连接对应的栅线,所述第一开关子电路的第一端连接对应的第一数据线,所述第二开关子电路的第一端连接对应的第二数据线。
7.一种显示装置,其特征在于,包括根据权利要求6所述的显示面板。
8.一种应用于权利要求6的显示面板的驱动方法,其特征在于,包括:
在第一阶段,依次向各所述栅线提供有效电压脉冲,并向有效像素行中第二存储子电路需要写入第一数据电压的像素电路所对应的第一数据线提供有效电压,所述有效像素行为当前其对应的栅线被施加有效电压的像素行;
在第二阶段,同时向各所述栅线提供无效电压,同时向各所述第二数据线提供第一数据电压,或者
在第二阶段,向其中一条所述栅线提供有效电压,并向有效像素行中的第二存储子电路需要写入第一数据电压的像素电路所对应的第一数据线提供有效电压,向各所述第二数据线提供第一数据电压。
9.根据权利要求8所述的驱动方法,其特征在于,在所述第二阶段之后还包括:
在第三阶段,向各所述栅线提供有效电压,并向所有第一数据线提供无效电压。
10.根据权利要求9所述的驱动方法,其特征在于,在所述第三阶段中保持向各所述第二数据线提供第一数据电压,在所述第三阶段之后还包括:
在第四阶段,保持当前各所述栅线和各所述第一数据线上的信号不变,向各所述第二数据线提供复位电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910412748.5A CN110033729B (zh) | 2019-05-17 | 2019-05-17 | 像素电路、显示面板及驱动方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910412748.5A CN110033729B (zh) | 2019-05-17 | 2019-05-17 | 像素电路、显示面板及驱动方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110033729A CN110033729A (zh) | 2019-07-19 |
CN110033729B true CN110033729B (zh) | 2022-10-04 |
Family
ID=67242537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910412748.5A Active CN110033729B (zh) | 2019-05-17 | 2019-05-17 | 像素电路、显示面板及驱动方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110033729B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101245944B1 (ko) * | 2006-05-10 | 2013-03-21 | 엘지디스플레이 주식회사 | 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법 |
JP5452616B2 (ja) * | 2009-12-10 | 2014-03-26 | シャープ株式会社 | 画素回路及び表示装置 |
CN103383834B (zh) * | 2013-07-02 | 2015-08-05 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板及显示装置 |
JP6706971B2 (ja) * | 2016-06-02 | 2020-06-10 | 株式会社Joled | 表示装置 |
CN106782271B (zh) * | 2017-01-11 | 2019-12-27 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板及显示装置 |
CN107221300A (zh) * | 2017-07-26 | 2017-09-29 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示基板、显示装置 |
CN108597468B (zh) * | 2018-04-26 | 2019-12-06 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板、显示装置、存储介质 |
CN108806629B (zh) * | 2018-07-03 | 2020-12-01 | 京东方科技集团股份有限公司 | 像素单元及其驱动方法、显示面板 |
-
2019
- 2019-05-17 CN CN201910412748.5A patent/CN110033729B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110033729A (zh) | 2019-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508298B2 (en) | Display panel and driving method thereof and display device | |
CN111696486B (zh) | 一种像素驱动电路及其驱动方法、显示基板及显示装置 | |
CN107316613B (zh) | 像素电路、其驱动方法、有机发光显示面板及显示装置 | |
US11151946B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
US7586473B2 (en) | Active matrix array device, electronic device and operating method for an active matrix array device | |
CN113299230B (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
CN107908310B (zh) | 像素电路及其驱动方法、显示装置 | |
CN107068057B (zh) | 一种像素驱动电路、其驱动方法及显示面板 | |
CN112992070B (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN111243514B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN106920510B (zh) | 有机发光显示器及其驱动方法 | |
EP1410371A2 (en) | Active matrix display devices | |
US11238768B2 (en) | Pixel circuit and driving method thereof, display substrate, and display device | |
JPWO2011055572A1 (ja) | 表示装置 | |
CN107038989B (zh) | 有机发光显示器及其驱动方法 | |
CN110930944B (zh) | 显示面板的驱动方法和显示装置 | |
CN113990259B (zh) | 像素驱动电路及显示面板 | |
WO2022110220A1 (zh) | 像素电路、其驱动方法及显示装置 | |
CN111508421A (zh) | 像素电路及其驱动方法、显示面板及显示装置 | |
CN109256086A (zh) | 像素电路及其驱动方法、阵列基板、显示面板 | |
CN114974111A (zh) | 像素电路、显示面板及显示装置 | |
US9208714B2 (en) | Display panel for refreshing image data and operating method thereof | |
KR20190036447A (ko) | 표시패널과 이를 이용한 oled 표시 장치 | |
CN110033729B (zh) | 像素电路、显示面板及驱动方法、显示装置 | |
JP2014191836A (ja) | シフトレジスタ回路および画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |