CN107316613B - 像素电路、其驱动方法、有机发光显示面板及显示装置 - Google Patents

像素电路、其驱动方法、有机发光显示面板及显示装置 Download PDF

Info

Publication number
CN107316613B
CN107316613B CN201710644124.7A CN201710644124A CN107316613B CN 107316613 B CN107316613 B CN 107316613B CN 201710644124 A CN201710644124 A CN 201710644124A CN 107316613 B CN107316613 B CN 107316613B
Authority
CN
China
Prior art keywords
transistor
node
pole
grid
signal end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710644124.7A
Other languages
English (en)
Other versions
CN107316613A (zh
Inventor
高娅娜
朱仁远
向东旭
李玥
陈泽源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201710644124.7A priority Critical patent/CN107316613B/zh
Publication of CN107316613A publication Critical patent/CN107316613A/zh
Application granted granted Critical
Publication of CN107316613B publication Critical patent/CN107316613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种像素电路、其驱动方法、有机发光显示面板及显示装置，通过初始化模块包括的第一晶体管以及在第一晶体管导通时导通控制模块控制第一节点与第二节点导通，可以在初始化阶段同时对第一节点、第二节点以及第三节点进行复位，即对驱动晶体管的栅极、第一极以及第二极进行完全复位，可以避免第一节点与第二节点寄生电容造成的差异，避免电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段均对驱动晶体管进行完全复位，还可以防止驱动晶体管的阈值电压发生偏移导致的残影现象出现。

Description

像素电路、其驱动方法、有机发光显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路、其驱动方法、有机发光显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点。目前，在手机、PDA、数码相机等平板显示领域，OLED已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。
现有的一种像素电路的结构，如图1所示，包括6个开关晶体管：M01～M06、1个驱动晶体管M0和1个电容C0。图1所示的像素电路对应的输入时序图如图2所示。该像素电路虽然可以通过内部补偿改善因工艺和晶体管老化造成的驱动晶体管M0的阈值电压漂移导致的显示不均的问题，但是在高低灰阶切换后存在第一帧亮度不一致的问题。并且，该像素电路发光一段时间后，由于偏压应力会使驱动晶体管的阈值电压发生偏移，受偏移变化不同影响，出现迟滞效应，进而导致残影现象出现。
发明内容
本发明实施例提供一种像素电路、其驱动方法、有机发光显示面板及显示装置，用以改善现有像素电路存在的残影以及高低灰阶切换后存在的第一帧亮度不一致的问题。
因此，本发明实施例提供了一种像素电路，包括：导通控制模块、初始化模块、数据写入模块、发光控制模块、驱动控制模块、存储模块以及发光器件；
所述驱动控制模块包括：驱动晶体管；所述驱动晶体管的栅极与第一节点相连，所述驱动晶体管的第一极与第二节点相连，所述驱动晶体管的第二极与第三节点相连；
所述初始化模块包括：第一晶体管与第二晶体管；所述第一晶体管的栅极与第一扫描信号端相连，所述第一晶体管的第一极与参考信号端相连，所述第一晶体管的第二极与所述第一节点相连；所述第二晶体管的栅极与第二扫描信号端相连，所述第二晶体管的第一极与所述参考信号端相连，所述第二晶体管的第二极与所述发光器件的第一端相连；
所述数据写入模块包括：第三晶体管；所述第三晶体管的栅极与所述第二扫描信号端相连，所述第三晶体管的第一极与数据信号端相连，所述第三晶体管的第二极与所述第二节点相连；
所述发光控制模块分别与发光控制信号端、第一电源端、所述第二节点、所述第三节点以及所述发光器件的第一端相连；所述发光器件的第二端与第二电源端相连；所述发光控制模块用于在所述发光控制信号端的控制下通过所述驱动晶体管驱动所述发光器件发光；
所述存储模块分别与所述第一电源端以及所述第一节点相连，用于保持所述第一节点的电压稳定；
所述导通控制模块分别与导通控制信号端、所述第一节点以及所述第三节点相连，用于分别在所述第一晶体管与所述第三晶体管导通时，在所述导通控制信号端的控制下将所述第一节点与所述第三节点导通。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种像素电路。
相应地，本发明实施例还提供了一种采用本发明实施例提供的上述任一种像素电路的驱动方法，包括：
初始化阶段，所述初始化模块中的第一晶体管导通将参考信号端的信号提供给所述驱动控制模块中的驱动晶体管的栅极，所述导通控制模块使所述驱动晶体管的栅极与第二极导通，对所述驱动晶体管的栅极、第一极以及第二极进行初始化；
数据写入阶段，所述初始化模块中的第二晶体管导通将参考信号端的信号提供给所述发光器件，所述数据写入模块中的第三晶体管导通将数据信号端的数据信号提供给驱动晶体管，所述导通控制模块使所述驱动晶体管的栅极与第二极导通，将数据信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极；
发光阶段，所述发光控制模块使所述第一电源端与所述第二节点导通，并使所述第三节点与所述发光器件的第一端导通，所述驱动晶体管在其栅极与第一极的电压的控制下驱动所述发光器件发光。
本发明有益效果如下：
本发明实施例提供的像素电路、其驱动方法、有机发光显示面板及显示装置，通过初始化模块包括的第一晶体管以及在第一晶体管导通时导通控制模块控制第一节点与第二节点导通，可以在初始化阶段同时对第一节点、第二节点以及第三节点进行复位，即对驱动晶体管的栅极、第一极以及第二极进行完全复位，可以避免第一节点与第二节点寄生电容造成的差异，避免电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段均对驱动晶体管进行完全复位，还可以防止驱动晶体管的阈值电压发生偏移导致的残影现象出现。
附图说明
图1为现有技术中像素电路的结构示意图；
图2为现有技术中的像素电路对应的输入时序图；
图3为本发明实施例提供的像素电路的结构示意图；
图4a为本发明实施例提供的像素电路的具体结构示意图之一；
图4b为本发明实施例提供的像素电路的具体结构示意图之二；
图4c为本发明实施例提供的像素电路的具体结构示意图之三；
图5a为本发明实施例提供的像素电路的具体结构示意图之四；
图5b为本发明实施例提供的像素电路的具体结构示意图之五；
图5c为本发明实施例提供的像素电路的具体结构示意图之六；
图6a为本发明实施例提供的像素电路的具体结构示意图之七；
图6b为本发明实施例提供的像素电路的具体结构示意图之八；
图6c为本发明实施例提供的像素电路的具体结构示意图之九；
图6d为本发明实施例提供的像素电路的具体结构示意图之十；
图7a为实施例一中的输入时序图；
图7b为实施例二与实施例四中的输入时序图；
图7c为实施例三中的输入时序图；
图8为本发明实施例提供的像素电路的驱动方法的流程图；
图9为本发明实施例提供的显示装置的结构示意图。
具体实施方式
通过对图1的像素电路进行仿真模拟，当第n-1帧为0灰阶，第n帧为255灰阶，第n+1帧为255灰阶时，对第一节点N1和第二节点N2在不同时间段时的电位进行检测，检测结果如下表1所示。
表1
由上述表1可以看出，在初始化阶段，第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位不同。这是由于在初始化阶段时，第n帧的第一节点N1的电位-3V是由3.44V切换过来的，而第n+1帧的第一节点N1的电位-3V是由1.5V切换过来的，由于像素电路中第一节点N1和第二节点N2之间存在寄生电容，而第二节点N2在初始化阶段处于悬空状态，因此第一节点N1的电压变化ΔV不一致会导致在初始化阶段时第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位不同，进而导致在数据写入阶段时，第n帧时第一节点N1的电位与第n+1帧时第一节点N1节点的电位不同，从而造成第n帧亮度与第n+1帧亮度不一致的问题。
有鉴于此，本发明实施例提供了一种像素电路、其驱动方法、有机发光显示面板及显示装置，通过在初始化阶段时同时对第一节点N1和第二节点N2进行复位，避免二者寄生电容造成的差异带来亮度不一致的问题。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路、其驱动方法、有机发光显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种像素电路，如图3所示，包括：导通控制模块1、初始化模块2、数据写入模块3、发光控制模块4、驱动控制模块5、存储模块6以及发光器件L；
驱动控制模块5包括：驱动晶体管M0；驱动晶体管M0的栅极与第一节点N1相连，驱动晶体管M0的第一极与第二节点N2相连，驱动晶体管M0的第二极与第三节点N3相连；
初始化模块2包括：第一晶体管M1与第二晶体管M2；第一晶体管M1的栅极与第一扫描信号端Scan1相连，第一晶体管M1的第一极与参考信号端VREF相连，第一晶体管M1的第二极与第一节点N1相连；第二晶体管M2的栅极与第二扫描信号端Scan2相连，第二晶体管M2的第一极与参考信号端VREF相连，第二晶体管M2的第二极与发光器件L的第一端相连；
数据写入模块3包括：第三晶体管M3；第三晶体管M3的栅极与第二扫描信号端Scan2相连，第三晶体管M3的第一极与数据信号端DATA相连，第三晶体管M3的第二极与第二节点N2相连；
发光控制模块4分别与发光控制信号端EMIT、第一电源端PVDD、第二节点N2、第三节点N3以及发光器件L的第一端相连；发光器件L的第二端与第二电源端PVEE相连；发光控制模块4用于在发光控制信号端EMIT的控制下通过驱动晶体管M0驱动发光器件L发光；
存储模块6分别与第一电源端PVDD以及第一节点N1相连，用于保持第一节点N1的电压稳定；
导通控制模块1分别与导通控制信号端CS0、第一节点N1以及第三节点N3相连，用于分别在第一晶体管M1与第三晶体管M3导通时，在导通控制信号端CS0的控制下将第一节点N1与第三节点N3导通。
本发明实施例提供的上述像素电路中，通过初始化模块包括的第一晶体管以及在第一晶体管导通时导通控制模块控制第一节点与第二节点导通，可以在初始化阶段同时对第一节点、第二节点以及第三节点进行复位，即对驱动晶体管的栅极、第一极以及第二极进行完全复位，可以避免第一节点与第二节点寄生电容造成的差异，避免电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段均对驱动晶体管进行完全复位，还可以防止驱动晶体管的阈值电压发生偏移导致的残影现象出现。
具体地，在本发明实施例提供的像素电路中，第一电压端的电压一般为正电压，第二电压端的电压一般为负电压或接地。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例提供的像素电路中，驱动晶体管为P型晶体管，对于驱动晶体管为N型晶体管的情况，设计原理与本发明相同，也属于本发明保护的范围。
具体地，在本发明实施例提供的像素电路中，发光器件一般为有机发光二极管，并且该有机发光二极管的正极为发光器件的第一端，负极为发光器件的第二端。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图6d所示，发光控制模块4可以包括：第七晶体管M7与第八晶体管M8；
第七晶体管M7的栅极与发光控制信号端EMIT相连，第七晶体管M7的第一极与第一电源端PVDD相连，第七晶体管M7的第二极与第二节点N2相连；
第八晶体管M8的栅极与发光控制信号端EMIT相连，第八晶体管M8的第一极与第三节点N3相连，第八晶体管M8的第二极与发光器件L的第一端相连。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图6d所示，第七晶体管M7与第八晶体管M8可以为P型晶体管。当然，第七晶体管与第八晶体管也可以为N型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的像素电路中，第七晶体管在发光控制信号端的控制下处于导通状态时，可以将第一电源端与第二节点导通，即将第一电源端与驱动晶体管的第一极导通。第八晶体管在发光控制信号端的控制下处于导通状态时，可以将第三节点与发光器件的第一端导通，即将驱动晶体管的第二极与发光器件的第一端导通。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图6d所示，存储模块6可以包括存储电容Cst；存储电容Cst的第一端与第一电源端PVDD相连，第二端与第一节点N1相连。其中，存储电容Cst可以保持第一节点N1的电压稳定，即驱动晶体管M0的栅极的电压稳定。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图5c所示，导通控制信号端可以包括：第一导通控制子信号端CS01与第二导通控制子信号端CS02；
导通控制模块1可以包括：第四晶体管M4与第五晶体管M5；第四晶体管M4的栅极与第一导通控制子信号端CS01相连，第四晶体管M4的第一极与第一节点N1相连，第四晶体管M4的第二极与第三节点N3相连；
第五晶体管M5的栅极与第二导通控制子信号端CS02相连，第五晶体管M5的第一极与第一节点N1相连，第五晶体管M5的第二极与第三节点N3相连。
在具体实施时，在本发明实施例提供的像素电路中，如图4a与图5a所示，第四晶体管M4与第五晶体管M5可以为P型晶体管。或者，第四晶体管与第五晶体管也可以为N型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的像素电路中，第四晶体管在第一导通控制子信号端的信号的控制下处于导通状态时，可以将第一节点与第三节点导通，即将驱动晶体管的栅极与第二极导通，使驱动晶体管处于二极管结构。第五晶体管在第二导通控制子信号端的控制下处于导通状态时，可以将第一节点与第三节点导通，即将驱动晶体管的栅极与第二极导通，使驱动晶体管处于二极管结构。从而在第一晶体管导通时，可以使参考信号端的信号通过二极管结构的驱动晶体管向第二节点充电，以对第二节点进行复位，以及使驱动晶体管流过较大的电流，恢复驱动晶体管因偏压应力引起的阈值电压偏移，改善驱动晶体管的迟滞效应，避免残影现象出现。并且在第三晶体管导通时，可以使数据信号端的数据信号通过二极管结构的驱动晶体管向第一节点充电，以将数据信号与阈值晶体管的阈值电压写入第一节点。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图4c所示，第四晶体管M4可以为单栅极结构。这样可以使工艺简单。或者，如图5a至图5c所示，第四晶体管M4也可以为双栅极结构，并且双栅极结构包括串联的第一子晶体管M41和第二子晶体管M42；其中，第一子晶体管M41的栅极和第二子晶体管M42的栅极均与第一导通控制子信号端CS01相连，第一子晶体管M41的第一极与第一节点N1相连，第一子晶体管M41的第二极与第二子晶体管M42的第一极相连，第二子晶体管M42的第二极与第三节点N3相连。这样可以减少第四晶体管M4截止时的漏电流，在发光器件L发光时，有利于减少第四晶体管M4的漏电流对驱动晶体管M0的干扰，避免影响驱动晶体管M0驱动发光器件发光的工作电流。
在具体实施时，在本发明实施例提供的像素电路中，如图4a至图4c所示，第五晶体管M5可以为单栅极结构。这样可以使工艺简单。或者，如图5a至图5c所示，第五晶体管M5也可以为双栅极结构，该双栅极结构包括串联的第三子晶体管M51和第四子晶体管M52；其中，第三子晶体管M51的栅极和第四子晶体管M52的栅极均与第二导通控制子信号端CS02相连，第三子晶体管M51的第一极与第一节点N1相连，第三子晶体管M51的第二极与第四子晶体管M52的第一极相连，第四子晶体管M52的第二极与第三节点N3相连。。这样可以减少第五晶体管M5截止时的漏电流，在发光器件L发光时，有利于减少第五晶体管M5的漏电流对驱动晶体管M0的干扰，避免影响驱动晶体管M0驱动发光器件发光的工作电流。
为了降低信号线的设置，节省信号端口数量，节省布线空间，在具体实施时，在本发明实施例提供的像素电路中，可以将第一导通控制子信号端与第一扫描信号端设置为同一信号端。具体地，如图4b与图5b所示，第四晶体管M4的栅极与第一晶体管M1的栅极均与第一扫描信号端Scan1相连，并且第一晶体管M1与第四晶体管M4为P型晶体管。当然第一晶体管M1与第四晶体管M4也可以为P型晶体管，在此不作限定。
或者，在具体实施时，在本发明实施例提供的像素电路中，也可以将第一导通控制子信号端与发光控制信号端设置为同一信号端。具体地，如图4c与图5c所示，第四晶体管M4的栅极、第七晶体管M7的栅极以及第八晶体管M8的栅极均与发光控制信号端EMIT相连，并且第四晶体管M4为N型晶体管，第七晶体管M7与第八晶体管M8为P型晶体管。当然，第四晶体管M4也可以为P型晶体管，第七晶体管M7与第八晶体管M8也可以为N型晶体管，在此不作限定。
为了降低信号线的设置，节省信号端口数量，节省布线空间，在具体实施时，在本发明实施例提供的像素电路中，可以将第二导通控制子信号端与第二扫描信号端设置为同一信号端。具体地，如图4b、图4c、图5b以及图5c所示，第五晶体管M5的栅极、第二晶体管M2的栅极以及第三晶体管M3的栅极均与第二扫描信号端Scan2相连。并且，第二晶体管M2、第三晶体管M3以及第五晶体管M5均为N型晶体管。当然，第二晶体管M2、第三晶体管M3以及第五晶体管M5也可以均为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的像素电路中，如图6a至图6d所示，导通控制模块1也可以包括：第六晶体管M6；第六晶体管M6的栅极与导通控制信号端CS0相连，第六晶体管M6的第一极与第一节点N1相连，第六晶体管M6的第二极与第三节点N3相连。
在具体实施时，在本发明实施例提供的像素电路中，如图6a与图6c所示，第六晶体管M6可以为P型晶体管。当然，第六晶体管也可以为N型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的像素电路中，第六晶体管在导通控制信号端的控制下处于导通状态时，可以将第一节点与第三节点导通，即将驱动晶体管的栅极与第二极导通，使驱动晶体管处于二极管结构。从而在第一晶体管导通时，可以使参考信号端的信号通过二极管结构的驱动晶体管向第二节点充电，以对第二节点进行复位，以及使驱动晶体管流过较大的电流，恢复驱动晶体管因偏压应力引起的阈值电压偏移，改善驱动晶体管的迟滞效应，避免残影现象出现。并且在第三晶体管导通时，可以使数据信号端的数据信号通过二极管结构的驱动晶体管向第一节点充电，以将数据信号与阈值晶体管的阈值电压写入第一节点。
为了降低信号线的设置，节省信号端口数量，节省布线空间，在具体实施时，在本发明实施例提供的像素电路中，可以使导通控制信号端与发光控制信号端设置为同一信号端。具体地，如图6b与图6d所示，第六晶体管M6的栅极、第七晶体管M7的栅极以及第八晶体管M8的栅极均与发光控制信号端EMIT相连。并且，第六晶体管M6为N型晶体管，第七晶体管M7与第八晶体管M8为P型晶体管。当然，第六晶体管M6也可以为P型晶体管，第七晶体管M7与第八晶体管M8也可以为N型晶体管，在此不作限定。
在具体实施时，在本发明实施例提供的像素电路中，如图6a与图6b所示，第六晶体管M6可以为单栅极结构。这样可以使工艺简单。或者，如图6c与图6d所示，第六晶体管M6也可以为双栅极结构，该双栅极结构包括串联的第五子晶体管M61和第六子晶体管M62；其中，第五子晶体管M61的栅极和第六子晶体管M62的栅极均与导通控制信号端CS0相连，第五子晶体管M61的第一极与第一节点N1相连，第五子晶体管M61的第二极与第六子晶体管M62的第一极相连，第六子晶体管M62的第二极与第三节点N3相连。这样可以减少第六晶体管M6截止时的漏电流，在发光器件L发光时，有利于减少第六晶体管M6的漏电流对驱动晶体管M0的干扰，避免影响驱动晶体管M0驱动发光器件发光的工作电流。
在具体实施时，在本发明实施例提供的像素电路中，如图3至图6d所示，第一晶体管M1也可以为双栅极结构，该双栅极结构包括串联的第七子晶体管M11和第八子晶体管M12；其中，第七子晶体管M11的栅极和第八子晶体管M12的栅极均与第一扫描信号端Scan1相连，第七子晶体管M11的第一极与参考信号端VREF相连，第七子晶体管M11的第二极与第八子晶体管M12的第一极相连，第八子晶体管M12的第二极与第一节点N1相连。这样可以减少第一晶体管M1截止时的漏电流，在发光器件L发光时，有利于减少第一晶体管M1的漏电流对驱动晶体管M0的干扰，避免影响驱动晶体管M0驱动发光器件发光的工作电流。当然，第一晶体管也可以为单栅极结构。这样可以使工艺简单。
具体地，在本发明实施例提供的像素电路中，从降低漏电流的角度考虑，任意晶体管均可以设置为双栅极结构，在此不作限定。
以上仅是举例说明本发明实施例提供的像素电路中各模块的具体结构，在具体实施时，上述各模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
具体地，为了制作工艺统一，本发明实施例提供的像素电路中，如图4a、图4b、图5a、图5b、图6a以及图6c所示，所有晶体管可以均为P型晶体管。当然，所有晶体管也可以均为N型晶体管，在此不作限定。
具体地，在本发明实施例提供的像素电路中，P型晶体管在低电位信号作用下导通，在高电位信号作用下截止；N型晶体管在高电位信号作用下导通，在低电位信号作用下截止。
具体地，在本发明实施例提供的像素电路中，上述各晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，在此不作限定。并且根据上述各晶体管的类型不同以及各晶体管的栅极的信号的不同，可以将上述晶体管的第一极作为源极，第二极作为漏极，或者将晶体管的第一极作为漏极，第二极作为源极，在此不作具体区分。
下面结合电路时序图对本发明实施例提供的像素电路的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。
实施例一、
以图4a所示的像素电路为例，其中，第四晶体管M4与第五晶体管M5为单栅极结构；其对应的输入时序图如图7a所示。具体地，主要选取如图7a所示的输入时序图中的初始化阶段T1、数据写入阶段T2和发光阶段T3三个阶段。
在初始化阶段T1，Scan1＝0，Scan2＝1，CS01＝0，CS02＝1，EMIT＝1。
由于Scan1＝0，因此第一晶体管M1导通并将参考信号端VREF的信号提供给第一节点N1，使第一节点N1的电压为参考信号端VREF的电压Vref。由于CS01＝0，因此第四晶体管M4导通以将第一节点N1与第三节点N3导通，因此第三节点N3的电压也为Vref，以及使驱动晶体管M0处于二极管结构。第一节点N1的电压Vref通过二极管结构的驱动晶体管M0对第二节点N2进行充电，直至第二节点N2的电压变为Vref+|Vth|。从而对驱动晶体管M0的栅极、第一极以及第二极进行复位，因此可以使第一节点N1与第二节点N2的电位在每一帧中均保持一致。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于CS02＝1，因此第五晶体管M5截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在数据写入阶段T2，Scan1＝1，Scan2＝0，CS01＝1，CS02＝0，EMIT＝1。
由于Scan2＝0，因此第二晶体管M2与第三晶体管M3均导通，其中，由于第二晶体管M2导通并将参考信号端VREF的信号提供给发光器件L的第一端，以对发光器件L进行复位，避免上一帧发光对本帧发光的影响。由于CS02＝0，因此第五晶体管M5导通以将第一节点N1与第三节点N3导通，使驱动晶体管M0处于二极管结构。由于第三晶体管M3导通并将数据信号端DATA的数据信号提供给第二节点N2，使第二节点N2的电压变为数据信号的电压Vdata。第二节点N2的电压Vdata通过二极管结构的驱动晶体管M0对第一节点N1进行充电，直至第一节点N1的电压变为Vdata-|Vth|。此阶段中驱动晶体管M0的源栅电压Vsg从|Vth|→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于CS01＝1，因此第四晶体管M4截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在发光阶段T3，Scan1＝1，Scan2＝1，CS01＝1，CS02＝1，EMIT＝0。
由于EMIT＝0，因此第七晶体管M7与第八晶体管M8均导通。第七晶体管M7导通并将第一电源端PVDD的信号提供给第二节点N2，使第二节点N2的电压为第一电源端PVDD的电压Vdd，此时驱动晶体管M0的源栅电压Vsg＝Vdd-Vdata+|Vth|，驱动晶体管M0产生驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata)2；第八晶体管M8导通，以使驱动晶体管M0的工作电流IL驱动发光器件L工作发光。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于CS01＝1，因此第四晶体管M4截止。由于CS02＝1，因此第五晶体管M5截止。
通过实施例一可以看出，第一导通控制子信号端CS01的信号可以与第一扫描信号端Scan1的信号的相位相同，因此采用第一导通控制子信号端与第一扫描信号端共用的像素电路的工作过程可以参见实施例一中像素电路的工作过程，在此不作赘述。或者，第二导通控制子信号端CS02的信号也可以与第二扫描信号端Scan2的信号的相位相同，因此采用第二导通控制子信号端与第二扫描信号端共用的像素电路的工作过程也可以参见实施例一中像素电路的工作过程，在此不作赘述。并且，在采用第一导通控制子信号端与第一扫描信号端共用以及第二导通控制子信号端与第二扫描信号端共用的像素电路(如图4b所示)的工作过程也可以参见实施例一中像素电路的工作过程，在此不作赘述。
并且，在图4a所示的像素电路的基础上将第四晶体管M4与第五晶体管M5设置为双栅极结构的像素电路，即如图5a所示的像素电路，其工作过程也可以参见实施例一中像素电路的工作过程，在此不作赘述。或者，在图4b所示的像素电路的基础上将第四晶体管M4与第五晶体管M5设置为双栅极结构时的像素电路，即图5b所示的像素电路，其工作过程也可以参见实施例一中像素电路的工作过程，在此不作赘述。
实施例二、
以图4c所示的像素电路为例，其中，第四晶体管M4与第五晶体管M5为单栅极结构；其对应的输入时序图如图7b所示。具体地，主要选取如图7b所示的输入时序图中的初始化阶段T1、数据写入阶段T2和发光阶段T3三个阶段。
在初始化阶段T1，Scan1＝0，Scan2＝1，EMIT＝1。
由于Scan1＝0，因此第一晶体管M1导通并将参考信号端VREF的信号提供给第一节点N1，使第一节点N1的电压为参考信号端VREF的电压Vref。由于EMIT＝1，因此第四晶体管M4导通以将第一节点N1与第三节点N3导通，因此第三节点N3的电压也为Vref，以及使驱动晶体管M0处于二极管结构。第一节点N1的电压Vref通过二极管结构的驱动晶体管M0对第二节点N2进行充电，直至第二节点N2的电压变为Vref+|Vth|。从而对驱动晶体管M0的栅极、第一极以及第二极进行复位，因此可以使第一节点N1与第二节点N2的电位在每一帧中均保持一致。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan2＝1，因此第二晶体管M2、第三晶体管M3以及第五晶体管M5均截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在数据写入阶段T2，Scan1＝1，Scan2＝0，EMIT＝1。
由于Scan2＝0，因此第二晶体管M2、第三晶体管M3以及第五晶体管M5均导通，其中，由于第二晶体管M2导通并将参考信号端VREF的信号提供给发光器件L的第一端，以对发光器件L进行复位，避免上一帧发光对本帧发光的影响。由于第五晶体管M5导通以将第一节点N1与第三节点N3导通，使驱动晶体管M0处于二极管结构。由于EMIT＝1，因此第四晶体管M4导通以进一步将第一节点N1与第三节点N3导通。由于第三晶体管M3导通并将数据信号端DATA的数据信号提供给第二节点N2，使第二节点N2的电压变为数据信号的电压Vdata。第二节点N2的电压Vdata通过二极管结构的驱动晶体管M0对第一节点N1进行充电，直至第一节点N1的电压变为Vdata-|Vth|。此阶段中驱动晶体管M0的源栅电压Vsg从|Vth|→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在发光阶段T3，Scan1＝1，Scan2＝1，EMIT＝0。
由于EMIT＝0，因此第七晶体管M7与第八晶体管M8均导通。第七晶体管M7导通并将第一电源端PVDD的信号提供给第二节点N2，使第二节点N2的电压为第一电源端PVDD的电压Vdd，此时驱动晶体管M0的源栅电压Vsg＝Vdd-Vdata+|Vth|，驱动晶体管M0产生驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata)2；第八晶体管M8导通，以使驱动晶体管M0的工作电流IL驱动发光器件L工作发光。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于Scan2＝1，因此第二晶体管M2、第三晶体管M3以及第五晶体管M5均截止。由于EMIT＝0，因此第四晶体管M4截止。
并且，在图4c所示的像素电路的基础上将第四晶体管M4与第五晶体管M5设置为双栅极结构的像素电路，即如图5c所示的像素电路，其工作过程可以参见实施例二中像素电路的工作过程，在此不作赘述。
实施例三、
以图6a所示的像素电路为例，其中，第六晶体管M6为单栅极结构；其对应的输入时序图如图7c所示。具体地，主要选取如图7c所示的输入时序图中的初始化阶段T1、数据写入阶段T2和发光阶段T3三个阶段。
在初始化阶段T1，Scan1＝0，Scan2＝1，CS0＝0，EMIT＝1。
由于Scan1＝0，因此第一晶体管M1导通并将参考信号端VREF的信号提供给第一节点N1，使第一节点N1的电压为参考信号端VREF的电压Vref。由于CS0＝0，因此第六晶体管M6导通以将第一节点N1与第三节点N3导通，因此第三节点N3的电压也为Vref，以及使驱动晶体管M0处于二极管结构。第一节点N1的电压Vref通过二极管结构的驱动晶体管M0对第二节点N2进行充电，直至第二节点N2的电压变为Vref+|Vth|。从而对驱动晶体管M0的栅极、第一极以及第二极进行复位，因此可以使第一节点N1与第二节点N2的电位在每一帧中均保持一致。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在数据写入阶段T2，Scan1＝1，Scan2＝0，CS0＝0，EMIT＝1。
由于Scan2＝0，因此第二晶体管M2与第三晶体管M3均导通，其中，由于第二晶体管M2导通并将参考信号端VREF的信号提供给发光器件L的第一端，以对发光器件L进行复位，避免上一帧发光对本帧发光的影响。由于CS0＝0，因此第六晶体管M6继续导通以将第一节点N1与第三节点N3导通，使驱动晶体管M0处于二极管结构。由于第三晶体管M3导通并将数据信号端DATA的数据信号提供给第二节点N2，使第二节点N2的电压变为数据信号的电压Vdata。第二节点N2的电压Vdata通过二极管结构的驱动晶体管M0对第一节点N1进行充电，直至第一节点N1的电压变为Vdata-|Vth|。此阶段中驱动晶体管M0的源栅电压Vsg从|Vth|→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在发光阶段T3，Scan1＝1，Scan2＝1，CS0＝1，EMIT＝0。
由于EMIT＝0，因此第七晶体管M7与第八晶体管M8均导通。第七晶体管M7导通并将第一电源端PVDD的信号提供给第二节点N2，使第二节点N2的电压为第一电源端PVDD的电压Vdd，此时驱动晶体管M0的源栅电压Vsg＝Vdd-Vdata+|Vth|，驱动晶体管M0产生驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata)2；第八晶体管M8导通，以使驱动晶体管M0的工作电流IL驱动发光器件L工作发光。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于CS0＝1，因此第六晶体管M6截止。
并且，在图6a所示的像素电路的基础上将第六晶体管M6设置为双栅极结构的像素电路，即如图6c所示的像素电路，其工作过程可以参见实施例三中像素电路的工作过程，在此不作赘述。
实施例四、
以图6b所示的像素电路为例，其中，第六晶体管M6为单栅极结构；其对应的输入时序图如图7b所示。具体地，主要选取如图7b所示的输入时序图中的初始化阶段T1、数据写入阶段T2和发光阶段T3三个阶段。
在初始化阶段T1，Scan1＝0，Scan2＝1，EMIT＝1。
由于Scan1＝0，因此第一晶体管M1导通并将参考信号端VREF的信号提供给第一节点N1，使第一节点N1的电压为参考信号端VREF的电压Vref。由于EMIT＝1，因此第六晶体管M6导通以将第一节点N1与第三节点N3导通，因此第三节点N3的电压也为Vref，以及使驱动晶体管M0处于二极管结构。第一节点N1的电压Vref通过二极管结构的驱动晶体管M0对第二节点N2进行充电，直至第二节点N2的电压变为Vref+|Vth|。从而对驱动晶体管M0的栅极、第一极以及第二极进行复位，因此可以使第一节点N1与第二节点N2的电位在每一帧中均保持一致。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在数据写入阶段T2，Scan1＝1，Scan2＝0，EMIT＝1。
由于Scan2＝0，因此第二晶体管M2与第三晶体管M3均导通，其中，由于第二晶体管M2导通并将参考信号端VREF的信号提供给发光器件L的第一端，以对发光器件L进行复位，避免上一帧发光对本帧发光的影响。由于EMIT＝1，因此第六晶体管M6继续导通以将第一节点N1与第三节点N3导通，使驱动晶体管M0处于二极管结构。由于第三晶体管M3导通并将数据信号端DATA的数据信号提供给第二节点N2，使第二节点N2的电压变为数据信号的电压Vdata。第二节点N2的电压Vdata通过二极管结构的驱动晶体管M0对第一节点N1进行充电，直至第一节点N1的电压变为Vdata-|Vth|。此阶段中驱动晶体管M0的源栅电压Vsg从|Vth|→Vdata-Vref→|Vth|，因此无论高灰阶跳变为中灰阶或是低灰阶跳变为中灰阶，均可以保证抓取的阈值电压Vth相同。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于EMIT＝1，因此第七晶体管M7与第八晶体管M8截止。因此发光器件L不发光。
在发光阶段T3，Scan1＝1，Scan2＝1，EMIT＝0。
由于EMIT＝0，因此第七晶体管M7与第八晶体管M8均导通。第七晶体管M7导通并将第一电源端PVDD的信号提供给第二节点N2，使第二节点N2的电压为第一电源端PVDD的电压Vdd，此时驱动晶体管M0的源栅电压Vsg＝Vdd-Vdata+|Vth|，驱动晶体管M0产生驱动发光器件L发光的工作电流IL满足公式：IL＝K(Vsg-|Vth|)2＝K(Vdd-Vdata)2；第八晶体管M8导通，以使驱动晶体管M0的工作电流IL驱动发光器件L工作发光。其中存储电容Cst保持第一节点N1的电压稳定。由于Scan1＝1，因此第一晶体管M1截止。由于Scan2＝1，因此第二晶体管M2与第三晶体管M3均截止。由于EMIT＝0，因此第六晶体管M6截止。
并且，在图6b所示的像素电路的基础上将第六晶体管M6设置为双栅极结构的像素电路，即如图6d所示的像素电路，其工作过程可以参见实施例四中像素电路的工作过程，在此不作赘述。
通过对图4a至图6d的像素电路进行仿真模拟，当第n-1帧为0灰阶，第n帧为255灰阶，第n+1帧为255灰阶时，对第一节点N1和第一节点N2在不同时间段时的电位进行检测，检测结果如下表2所示。
表2
由上述表2可以看出，在初始化阶段第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位相同。具体地，在初始化阶段时，第n帧的第一节点N1的电位-3V是由3.44V切换过来的，第n+1帧的第一节点N1的电位-3V是由1.5V切换过来的，虽然像素电路中第一节点N1和第二节点N2之间存在寄生电容，但第二节点N2在初始化阶段被复位为均为负电位的-1.33与-1.23，因此第一节点N1的电压变化ΔV不一致不会影响在初始化阶段时第n帧时第二节点N2的电位与第n+1帧时第二节点N2的电位，进而不会影响在数据写入阶段时，第n帧时第一节点N1的电位与第n+1帧时第一节点N1节点的电位，保证了第n帧亮度与第n+1帧亮度一致。
基于同一发明构思，本发明实施例还提供了一种采用本发明实施例提供的上述任一种像素电路的驱动方法，如图8所示，包括：
S801、初始化阶段，初始化模块中的第一晶体管导通将参考信号端的信号提供给驱动控制模块中的驱动晶体管的栅极，导通控制模块使驱动晶体管的栅极与第二极导通，对驱动晶体管的栅极、第一极以及第二极进行初始化；
S802、数据写入阶段，初始化模块中的第二晶体管导通将参考信号端的信号提供给发光器件，数据写入模块中的第三晶体管导通将数据信号端的数据信号提供给驱动晶体管，导通控制模块使驱动晶体管的栅极与第二极导通，将数据信号与驱动晶体管的阈值电压写入驱动晶体管的栅极；
S803、发光阶段，发光控制模块使第一电源端与第二节点导通，并使第三节点与发光器件的第一端导通，驱动晶体管在其栅极与第一极的电压的控制下驱动发光器件发光。
在具体实施时，在导通控制模块包括第四晶体管与第五晶体管时，在本发明实施例提供的驱动方法中，初始化阶段具体可以包括：导通控制模块中的第四晶体管导通使驱动晶体管的栅极与第二极导通；
数据写入阶段具体可以包括：导通控制模块中的第五晶体管导通使驱动晶体管的栅极与第二极导通。
在具体实施时，在导通控制模块包括第六晶体管时，在本发明实施例提供的驱动方法中，初始化阶段具体可以包括：导通控制模块中的第六晶体管导通使驱动晶体管的栅极与第二极导通；
数据写入阶段具体可以包括：导通控制模块中的第六晶体管导通使驱动晶体管的栅极与第二极导通。
在具体实施时，在发光控制模块包括第七晶体管与第八晶体管时，在本发明实施例提供的驱动方法中，发光阶段具体可以包括：发光控制模块中的第四晶体管导通将第一电源端的信号提供给驱动晶体管，以及第五晶体管导通将驱动晶体管与发光器件导通，驱动晶体管在其栅极与第一极的电压的控制下驱动发光器件发光。
基于同一发明构思，本发明实施例还提供了一种液晶显示面板，包括相对设置的对向基板和阵列基板，以及位于对向基板与阵列基板之间的液晶层，该阵列基板为本发明实施例提供的上述任一种阵列基板。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的任一种上述像素电路。该显示装置解决问题的原理与前述像素电路相似，因此该显示装置的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置，如图9所示，可以为：手机。当然，该显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的像素电路、其驱动方法、有机发光显示面板及显示装置，通过初始化模块包括的第一晶体管以及在第一晶体管导通时导通控制模块控制第一节点与第二节点导通，可以在初始化阶段同时对第一节点、第二节点以及第三节点进行复位，即对驱动晶体管的栅极、第一极以及第二极进行完全复位，可以避免第一节点与第二节点寄生电容造成的差异，避免电压跳变引起的阈值抓取不一致的问题，因此可以保证在高低灰阶切换后第一帧的亮度一致。并且，在每一帧的初始化阶段均对驱动晶体管进行完全复位，还可以防止驱动晶体管的阈值电压发生偏移导致的残影现象出现。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种像素电路，其特征在于，包括：导通控制模块、初始化模块、数据写入模块、发光控制模块、驱动控制模块、存储模块以及发光器件；
所述驱动控制模块包括：驱动晶体管；所述驱动晶体管的栅极与第一节点相连，所述驱动晶体管的第一极与第二节点相连，所述驱动晶体管的第二极与第三节点相连；
所述初始化模块包括：第一晶体管与第二晶体管；所述第一晶体管的栅极与第一扫描信号端相连，所述第一晶体管的第一极与参考信号端相连，所述第一晶体管的第二极与所述第一节点相连；所述第二晶体管的栅极与第二扫描信号端相连，所述第二晶体管的第一极与所述参考信号端相连，所述第二晶体管的第二极与所述发光器件的第一端相连；
所述数据写入模块包括：第三晶体管；所述第三晶体管的栅极与所述第二扫描信号端相连，所述第三晶体管的第一极与数据信号端相连，所述第三晶体管的第二极与所述第二节点相连；
所述发光控制模块分别与发光控制信号端、第一电源端、所述第二节点、所述第三节点以及所述发光器件的第一端相连；所述发光器件的第二端与第二电源端相连；所述发光控制模块用于在所述发光控制信号端的控制下通过所述驱动晶体管驱动所述发光器件发光；
所述存储模块分别与所述第一电源端以及所述第一节点相连，用于保持所述第一节点的电压稳定；
所述导通控制模块分别与导通控制信号端、所述第一节点以及所述第三节点相连，用于分别在所述第一晶体管与所述第三晶体管导通时，在所述导通控制信号端的控制下将所述第一节点与所述第三节点导通。
2.如权利要求1所述的像素电路，其特征在于，所述导通控制信号端包括：第一导通控制子信号端与第二导通控制子信号端；
所述导通控制模块包括：第四晶体管与第五晶体管；所述第四晶体管的栅极与所述第一导通控制子信号端相连，所述第四晶体管的第一极与所述第一节点相连，所述第四晶体管的第二极与所述第三节点相连；
所述第五晶体管的栅极与所述第二导通控制子信号端相连，所述第五晶体管的第一极与所述第一节点相连，所述第五晶体管的第二极与所述第三节点相连。
3.如权利要求2所述的像素电路，其特征在于，所述第四晶体管为单栅极结构；或者，
所述第四晶体管为双栅极结构，所述双栅极结构包括串联的第一子晶体管和第二子晶体管。
4.如权利要求2所述的像素电路，其特征在于，所述第五晶体管为单栅极结构；或者，
所述第五晶体管为双栅极结构，所述双栅极结构包括串联的第三子晶体管和第四子晶体管。
5.如权利要求2-4任一项所述的像素电路，其特征在于，所述第一导通控制子信号端与所述第一扫描信号端为同一信号端；或者，
所述第一导通控制子信号端与所述发光控制信号端为同一信号端。
6.如权利要求2-4任一项所述的像素电路，其特征在于，所述第二导通控制子信号端与所述第二扫描信号端为同一信号端。
7.如权利要求1所述的像素电路，其特征在于，所述导通控制模块包括：第六晶体管；所述第六晶体管的栅极与所述导通控制信号端相连，所述第六晶体管的第一极与所述第一节点相连，所述第六晶体管的第二极与所述第三节点相连。
8.如权利要求7所述的像素电路，其特征在于，所述第六晶体管为单栅极结构；或者，
所述第六晶体管为双栅极结构，所述双栅极结构包括串联的第五子晶体管和第六子晶体管。
9.如权利要求7或8所述的像素电路，其特征在于，所述导通控制信号端与所述发光控制信号端为同一信号端。
10.如权利要求1所述的像素电路，其特征在于，所述发光控制模块包括：第七晶体管与第八晶体管；
所述第七晶体管的栅极与所述发光控制信号端相连，所述第七晶体管的第一极与所述第一电源端相连，所述第七晶体管的第二极与所述第二节点相连；
所述第八晶体管的栅极与所述发光控制信号端相连，所述第八晶体管的第一极与所述第三节点相连，所述第八晶体管的第二极与所述发光器件的第一端相连。
11.如权利要求1所述的像素电路，其特征在于，所述存储模块包括：存储电容；所述存储电容的第一端与所述第一电源端相连，所述存储电容的第二端与所述第一节点相连。
12.一种显示装置，其特征在于，包括如权利要求1-11任一项所述的像素电路。
13.一种采用如权利要求1所述的像素电路的驱动方法，其特征在于，包括：
初始化阶段，所述初始化模块中的第一晶体管导通将参考信号端的信号提供给所述驱动控制模块中的驱动晶体管的栅极，所述导通控制模块使所述驱动晶体管的栅极与第二极导通，对所述驱动晶体管的栅极、第一极以及第二极进行初始化；
数据写入阶段，所述初始化模块中的第二晶体管导通将参考信号端的信号提供给所述发光器件，所述数据写入模块中的第三晶体管导通将数据信号端的数据信号提供给驱动晶体管，所述导通控制模块使所述驱动晶体管的栅极与第二极导通，将数据信号与所述驱动晶体管的阈值电压写入所述驱动晶体管的栅极；
发光阶段，所述发光控制模块使所述第一电源端与所述第二节点导通，并使所述第三节点与所述发光器件的第一端导通，所述驱动晶体管在其栅极与第一极的电压的控制下驱动所述发光器件发光。
14.如权利要求13所述的驱动方法，其特征在于，在导通控制模块包括第四晶体管与第五晶体管时，所述初始化阶段具体包括：所述导通控制模块中的第四晶体管导通使所述驱动晶体管的栅极与第二极导通；
所述数据写入阶段具体包括：所述导通控制模块中的第五晶体管导通使所述驱动晶体管的栅极与第二极导通。
15.如权利要求13所述的驱动方法，其特征在于，在导通控制模块包括第六晶体管时，所述初始化阶段具体包括：所述导通控制模块中的第六晶体管导通使所述驱动晶体管的栅极与第二极导通；
所述数据写入阶段具体包括：所述导通控制模块中的第六晶体管导通使所述驱动晶体管的栅极与第二极导通。
CN201710644124.7A 2017-07-31 2017-07-31 像素电路、其驱动方法、有机发光显示面板及显示装置 Active CN107316613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710644124.7A CN107316613B (zh) 2017-07-31 2017-07-31 像素电路、其驱动方法、有机发光显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710644124.7A CN107316613B (zh) 2017-07-31 2017-07-31 像素电路、其驱动方法、有机发光显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN107316613A CN107316613A (zh) 2017-11-03
CN107316613B true CN107316613B (zh) 2019-07-09

Family

ID=60170538

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710644124.7A Active CN107316613B (zh) 2017-07-31 2017-07-31 像素电路、其驱动方法、有机发光显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN107316613B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108039149B (zh) * 2017-12-07 2020-02-07 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN108230982A (zh) * 2018-01-19 2018-06-29 京东方科技集团股份有限公司 像素驱动电路及方法、显示面板
CN108389549B (zh) * 2018-01-30 2019-09-24 上海天马微电子有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN108922474B (zh) * 2018-06-22 2020-06-09 武汉华星光电半导体显示技术有限公司 一种像素补偿电路及其驱动方法、amoled显示面板
CN109272930B (zh) * 2018-11-23 2020-04-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN109817165B (zh) * 2019-03-08 2021-04-20 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、显示面板和显示装置
TWI696993B (zh) * 2019-05-17 2020-06-21 友達光電股份有限公司 畫素電路
CN110322842B (zh) * 2019-05-21 2021-07-02 合肥维信诺科技有限公司 一种像素驱动电路及显示装置
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN111243526A (zh) * 2020-01-19 2020-06-05 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
CN111243515A (zh) * 2020-03-19 2020-06-05 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法
CN111354307B (zh) 2020-04-09 2022-02-15 武汉天马微电子有限公司 一种像素驱动电路及驱动方法、有机发光显示面板
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置
CN111986622B (zh) * 2020-08-27 2022-04-26 武汉华星光电技术有限公司 驱动电路及其驱动方法、显示装置
CN112102778B (zh) * 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
CN112397030A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及oled显示面板
WO2022160125A1 (zh) 2021-01-27 2022-08-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
CN112820242B (zh) * 2021-03-18 2022-04-01 云谷（固安）科技有限公司 像素驱动电路及其驱动方法、显示面板
CN113035133A (zh) * 2021-03-26 2021-06-25 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113707090B (zh) * 2021-09-02 2023-03-24 武汉天马微电子有限公司 像素驱动电路的驱动方法、显示面板和显示装置
WO2023201468A1 (zh) * 2022-04-18 2023-10-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN114758604A (zh) * 2022-05-10 2022-07-15 武汉天马微电子有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
WO2024065212A1 (zh) * 2022-09-27 2024-04-04 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462080B (zh) * 2012-08-14 2014-11-21 Au Optronics Corp 主動式有機發光二極體電路及其操作方法
CN105336292B (zh) * 2014-07-16 2018-02-23 上海和辉光电有限公司 Oled像素补偿电路和oled像素驱动方法
CN104167173B (zh) * 2014-08-01 2017-05-17 上海和辉光电有限公司 主动式有机发光二极管显示器的像素电路
CN104318897B (zh) * 2014-11-13 2017-06-06 合肥鑫晟光电科技有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN104835453B (zh) * 2015-05-28 2017-04-05 京东方科技集团股份有限公司 一种像素电路、驱动方法及显示装置
KR102655392B1 (ko) * 2015-06-26 2024-04-09 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 유기전계발광 표시장치의 구동 방법
CN106205491B (zh) * 2016-07-11 2018-09-11 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN106935198B (zh) * 2017-04-17 2019-04-26 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及有机发光显示面板

Also Published As

Publication number Publication date
CN107316613A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
CN107316613B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107452339B (zh) 像素电路、其驱动方法、有机发光显示面板及显示装置
CN107316606B (zh) 一种像素电路、其驱动方法显示面板及显示装置
CN107274830B (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
CN107256695B (zh) 像素电路、其驱动方法、显示面板及显示装置
CN107170408B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN107256690B (zh) 一种电致发光显示面板、其驱动方法及显示装置
CN107507567B (zh) 一种像素补偿电路、其驱动方法及显示装置
CN107591124B (zh) 像素补偿电路、有机发光显示面板及有机发光显示装置
CN106935198B (zh) 一种像素驱动电路、其驱动方法及有机发光显示面板
CN110660360B (zh) 像素电路及其驱动方法、显示面板
CN105741781B (zh) Amoled像素驱动电路及像素驱动方法
CN107342049B (zh) 显示面板和显示面板的驱动方法
CN107068057B (zh) 一种像素驱动电路、其驱动方法及显示面板
CN107452338B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN107358915A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN107945743A (zh) 一种像素电路、其驱动方法及显示装置
US9972249B2 (en) Pixel structure and driving method thereof, organic light emitting display panel and display apparatus
CN104157239A (zh) 像素电路、像素电路的驱动方法和显示装置
CN110136650A (zh) 像素电路、其驱动方法、阵列基板及显示装置
CN110010072A (zh) 像素电路及其驱动方法、显示装置
CN108492770A (zh) 一种像素补偿电路、其驱动方法及显示面板、显示装置
CN104933991B (zh) 像素驱动电路、显示基板及其驱动方法、显示装置
CN107516488A (zh) 一种像素电路、其驱动方法、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211020

Address after: No.8 liufangyuan Road, Dongyi Industrial Park, Donghu New Technology Development Zone, Wuhan, Hubei Province

Patentee after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, 6111 Longdong Avenue, Pudong New Area, Shanghai 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.