CN108877696B - 像素电路及其驱动方法、显示面板及显示装置 - Google Patents

像素电路及其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN108877696B
CN108877696B CN201811136665.XA CN201811136665A CN108877696B CN 108877696 B CN108877696 B CN 108877696B CN 201811136665 A CN201811136665 A CN 201811136665A CN 108877696 B CN108877696 B CN 108877696B
Authority
CN
China
Prior art keywords
switching transistor
node
signal
pole
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811136665.XA
Other languages
English (en)
Other versions
CN108877696A (zh
Inventor
郭旺
赵宇
王海龙
冯大伟
吕明阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811136665.XA priority Critical patent/CN108877696B/zh
Publication of CN108877696A publication Critical patent/CN108877696A/zh
Priority to US16/386,778 priority patent/US10832608B2/en
Application granted granted Critical
Publication of CN108877696B publication Critical patent/CN108877696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
    • G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板及显示装置，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极。通过扫描控制电路响应于栅极扫描信号以将数据信号输出至第一节点；通过锁存器电路响应于第一节点的信号，以锁存第一节点与第二节点的信号；以及通过充电控制电路响应于第一节点的信号和充电控制信号，以将第一显示电压信号输出至像素电极；以及响应于第二节点的信号和充电控制信号，以将第二显示电压信号输出至像素电极。这样通过锁存器电路锁存的第一节点和第二节点的信号并结合充电控制电路，可以在扫描控制电路关闭后，持续对像素电极充电，从而可以降低漏电流，提高显示效果。

Description

像素电路及其驱动方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种像素电路及其驱动方法、显示面板及显示装置。
背景技术
电子纸显示器是一种兼具显示器和纸两者优点的新型显示装置，具有柔性显示、携带轻便、可擦写、功耗低等优点。目前，电子纸显示器主要包括：相对设置的阵列基板和对向基板以及封装于阵列基板和对向基板之间的电子墨水层。一般阵列基板可以包括：衬底基板，位于衬底基板上的栅线和数据线，以及由数据线和栅线围设形成的像素单元。每个像素单元包括薄膜晶体管(Thin Film Transistor，TFT)和像素电极；其中，TFT的栅极连接栅线，源极连接数据线，漏极连接像素电极。在电子纸显示器显示时，通过栅线上传输的栅极扫描信号控制TFT打开以将数据线上传输的数据信号提供给像素电极，对像素电极充电，以驱动电子墨水实现显示功能。然而，在像素电极充电完成后，TFT会关闭，由于TFT在关闭下具有漏电流，导致像素电极充入的电压变化，从而造成显示效果不佳。
发明内容
本发明实施例提供一种像素电路及其驱动方法、显示面板及显示装置，用以降低漏电流，提高显示效果。
因此，本发明实施例提供了一种像素电路，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极；
所述扫描控制电路被配置为响应于栅极扫描信号，将数据信号输出至第一节点；
所述锁存器电路被配置为响应于所述第一节点的信号，锁存所述第一节点与所述第二节点的信号；
所述充电控制电路被配置为响应于所述第一节点的信号和充电控制信号，将第一显示电压信号输出至所述像素电极；以及响应于所述第二节点的信号和所述充电控制信号，将第二显示电压信号输出至所述像素电极。
可选地，在本发明实施例中，所述锁存器电路包括：第一子锁存器电路和第二子锁存器电路；
所述第一子锁存器电路被配置为响应于所述第一节点的信号，锁存所述第二节点的信号为第二参考电压信号，或锁存所述第二节点的信号为第一参考电压信号；
所述第二子锁存器电路被配置为响应于所述第二节点的信号，锁存所述第一节点的信号为所述第一参考电压信号，或锁存所述第一节点的信号为所述第二参考电压信号。
可选地，在本发明实施例中，所述第一子锁存器电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管以及第四开关晶体管；
所述第一开关晶体管的栅极与所述第一节点耦接，所述第一开关晶体管的第一极用于接收所述第二参考电压信号，所述第一开关晶体管的第二极分别与所述第二开关晶体管的第二极以及所述第三开关晶体管的栅极耦接；
所述第二开关晶体管的栅极与第一极均用于接收所述第一参考电压信号；
所述第三开关晶体管的第一极用于接收所述第一参考电压信号，所述第三开关晶体管的第二极与所述第二节点耦接；
所述第四开关晶体管的栅极与所述第一节点耦接，所述第四开关晶体管的第一极用于接收所述第二参考电压信号，所述第四开关晶体管的第二极与所述第二节点耦接。
可选地，在本发明实施例中，所述第一子锁存器电路还包括：第五开关晶体管；
所述第五开关晶体管的栅极与所述第一节点耦接，所述第五开关晶体管的第一极与所述第二节点耦接，所述第五开关晶体管的第二极用于接收所述第二参考电压信号。
可选地，在本发明实施例中，所述第二子锁存器电路包括：第六开关晶体管、第七开关晶体管、第八开关晶体管以及第九开关晶体管；
所述第六开关晶体管的栅极与所述第二节点耦接，所述第六开关晶体管的第一极用于接收所述第二参考电压信号，所述第六开关晶体管的第二极分别与所述第七开关晶体管的第二极以及所述第八开关晶体管的栅极耦接；
所述第七开关晶体管的栅极与第一极均用于接收所述第一参考电压信号；
所述第八开关晶体管的第一极用于接收所述第一参考电压信号，所述第八开关晶体管的第二极与所述第一节点耦接；
所述第九开关晶体管的栅极与所述第二节点耦接，所述第九开关晶体管的第一极用于接收所述第二参考电压信号，所述第九开关晶体管的第二极与所述第一节点耦接。
可选地，在本发明实施例中，所述第二子锁存器电路还包括：第十开关晶体管；
所述第十开关晶体管的栅极与所述第二节点耦接，所述第十开关晶体管的第一极与所述第一节点耦接，所述第十开关晶体管的第二极用于接收所述第二参考电压信号。
可选地，在本发明实施例中，所述充电控制电路包括：第十一开关晶体管、第十二开关晶体管以及第十三开关晶体管；
所述第十一开关晶体管的栅极与所述第一节点耦接，所述第十一开关晶体管的第一极用于接收所述第一显示电压信号，所述第十一开关晶体管的第二极与所述第十三开关晶体管的第一极耦接；
所述第十二开关晶体管的栅极与所述第二节点耦接，所述第十二开关晶体管的第一极用于接收所述第二显示电压信号，所述第十二开关晶体管的第二极与所述第十三开关晶体管的第一极耦接；
所述第十三开关晶体管的栅极用于接收所述充电控制信号，所述第十三开关晶体管的第二极与所述像素电极耦接。
可选地，在本发明实施例中，所述扫描控制电路包括：第十四开关晶体管；
所述第十四开关晶体管的栅极用于接收所述栅极扫描信号，所述第十四开关晶体管的第一极用于接收所述数据信号，所述第十四开关晶体管的第二极与所述第一节点耦接。
相应地，本发明实施例还提供了一种阵列基板，包括：多个像素单元，多条栅线、多条充电控制信号线、多条数据线；其中，每行所述像素单元对应一条所述栅线与一条所述充电控制信号线，一列像素单元对应一条所述数据线；
各所述像素单元包括本发明实施例提供的像素电路；其中，各所述栅线与对应的像素电路耦接，用于传输所述栅极扫描信号；各所述充电控制信号线与对应的像素电路耦接，用于传输所述充电控制信号；各所述数据线与对应的像素单元耦接，用于传输所述数据信号。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的阵列基板。
可选地，在本发明实施例中，所述显示装置包括电子纸。
相应地，本发明实施例还提供了一种本发明实施例提供的像素电路的驱动方法，包括：数据写入阶段和充电阶段；
在所述数据写入阶段，所述扫描控制电路响应于栅极扫描信号，将数据信号输出至第一节点；所述锁存器电路响应于所述第一节点的信号，锁存所述第一节点与所述第二节点的信号；
在所述充电阶段，所述锁存器电路响应于所述第一节点的信号，锁存所述第一节点与所述第二节点的信号；所述充电控制电路响应于所述第一节点的信号和所述充电控制信号，将第一显示电压信号输出至所述像素电极；或所述充电控制电路响应于所述第二节点的信号和所述充电控制信号，将第二显示电压信号输出至所述像素电极。
本发明有益效果如下：
本发明实施例提供的像素电路及其驱动方法、显示面板及显示装置，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极；其中，通过扫描控制电路响应于栅极扫描信号以将数据信号输出至第一节点；通过锁存器电路响应于第一节点的信号，以锁存第一节点与第二节点的信号，这样可以根据输入第一节点的数据信号锁存第一节点和第二节点的信号；以及通过充电控制电路响应于第一节点的信号和充电控制信号，以将第一显示电压信号输出至像素电极；以及响应于第二节点的信号和充电控制信号，以将第二显示电压信号输出至像素电极。这样通过锁存器电路锁存的第一节点和第二节点的信号并结合充电控制电路，可以在扫描控制电路关闭后，持续对像素电极充电，从而可以降低漏电流，提高显示效果。
附图说明
图1为本发明实施例提供的像素电路的结构示意图之一；
图2为本发明实施例提供的像素电路的结构示意图之二；
图3为本发明实施例提供的像素电路的具体结构示意图；
图4为图3所示的像素电路的电路时序图；
图5为本发明实施例提供的像素电路的驱动方法的流程图；
图6为本发明实施例提供的显示面板的结构示意图。
具体实施方式
目前，由于对电子纸的低功耗要求越来越高，使得由像素电极形成的存储电容也越来越大。这样为了满足充电需求，TFT的尺寸也越来越大。然而，TFT尺寸越大，其漏电流也越高，从而在显示过程中会出现由于漏电流过大而产生白点等显示不良。当电子纸尺寸较大，刷新频率较低时，更易发生上述不良。因此，本发明实施例提供了一种像素电路，用于降低漏电流，提高显示效果。
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的像素电路及其驱动方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形的大小和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本发明实施例提供了一种像素电路，如图1所示，可以包括：扫描控制电路10、锁存器电路20、充电控制电路30以及像素电极40；
扫描控制电路10被配置为响应于栅极扫描信号gate，将数据信号data输出至第一节点P1；
锁存器电路20被配置为响应于第一节点P1的信号，锁存第一节点P1与第二节点P2的信号；
充电控制电路30被配置为响应于第一节点P1的信号和充电控制信号CS，将第一显示电压信号VD1输出至像素电极40；以及响应于第二节点P2的信号和充电控制信号CS，将第二显示电压信号VD2输出至像素电极。
本发明实施例提供的像素电路，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极；其中，通过扫描控制电路响应于栅极扫描信号以将数据信号输出至第一节点；通过锁存器电路响应于第一节点的信号，以锁存第一节点与第二节点的信号，这样可以根据输入第一节点的数据信号锁存第一节点和第二节点的信号；以及通过充电控制电路响应于第一节点的信号和充电控制信号，以将第一显示电压信号输出至像素电极；以及响应于第二节点的信号和充电控制信号，以将第二显示电压信号输出至像素电极。这样通过锁存器电路锁存的第一节点和第二节点的信号并结合充电控制电路，可以在扫描控制电路关闭后，持续对像素电极充电，从而可以降低漏电流，提高显示效果。
在具体实施时，在本发明实施例中，栅极扫描信号为脉冲信号，栅极扫描信号的有效脉冲信号可以为高电平信号，第一显示电压信号可以为高电平信号，第二显示电压信号可以为低电平信号。并且，数据信号可以具有高电平信号和低电平信号两个不同电平的信号，从而使第一节点的信号可以为高电平信号或低电平信号。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
在具体实施时，在本发明实施例中，如图2所示，锁存器电路20可以包括：第一子锁存器电路21和第二子锁存器电路22；其中，第一子锁存器电路21被配置为响应于第一节点P1的信号，锁存第二节点P2的信号为第二参考电压信号VG2，或锁存第二节点P2的信号为第一参考电压信号VG1。具体地，在第一节点P1的信号为高电平信号时，第一子锁存器电路21可以将第二节点P2的信号锁存为第二参考电压信号VG2的低电平信号。在第一节点P1的信号为低电平信号时，第一子锁存器电路21可以将第二节点P2的信号锁存为第一参考电压信号VG1的高电平信号。
第二子锁存器电路21被配置为响应于第二节点P2的信号，锁存第一节点P1的信号为第一参考电压信号VG1，或锁存第一节点P1的信号为第二参考电压信号VG2。具体地，在第一节点P1的信号为高电平信号时，第二节点P2的信号为低电平信号，第二子锁存器电路21可以将第一节点P1的信号锁存为第一参考电压信号VG1的高电平信号。在第一节点P1的信号为低电平信号时，第二节点P2的信号为高电平信号，第二子锁存器电路21可以将第一节点P1的信号锁存为第二参考电压信号VG2的低电平信号。
在具体实施时，在本发明实施例中，如图3所示，第一子锁存器电路21可以包括：第一开关晶体管M1、第二开关晶体管M2、第三开关晶体管M3以及第四开关晶体管M4；
第一开关晶体管M1的栅极与第一节点P1耦接，第一开关晶体管M1的第一极用于接收第二参考电压信号VG2，第一开关晶体管M1的第二极分别与第二开关晶体管M2的第二极以及第三开关晶体管M3的栅极耦接；
第二开关晶体管M2的栅极与第一极均用于接收第一参考电压信号VG1；
第三开关晶体管M3的第一极用于接收第一参考电压信号VG1，第三开关晶体管M3的第二极与第二节点P2耦接；
第四开关晶体管M4的栅极与第一节点P1耦接，第四开关晶体管M4的第一极用于接收第二参考电压信号VG2，第四开关晶体管M4的第二极与第二节点P2耦接。
进一步地，在具体实施时，在本发明实施例中，如图3所示，第一子锁存器电路21还可以包括：第五开关晶体管M5；其中，第五开关晶体管M5的栅极与第一节点P1耦接，第五开关晶体管M5的第一极与第二节点P2耦接，第五开关晶体管M5的第二极用于接收第二参考电压信号VG2。
在具体实施时，在本发明实施例中，如图3所示，第一开关晶体管至第五开关晶体管M1～M5可以为N型晶体管。或者，第一开关晶体管至第五开关晶体管也可以为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例中，如图3所示，第二子锁存器电路22可以包括：第六开关晶体管M6、第七开关晶体管M7、第八开关晶体管M8以及第九开关晶体管M9；
第六开关晶体管M6的栅极与第二节点P2耦接，第六开关晶体管M6的第一极用于接收第二参考电压信号VG2，第六开关晶体管M6的第二极分别与第七开关晶体管M7的第二极以及第八开关晶体管M8的栅极耦接；
第七开关晶体管M7的栅极与第一极均用于接收第一参考电压信号VG1；
第八开关晶体管M8的第一极用于接收第一参考电压信号VG1，第八开关晶体管M8的第二极与第一节点P1耦接；
第九开关晶体管M9的栅极与第二节点P2耦接，第九开关晶体管M9的第一极用于接收第二参考电压信号VG2，第九开关晶体管M9的第二极与第一节点P1耦接。
进一步地，在具体实施时，在本发明实施例中，如图3所示，第二子锁存器电路22还可以包括：第十开关晶体管M10；其中，第十开关晶体管M10的栅极与第二节点P2耦接，第十开关晶体管M10的第一极与第一节点P1耦接，第十开关晶体管M10的第二极用于接收第二参考电压信号VG2。
在具体实施时，在本发明实施例中，如图3所示，第六开关晶体管至第十开关晶体管M6～M10可以为N型晶体管。或者，第六开关晶体管至第十开关晶体管也可以为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例中，如图3所示，充电控制电路30可以包括：第十一开关晶体管M11、第十二开关晶体管M12以及第十三开关晶体管M13；
第十一开关晶体管M11的栅极与第一节点P1耦接，第十一开关晶体管M11的第一极用于接收第一显示电压信号VD1，第十一开关晶体管M11的第二极与第十三开关晶体管M13的第一极耦接；
第十二开关晶体管M12的栅极与第二节点P2耦接，第十二开关晶体管M12的第一极用于接收第二显示电压信号VD2，第十二开关晶体管M12的第二极与第十三开关晶体管M13的第一极耦接；
第十三开关晶体管M13的栅极用于接收充电控制信号CS，第十三开关晶体管M13的第二极与像素电极40耦接。
在具体实施时，在本发明实施例中，如图3所示，第十一开关晶体管至第十三开关晶体管M11～M13可以为N型晶体管。或者，第十一开关晶体管至第十三开关晶体管也可以为P型晶体管，在此不作限定。
在具体实施时，在本发明实施例中，如图3所示，扫描控制电路10可以包括：第十四开关晶体管M14；
第十四开关晶体管M14的栅极用于接收栅极扫描信号gate，第十四开关晶体管M14的第一极用于接收数据信号data，第十四开关晶体管M14的第二极与第一节点P1耦接。
在具体实施时，在本发明实施例中，如图3所示，第十四开关晶体管M14可以为N型晶体管。或者，第十四开关晶体管也可以为P型晶体管，在此不作限定。
以上仅是举例说明本发明实施例提供的像素电路中各电路的具体结构，在具体实施时，上述各电路的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，在此不作限定。
较佳地，为了简化制备工艺，在具体实施时，在本发明实施例中，如图3所示，所有开关晶体管可以均为N型晶体管，这样可以实现在a-Si衬底上量产的需求。或者，所有开关晶体管也可以均为P型晶体管，在此不作限定。
进一步的，在具体实施时，N型晶体管在高电平信号作用下导通，在低电平信号作用下截止；P型晶体管在高电平信号作用下截止，在低电平信号作用下导通。
需要说明的是，本发明上述实施例中提到的开关晶体管可以是薄膜晶体管(TFT，Thin Film Transistor)，也可以是金属氧化物半导体场效应管(MOS，Metal OxideScmiconductor)，其可以根据实际应用环境来设计确定，在此不作限定。在具体实施中，可以根据晶体管类型以及输入信号的不同，可以将第一极作为其源极，第二极作为其漏极；或者，将第一极作为其漏极，将第二极作为其源极，在此不做具体区分。
下面以图3所示的结构为例，结合图4所示的电路时序图对本发明实施例提供的上述像素电路的工作过程作以描述。下述描述中以1表示高电平信号，0表示低电平信号。其中，图3所示为一帧扫描时间Frame内，一行像素电路的电路时序图，其中仅以一行像素电路中的一个像素电路为例进行说明。并且，以第一参考电压信号为高电平信号，第二参考电压信号为低电平信号为例。一帧扫描时间Frame可以包括数据写入阶段t1和充电阶段t2。
首先，以数据信号为高电平信号为例进行说明。
在数据写入阶段t1，gate＝1，CS＝0。由于CS＝0，因此第十三开关晶体管M13截止。由于gate＝1，因此第十四开关晶体管M14导通以将数据信号data的高电平信号提供给第一节点P1，因此第一节点P1的信号为高电平信号。由于第一节点P1的信号为高电平信号，因此第一开关晶体管M1、第四开关晶体管M4、第五开关晶体管M5以及第十一开关晶体管M11均导通。导通的第一开关晶体管M1将第二参考电压信号VG2的低电平信号提供给第三开关晶体管M3的栅极，并且由于第二开关晶体管M2的栅极与第一参考电压信号VG1耦接，从而可以将第一参考电压信号VG1的高电平信号提供给第三开关晶体管M3的栅极，并通过设置第一参考电压信号VG1与第二参考电压信号VG2的电压，使第三开关晶体管M3的栅极电压为0V，以控制第三开关晶体管M3截止。导通的第四开关晶体管M4将第二参考电压信号VG2的低电平信号提供给第二节点P2，以使第二节点P2的信号为低电平信号。并且，导通的第五开关晶体管M5将第二参考电压信号VG2的低电平信号提供给第二节点P2，以使第二节点P2的信号进一步为低电平信号。由于第二节点P2的信号为低电平信号，因此第六开关晶体管M6、第九开关晶体管M9、第十开关晶体管M10以及第十二开关晶体管M12均截止，从而避免对第一节点P1的高电平信号造成影响。并且由于第七开关晶体管M7形成二极管状态，以将第一参考电压信号VG1的高电平信号提供给第八开关晶体管M8的栅极，控制第八开关晶体管M8导通，以将第一参考电压信号VG1的高电平信号提供给第一节点P1，进一步使第一节点P1的信号为高电平信号。
在充电阶段t2，gate＝0，CS＝1。由于gate＝0，因此第十四开关晶体管M14截止。由于CS＝1，因此第十三开关晶体管M13导通。由于第一节点P1锁存为高电平信号，第二节点P2锁存为低电平信号，因此第十一开关晶体管M11导通，第十二开关晶体管M12截止。导通的第十三开关晶体管M13和第十一开关晶体管M11可以将第一显示电压信号VD1的高电平信号提供给像素电极40，以使像素电极40可以在充电阶段t2中持续为高电平信号，这样在将像素电路应用于显示装置中时，可以使显示装置显示黑色，从而可以降低漏电流，提高显示效果。
其次，以数据信号为低电平信号为例进行说明。
在数据写入阶段t1，gate＝1，CS＝0。由于CS＝0，因此第十三开关晶体管M13截止。由于gate＝1，因此第十四开关晶体管M14导通以将数据信号data的低电平信号提供给第一节点P1，因此第一节点P1的信号为低电平信号。由于第一节点P1的信号为低电平信号，因此第一开关晶体管M1、第四开关晶体管M4、第五开关晶体管M5以及第十一开关晶体管M11均截止。由于第二开关晶体管M2形成二极管状态，以将第一参考电压信号VG1的高电平信号提供给第三开关晶体管M3的栅极，控制第三开关晶体管M3导通，以将第一参考电压信号VG1的高电平信号提供给第二节点P2，使第二节点P2的信号为高电平信号。由于第二节点P2的信号为高电平信号，因此第六开关晶体管M6、第九开关晶体管M9、第十开关晶体管M10以及第十二开关晶体管M12均导通。导通的第六开关晶体管M6将第二参考电压信号VG2的低电平信号提供给第八开关晶体管M8的栅极，并且由于第七开关晶体管M7的栅极与第一参考电压信号VG1耦接，从而可以将第一参考电压信号VG1的高电平信号提供给第八开关晶体管M8的栅极，并通过设置第一参考电压信号VG1与第二参考电压信号VG2的电压，使第八开关晶体管M8的栅极电压为0V，以控制第八开关晶体管M8截止。导通的第九开关晶体管M9将第二参考电压信号VG2的低电平信号提供给第一节点P1，以使第一节点P1的信号为低电平信号。并且，导通的第十开关晶体管M10将第二参考电压信号VG2的低电平信号提供给第一节点P1，以使第一节点P1的信号进一步为低电平信号。
在充电阶段t2，gate＝0，CS＝1。由于gate＝0，因此第十四开关晶体管M14截止。由于CS＝1，因此第十三开关晶体管M13导通。由于第一节点P1锁存为低电平信号，第二节点P2锁存为高电平信号，因此第十一开关晶体管M11截止，第十二开关晶体管M12导通。导通的第十三开关晶体管M13和第十二开关晶体管M12可以将第二显示电压信号VD2的低电平信号提供给像素电极40，以使像素电极可以在充电阶段t2中持续为低电平信号，这样在将像素电路应用于显示装置中时，可以使显示装置显示白色，从而可以降低漏电流，提高显示效果。
需要说明的是，第一参考电压信号和第一显示电压信号可以为同一信号。第二参考电压信号和第二显示电压信号可以为同一信号。这样可以减少信号线的数量，降低布线占用空间。并且，第一参考电压信号的电压值和第二参考电压信号的电阻值可以根据实际应用环境进行设置，在此不作限定。
基于同一发明构思，本发明实施例还提供了一种像素电路的驱动方法，该驱动方法解决问题的原理与前述像素电路相似，因此该驱动方法的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
如图5所示，本发明实施例提供的像素电路的驱动方法可以包括：数据写入阶段和充电阶段；
S501、在数据写入阶段，扫描控制电路响应于栅极扫描信号，将数据信号输出至第一节点；锁存器电路响应于第一节点的信号，锁存第一节点与第二节点的信号；
S502、在充电阶段，锁存器电路响应于第一节点的信号，锁存第一节点与第二节点的信号；充电控制电路响应于第一节点的信号和充电控制信号，将第一显示电压信号输出至像素电极；或充电控制电路响应于第二节点的信号和充电控制信号，将第二显示电压信号输出至像素电极。
基于同一发明构思，本发明实施例还提供了一种阵列基板，如图6所示，可以包括：多个像素单元PX，多条栅线GATE、多条充电控制信号线cs、多条数据线DATA；其中，每行像素单元PX对应一条栅线GATE与一条充电控制信号线cs，一列像素单元PX对应一条数据线DATA；
各像素单元PX包括如权利要求1-8任一项的像素电路1；其中，各栅线与对应的像素电路耦接，用于传输栅极扫描信号；各充电控制信号线与对应的像素电路耦接，用于传输充电控制信号；各数据线与对应的像素单元耦接，用于传输数据信号。并且，像素电路1的结构如图1-3所示，在此不作赘述。该阵列基板解决问题的原理与前述像素电路相似，因此该阵列基板的实施可以参见前述像素电路的实施，重复之处在此不再赘述。
进一步地，在具体实施时，在本发明实施例中，阵列基板还可以包括：用于传输第一显示电压信号的第一显示电压信号线、用于传输第二显示电压信号的第二显示电压信号线、用于传输第一参考电压信号的第一参考电压信号线、用于传输第二参考电压信号的第二参考电压信号线。其中，第一参考电压信号线和第二参考电压信号线可以沿像素单元的行方向延伸，第一显示电压信号线和第二显示电压信号线可以沿像素单元的列方向延伸。
在具体实施时，在本发明实施例中，栅线与充电控制信号线分别沿像素单元的行方向延伸。进一步地，可以使对应同一行像素单元的栅线与充电控制信号线分别位于像素单元相对的两侧。当然，也可以使对应同一行像素单元的栅线与充电控制信号线位于相邻两个像素单元之间的同一间隙中。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的显示装置可以包括电子纸，当然也可以包括手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
具体地，电子纸可以包括：相对设置的阵列基板和对向基板，以及封装于阵列基板与对向基板之间的电子墨水层。
本发明实施例提供的像素电路及其驱动方法、显示面板及显示装置，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极；其中，通过扫描控制电路响应于栅极扫描信号以将数据信号输出至第一节点；通过锁存器电路响应于第一节点的信号，以锁存第一节点与第二节点的信号，这样可以根据输入第一节点的数据信号锁存第一节点和第二节点的信号；以及通过充电控制电路响应于第一节点的信号和充电控制信号，以将第一显示电压信号输出至像素电极；以及响应于第二节点的信号和充电控制信号，以将第二显示电压信号输出至像素电极。这样通过锁存器电路锁存的第一节点和第二节点的信号并结合充电控制电路，可以在扫描控制电路关闭后，持续对像素电极充电，从而可以降低漏电流，提高显示效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种像素电路，其特征在于，包括：扫描控制电路、锁存器电路、充电控制电路以及像素电极；
所述扫描控制电路被配置为响应于栅极扫描信号，将数据信号输出至第一节点；
所述锁存器电路被配置为响应于所述第一节点的信号，锁存所述第一节点与第二节点的信号；
所述充电控制电路被配置为响应于所述第一节点的信号和充电控制信号，将第一显示电压信号输出至所述像素电极；以及响应于所述第二节点的信号和所述充电控制信号，将第二显示电压信号输出至所述像素电极；
所述锁存器电路包括：第一子锁存器电路和第二子锁存器电路；
所述第一子锁存器电路被配置为响应于所述第一节点的信号，锁存所述第二节点的信号为第二参考电压信号，或锁存所述第二节点的信号为第一参考电压信号；
所述第二子锁存器电路被配置为响应于所述第二节点的信号，锁存所述第一节点的信号为所述第一参考电压信号，或锁存所述第一节点的信号为所述第二参考电压信号；
所述第一子锁存器电路包括：第一开关晶体管、第二开关晶体管、第三开关晶体管以及第四开关晶体管；
所述第一开关晶体管的栅极与所述第一节点耦接，所述第一开关晶体管的第一极用于接收所述第二参考电压信号，所述第一开关晶体管的第二极分别与所述第二开关晶体管的第二极以及所述第三开关晶体管的栅极耦接；
所述第二开关晶体管的栅极与第一极均用于接收所述第一参考电压信号；
所述第三开关晶体管的第一极用于接收所述第一参考电压信号，所述第三开关晶体管的第二极与所述第二节点耦接；
所述第四开关晶体管的栅极与所述第一节点耦接，所述第四开关晶体管的第一极用于接收所述第二参考电压信号，所述第四开关晶体管的第二极与所述第二节点耦接。
2.如权利要求1所述的像素电路，其特征在于，所述第一子锁存器电路还包括：第五开关晶体管；
所述第五开关晶体管的栅极与所述第一节点耦接，所述第五开关晶体管的第一极与所述第二节点耦接，所述第五开关晶体管的第二极用于接收所述第二参考电压信号。
3.如权利要求1所述的像素电路，其特征在于，所述第二子锁存器电路包括：第六开关晶体管、第七开关晶体管、第八开关晶体管以及第九开关晶体管；
所述第六开关晶体管的栅极与所述第二节点耦接，所述第六开关晶体管的第一极用于接收所述第二参考电压信号，所述第六开关晶体管的第二极分别与所述第七开关晶体管的第二极以及所述第八开关晶体管的栅极耦接；
所述第七开关晶体管的栅极与第一极均用于接收所述第一参考电压信号；
所述第八开关晶体管的第一极用于接收所述第一参考电压信号，所述第八开关晶体管的第二极与所述第一节点耦接；
所述第九开关晶体管的栅极与所述第二节点耦接，所述第九开关晶体管的第一极用于接收所述第二参考电压信号，所述第九开关晶体管的第二极与所述第一节点耦接。
4.如权利要求3所述的像素电路，其特征在于，所述第二子锁存器电路还包括：第十开关晶体管；
所述第十开关晶体管的栅极与所述第二节点耦接，所述第十开关晶体管的第一极与所述第一节点耦接，所述第十开关晶体管的第二极用于接收所述第二参考电压信号。
5.如权利要求1所述的像素电路，其特征在于，所述充电控制电路包括：第十一开关晶体管、第十二开关晶体管以及第十三开关晶体管；
所述第十一开关晶体管的栅极与所述第一节点耦接，所述第十一开关晶体管的第一极用于接收所述第一显示电压信号，所述第十一开关晶体管的第二极与所述第十三开关晶体管的第一极耦接；
所述第十二开关晶体管的栅极与所述第二节点耦接，所述第十二开关晶体管的第一极用于接收所述第二显示电压信号，所述第十二开关晶体管的第二极与所述第十三开关晶体管的第一极耦接；
所述第十三开关晶体管的栅极用于接收所述充电控制信号，所述第十三开关晶体管的第二极与所述像素电极耦接。
6.如权利要求1所述的像素电路，其特征在于，所述扫描控制电路包括：第十四开关晶体管；
所述第十四开关晶体管的栅极用于接收所述栅极扫描信号，所述第十四开关晶体管的第一极用于接收所述数据信号，所述第十四开关晶体管的第二极与所述第一节点耦接。
7.一种阵列基板，其特征在于，包括：多个像素单元，多条栅线、多条充电控制信号线、多条数据线；其中，每行所述像素单元对应一条所述栅线与一条所述充电控制信号线，一列像素单元对应一条所述数据线；
各所述像素单元包括如权利要求1-6任一项所述的像素电路；其中，各所述栅线与对应的像素电路耦接，用于传输所述栅极扫描信号；各所述充电控制信号线与对应的像素电路耦接，用于传输所述充电控制信号；各所述数据线与对应的像素单元耦接，用于传输所述数据信号。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
9.如权利要求8所述的显示装置，其特征在于，所述显示装置包括电子纸。
10.一种如权利要求1-6任一项所述的像素电路的驱动方法，其特征在于，包括：数据写入阶段和充电阶段；
在所述数据写入阶段，所述扫描控制电路响应于栅极扫描信号，将数据信号输出至第一节点；所述锁存器电路响应于所述第一节点的信号，锁存所述第一节点与所述第二节点的信号；
在所述充电阶段，所述锁存器电路响应于所述第一节点的信号，锁存所述第一节点与所述第二节点的信号；所述充电控制电路响应于所述第一节点的信号和所述充电控制信号，将第一显示电压信号输出至所述像素电极；或所述充电控制电路响应于所述第二节点的信号和所述充电控制信号，将第二显示电压信号输出至所述像素电极。
CN201811136665.XA 2018-09-28 2018-09-28 像素电路及其驱动方法、显示面板及显示装置 Active CN108877696B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811136665.XA CN108877696B (zh) 2018-09-28 2018-09-28 像素电路及其驱动方法、显示面板及显示装置
US16/386,778 US10832608B2 (en) 2018-09-28 2019-04-17 Pixel circuit, method for driving method, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811136665.XA CN108877696B (zh) 2018-09-28 2018-09-28 像素电路及其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN108877696A CN108877696A (zh) 2018-11-23
CN108877696B true CN108877696B (zh) 2020-05-01

Family

ID=64324592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811136665.XA Active CN108877696B (zh) 2018-09-28 2018-09-28 像素电路及其驱动方法、显示面板及显示装置

Country Status (2)

Country Link
US (1) US10832608B2 (zh)
CN (1) CN108877696B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109272962B (zh) * 2018-11-16 2021-04-27 京东方科技集团股份有限公司 像素内存储单元、像素内数据存储方法以及像素阵列
CN110060646B (zh) * 2019-05-08 2021-08-03 京东方科技集团股份有限公司 数据锁存电路、像素电路、阵列基板及液晶显示面板
CN112002289A (zh) * 2020-09-10 2020-11-27 合肥京东方光电科技有限公司 像素电路、显示面板及其制造方法、显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157344A (ja) * 2007-12-06 2009-07-16 Seiko Epson Corp 電気泳動表示装置の駆動方法
US8098228B2 (en) * 2007-12-06 2012-01-17 Seiko Epson Corporation Driving method of electrophoretic display device
CN101533608A (zh) * 2008-03-14 2009-09-16 精工爱普生株式会社 电泳显示装置、其驱动方法以及电子设备
CN101771402B (zh) * 2008-12-26 2012-07-18 北京京东方光电科技有限公司 锁存器及液晶显示源极驱动装置
JP2013057853A (ja) * 2011-09-09 2013-03-28 Japan Display West Co Ltd 表示装置、表示装置の駆動方法、及び、電子機器
JP6473581B2 (ja) * 2013-10-09 2019-02-20 株式会社ジャパンディスプレイ 表示装置、表示装置の制御方法
CN106664011B (zh) * 2014-08-26 2019-06-11 东芝存储器株式会社 电压产生电路
US20160203767A1 (en) * 2015-01-08 2016-07-14 Seiko Epson Corporation Storage type display device, storage type display device driving method, and electronic apparatus
KR102485454B1 (ko) * 2015-11-25 2023-01-05 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
CN106952605B (zh) * 2017-05-16 2020-08-11 厦门天马微电子有限公司 一种移位寄存器和显示面板
CN107393488B (zh) * 2017-08-30 2019-06-14 武汉天马微电子有限公司 像素驱动电路和像素驱动方法
CN107403611B (zh) * 2017-09-25 2020-12-04 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备
CN107919101B (zh) * 2018-01-04 2020-06-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN107945763B (zh) * 2018-01-05 2020-06-26 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板和显示装置
CN108630166B (zh) * 2018-07-02 2021-01-26 京东方科技集团股份有限公司 像素记忆电路、液晶显示器和可穿戴设备

Also Published As

Publication number Publication date
US10832608B2 (en) 2020-11-10
CN108877696A (zh) 2018-11-23
US20200105175A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
US10997936B2 (en) Shift register unit, gate drive circuit and display device
CN107958649B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN100397446C (zh) 脉冲输出电路、移位寄存器和显示器件
WO2017107286A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
EP3086312A1 (en) Shift register unit, gate drive circuit and display device
US10826475B2 (en) Shift register and driving method thereof, cascade driving circuit and display device
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
CN108877696B (zh) 像素电路及其驱动方法、显示面板及显示装置
US10621904B2 (en) Pixel circuit and method for driving the same, display panel and display device
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11443674B2 (en) Display device having gate driver
US11322068B2 (en) Display device having gate driver
US11749189B2 (en) Charge sharing circuit with two clock signal generation units, charge sharing method, display driving module and display device
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN110148390B (zh) 阵列基板、其驱动方法及显示装置
US11244595B2 (en) Shift register unit comprising input circuit, first control circuit, blanking control circuit, first output circuit, and second output circuit, driving method, gate driving circuit, and display device
CN104700801A (zh) Pmos栅极驱动电路
CN113920913A (zh) 显示面板及其驱动方法、显示装置
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
US8144098B2 (en) Dot-matrix display refresh charging/discharging control method and system
US20190213968A1 (en) Array substrate, method for driving the same, and display apparatus
CN112992094B (zh) 一种gip电路驱动方法及显示装置
CN113327537A (zh) 移位寄存器、栅极驱动电路及显示装置
CN112735322A (zh) 一种gip电路及驱动方法
CN114038437B (zh) 移位寄存器单元、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant