JP6473581B2 - 表示装置、表示装置の制御方法 - Google Patents

Description

この発明の実施形態は、表示装置、表示装置の制御方法に関するもので、特にその手書き入力回路、手書き入力方法及び手書き入力用プログラムが改良されたものである。

近年、例えば液晶表示デバイス（表示パネルと称してもよい）とタッチ式入力パネルとが一体化された表示装置が開発されている。この表示装置は携帯端末（スマートフォーン、タブレットコンピュータ、パーソナルアシスタントデバイス（ＰＡＤ）などの電子機器を含む）に利用されている。

タッチ式入力パネルとして、ペンや指を表示画面に接触させ、この接触した状態でペンや指を当該表示画面上で移動させることで入力を行う手書き入力装置がある。

手書き入力装置は、座標入力装置とも称され、タッチ式入力パネルのタッチ検出面を表示装置の表示画面上に設けて構成される。手書き入力を感知するための方式として、抵抗式、静電容量式、電磁誘導式などがある。例えばペンによる手書き入力は、タッチ検出面で感知され、当該タッチ検出面の感知データに基づいて、当該ペンや指の表示画面における位置や表示画面を押圧する押圧力がタッチパネル（ＴＰ）コントローラで座標データ及び押圧データに変換される。

前記座標データ及び押圧データは、アプリケーションプロセッサやマイクロコンピュータなどの中央処理ユニット（ＣＰＵ）で処理される。ＣＰＵは、ペンの移動軌跡をフレームメモリ内部に映像データ（描画データと称しても良い）として記憶させ、該映像データを例えば６０Ｈｚ程度のフレームレートで表示を行う表示装置としての液晶表示デバイス（ＬＣＤ及びＬＣＤコントローラからなる）に送出する。これによりペンにより手書きされた移動軌跡が、液晶表示デバイスの表示部に線として表示され、また更新される。

上記の装置では、ＣＰＵ上で動作するオペレーションシステム（ＯＳ）や他のアプリケーションなどのプログラムの実行に起因する処理の遅延や、ＣＰＵとＴＰコントローラ、ＬＣＤコントローラとのインターフェイスに関わる遅延が発生する。

この結果、上記の装置は、手書き入力において、ユーザーによって指示されるタッチ位置（ペン先）に表示装置に描画される線を即座に追随させ難いという問題を有している。

この遅延は通常１００ｍｓ程度であり、手書き入力装置の使い勝手を低下させる要因となっている。また、手書き入力中は例えば６０Ｈｚ程度のフレームレートで常に表示画面全体を更新し続けなければならないため消費電力が高くなるという課題がある。

特開２０１３−１１４２７６号公報 特開２０１０−１２８０１４号公報 特開２００９−２４４９５８号公報 特開２０１０−１０７７３２号公報

この実施形態では、手書き入力速度に対する、表示画面上の描画速度(image forming velocity)の追随性を格段と向上し得る表示装置、表示装置の制御方法を提供することを目的とする。

実施形態によれば、複数の画素回路が２次元配列され、それぞれの画素回路は表示素子と前記表示素子を駆動するための信号を保存する画素メモリを含む、表示デバイスと、
任意の画素回路を選択して駆動することができるＸ方向ドライバ及びＹ方向ドライバと、
前記表示デバイスに一体となり配置されたタッチ式入力パネルと、
前記タッチ式入力パネルの感知出力を座標データに変換するタッチパネルコントローラと、
前記座標データを受け取り、前記Ｘ方向ドライバ及び前記Ｙ方向ドライバを介して、前記画素回路単位で、画素信号の部分書き換えを行うディスプレイコントローラと、
を備え、
前記Ｙ方向ドライバは、前記任意の画素回路を動作可能な状態に選択する選択行線に接続されており、
前記Ｘ方向ドライバは、
前記任意の画素回路を選択する制御列線と、
前記任意の画素回路に入力を与える信号列線と、
前記任意の画素回路を選択するための画素信号又は前記任意の画素回路に入力するための画素信号を出力するＸ方向バッファと、
前記任意の画素回路にデータを書き込むために、第１スイッチにより前記制御列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内の入力経路の第１のトランジスタをオンし、第２スイッチにより前記信号列線を予め設定された第１固定電位の電圧線に接続して前記画素回路内に前記第１のトランジスタを介して前記第１固定電位を入力する第１状態、又は、
前記第１スイッチにより前記制御列線を予め設定され第２固定電位の電圧線に接続して前記画素回路内の前記入力経路の前記第１のトランジスタをオンし、前記第２スイッチにより前記信号列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内に前記第１のトランジスタを介して前記画素信号を入力する第２状態のいずれかを得るモードスイッチと、を有する。

図１は、実施形態が適用された表示装置の全体構成例を示す図である。 図２は、図１のＬＣＤパネルの概略構成を示す図である。 図３は、１つの画素回路３１０の基本構成例を代表として示し、Ｘ方向ドライバ、Ｙ方向ドライバの構成例を示す図である。 図４は、図２の画素回路３１２を代表し、実施形態の動作例を信号の流れと共に説明する図である。 図５は、図２の画素回路３１２を代表し、実施形態の動作例を動作タイミング共に説明する図である。 図６は、図２の画素回路３２１を代表し、実施形態の動作例を信号の流れと共に説明する図である。 図７は、図２の画素回路３２１を代表し、実施形態の動作例を動作タイミング共に説明する図である。 図８は、実施形態の動作例を説明するために、画素回路への画素信号の書込み例を示す図である。 図９は、実施形態の通常描画の動作例を、画素回路３１０を参照して、回路の信号の流れと共に示す図である。 図１０は、実施形態の通常描画の動作例を、図９の画素回路３１０を参照して説明するために、回路の各部の動作タイミング示す図である。 図１１は、実施形態の動作例を説明するために、ＬＣＤへの描画の様子を示す図である。 図１２は、図１１の続きを示す図である。 図１３Ａは、他の実施形態の要部の構成例を示す図である。 図１３Ｂは、図１３Ａの回路の一動作を説明するために示したデータ書き換え処理の図である。 図１３Ｃは、図１３Ａの回路のさらに他の動作を説明するために示したデータ書き換え処理の図である。 図１４Ａは、図１に示した表示装置により直線が描画される場合の説明用の図である。 図１４Ｂは、図１に示した表示装置により破線が描画される場合の説明用の図である。 図１５は、本発明に係る表示装置の他の実施形態を示す図である。 図１６は、本発明に係る表示装置のさらに他の実施形態を示す図である。 図１７は、図１のメモリ１１と極性反転回路の具体的構成例を示す図である。

以下、実施の形態についてさらに詳細に図面を参照して説明する。実施形態において、「手書き入力モード」は、「通常の描画モード」に対して区別されている。手書き入力モードは、ペンや指先をタッチ式入力パネルに接触させた状態で移動させることによって形成されるタッチ入力式パネル上の軌跡が即時応答により認識され、そして当該軌跡が表示画面に描画されることを意味する。通常の描画モードは、表示デバイスの全画面の書換えサイクルに応じて、表示画面に表示する映像データ又は描画データの書換えが行われることを意味する。

図１は、実施形態が適用された液晶表示装置の構成ブロックを示す図である。液晶表示装置においては、液晶表示デバイス（ＬＣＤ）３０１と、タッチセンサ式入力パネル７０１とを備えている。ＬＣＤ３０１は、ガラス基板３００を備え、該ガラス基板３００上には、２次元配列された複数の画素回路と、該複数の画素回路を駆動させるＸ方向ドライバ４００、Ｙ方向ドライバ５００とが設けられている。

また、これらドライバ４００、５００を制御するＬＣＤコントローラ（例えばＩＣチップ構成）６００がガラス基板３００に設けられている。該ＬＣＤコントローラ６００がＸ方向ドライバ４００にＸアドレス、Ｙ方向ドライバ５００にＹアドレスを与えることにより、駆動される画素回路が決定される。

タッチ式入力パネル７０１は、液晶表示デバイス（ＬＣＤ）３０１の表示画面に重なった状態で配置される。図面では、構成を分かり易くするために、液晶表示デバイス３０１と、タッチ式入力パネル７０１とを分離して示しているが、これらＬＣＤ３０１とタッチ式入力パネルのいずれか一方の構成が他方の構成を兼ねる構成も採用可能である。

したがって、今、ＬＣＤ３０１の表示画面に操作ボタンの画像が表示されているとする。ここで、該操作ボタンの画像をペン或いは指で押圧する行為は、該表示画面に重なっているタッチ式入力パネルの当該部分を押圧することとなり、これによって、当該タッチ式入力パネルによって該ペン或いは指による接触が感知されるものとなる。

タッチ式入力パネル７０１は、例えば抵抗式、静電容量式、自己容量式、電磁誘導式などによるタッチセンサである。タッチ式入力パネル７０１は、タッチパネルコントローラ（ＴＰコントローラ）７０２に電気的に接続されている。

ＴＰコントローラ７０２は、例えば複数のＩＣチップを電気的に接続してなる。タッチ式入力パネル７０１の感知出力は、ＴＰコントローラ７０２に入力されて、座標データ（押圧データを含む場合もある）に変換される。

なお、押圧データの検出方法は、種々の方式がある。例えばペンタッチ部とセンサ電極との間に例えば特殊の加工を施したシート（保護シート）が設けられて、ペンの圧力に応じて、ペン先とセンサ電極との間の静電容量の変化を生じさせる、電磁強度の変化を生じさせる、或いは抵抗値の変化を生じさせる方式などがある。これらの変化が電気的に検出される。

ペンでタッチ式入力パネル７０１をタッチすることによる当該タッチ式入力パネル７０１上のタッチ位置（座標データ・押圧データ）を即座にＬＣＤ３０１の画素回路に伝達するために、ＴＰコントローラ７０２は、ＬＣＤコントローラ６００に接続される。またＴＰコントローラ７０２は、メインＣＰＵ８００に接続されており、これによって、ペンのタッチ位置（座標データ・押圧データ）をメインＣＰＵ８００に保存させて、後で液晶表示デバイス３０１上に当該ペンのタッチ位置やペンによる軌跡を再度表示させることができる。より具体的には、メインＣＰＵ８００は、ＬＣＤコントローラ６００に接続され、描画すべき映像データ、及び駆動用のタイミング信号をＬＣＤコントローラ６００に与える。また、メインＣＰＵ８００は、フレームメモリ８０１（図１に図示）を備え、ＴＰコントローラ７０２から間欠的に入力される第１の座標データと第２の座標データとの間の座標データを直線近似により補間することによって、フレームメモリ内に第１の座標データと第２の座標データとを結ぶ線の映像データを構築することができる。ただしこの線の映像データは、手書き入力モードとは異なる通常の描画モードのときにフレームメモリ８０１から読み出される。

図２は、ＬＣＤ３０１に複数の画素回路３１１，３１２，３２１，３２２、・・・が２次元配列されている基本的な構成例を示している。Ｘ方向ドライバ４００による列指定と、Ｙ方向ドライバ５００による行指定とにより、任意の画素回路が選択的に指定される。図では、４つの画素回路を示しているが、ＬＣＤ３０１には、さらに多くの画素回路が形成されている。

図３は、画素回路３１１の具体的構成例を代表として示している。他の画素回路も同様な構成である。また図にはＸ方向ドライバ４００、Ｙ方向ドライバ５００の構成例を示している。

一実施形態による画素回路３１１は、第１トランジスタＴＣ、第２トランジスタＴＲ、メモリ（ＳＲＡＭ：スタティックランダムアクセスメモリ）１１、極性制御回路１２、表示素子１３を含む。表示素子１３は、ＬＣＤ３０１の液晶層の一部の微細領域を等価的に示している。

さらに画素回路３１１を、信号列線Ｓｊ、制御列線Ｃｊが通過している。信号列線Ｓｊは、第１トランジスタＴＣの入力端子に画素信号を供給することができる。制御列線Ｃｊは、第１のトランジスタＴＣの制御電極に制御信号を供給することができる。

また画素回路３１１を、選択行線Ｒｉ（一方電位用）、/Ｒｉ（反転電位用）が通過している。選択行線Ｒｉは、第２トランジスタＴＲの制御電極に接続されている。また選択行線Ｒｉは、メモリ１１の一方電極端子に接続されている。

メモリ１１の他方電極端子には、選択行線/Ｒｉが接続されている。メモリ１１はまた極性制御回路１２に接続されており、メモリ１１の出力は、極性制御回路１２を介して、表示素子１３の電極に供給される。極性制御回路１２は、表示素子１３に接続されており、周期的に表示素子１３への液晶印加電圧の極性を切り替えるための回路である。これにより、該表示素子１３としての液晶をより確実に駆動させることができるものとなる。

Ｘ方向ドライバ４００は、Ｘアドレスデコーダ４１１、パラレルロード付Ｘ双方向シフトレジスタ４１２、イネーブルラッチ回路４１３、Ｘ方向バッファ４１５、モードスイッチ４１６を有する。

Ｘアドレスデコーダ４１１は、ＬＣＤコントローラ６００からＸ方向（横方向）の座標データ（ＸアドレスＸＡＤＤ）を受け取る。Ｘアドレスデコーダ４１１でデコードされたＸアドレス（または書込みデータと称しても良い）は、パラレルロード付Ｘ双方向シフトレジスタ４１２にロードされる。

パラレルロード付Ｘ双方向シフトレジスタ４１２によって、Ｘアドレスデコーダ４１１からのＸアドレス（又は書き込みデータ）がパラレルロードされる。パラレルロードのタイミングは、ＬＣＤコントローラ６００から出力されるＸロードパルス（ＸＬＯＡＤ）により定められる。パラレルロード付Ｘ双方向シフトレジスタ４１２は、ＬＣＤコントローラ６００から出力されるシリアルシフトパルス（Ｘsi）により、Ｘアドレス（又は書き込みデータ或いはアドレスデータと称しても良い）を、右方向あるいは左方向のいずれにもシフトさせることができる。

イネーブルラッチ回路４１３は、パラレルロード付Ｘ双方向シフトレジスタ４１２のアドレス（又は書き込みデータ）をラッチイネーブルパルス（ＬＥ）のタイミングでラッチすることができる。Ｘ方向バッファ４１５は、イネーブルラッチ回路４１３にラッチされたＸアドレス（又は書き込みデータ）を、Ｘイネーブルパルス（ＸＥＮ）のタイミングで保持することができる。ラッチイネーブルパルス（ＬＥ）、Ｘイネーブルパルス（ＸＥＮ）パルスは、ＬＣＤコントローラ６００から出力される。

さらに、Ｘ方向バッファ４１５のＸアドレス（又は書き込みデータ）は、モードスイッチ４１６を介して、画素回路３１１に供給されることができる。

モードスイッチ４１６は、ＬＣＤコントローラ６００からのＸスイッチ制御信号（ＸＳＷ）により制御される。

モードスイッチ４１６は、Ｘスイッチ制御信号（ＸＳＷ）により、信号列線Ｓｊと制御列線Ｃｊの接続先を制御することができる。

図の画素回路３１１の例では、Ｘスイッチ制御信号（ＸＳＷ）の制御の元で、信号列線Ｓｊが、黒電圧線ＢＶに接続され、制御列線ＣｊがＸ方向バッファ４１５に接続されている。今、制御列線Ｃｊに例えば”１”（ハイレベル）が出力されると、第１のトランジスタＴＣがオンする。このときもし第２のトランジスタＴＲがオンしているならば、メモリ１１には、黒電圧（データ１）が書き込まれる。

次にＹ方向ドライバ５００について説明する。Ｙ方向ドライバ５００は、Ｙアドレスレコーダ５１１、パラレルロード付Ｙ双方向シフトレジスタ５１２、イネーブル付Ｙ方向バッファ５１３を有する。

ＬＣＤコントローラ７０２は、Ｙアドレスレコーダ５１１に、Ｙ方向（縦方向）の座標データ（ＹアドレスＹＡＤＤ）を与える。ＬＣＤコントローラ７０２は、パラレルロード付Ｙ双方向シフトレジスタ５１２に、Ｙロードパルス（ＹＬＯＡＤ）を与える。またＬＣＤコントローラ７０２は、イネーブル付Ｙ方向バッファ５１３にＹイネーブルパルス（ＹＥＮ）を与える。

Ｙアドレスレコーダ５１１は、ＬＣＤコントローラ６００からＹ方向（縦方向）の座標データ（Ｙアドレス）を受け取る。Ｙアドレスデコーダ５１１でデコードされたＹアドレス（または行指定データと称しても良い）は、パラレルロード付Ｙ双方向シフトレジスタ５１２にロードされる。パラレルロード付Ｙ双方向シフトレジスタ５１２のＹアドレスは、イネーブル付Ｙ方向バッファ５１３にラッチされて、選択行線Ｒｉ、選択行線/Ｒｉに出力される。

図３は、Ｘ方向ドライバ４００、Ｙ方向ドライバ５００の出力の一部を示しているだけである。Ｘ方向ドライバ４００、Ｙ方向ドライバ５００は、ＸアドレスとＹアドレスを用いて、画素回路３１１の他に、残りの全画素回路（図示せず）を任意に指定することができる。

手書き入力モードにおいては、ＴＰコントローラ７０２からのＸ座標データ、Ｙ座標データがそれぞれＬＣＤコントローラ６００に入力する。ＴＰコントローラ７０２からのＸ座標データ、Ｙ座標データは、メインＣＰＵ８００にも入力する。ＬＣＤコントローラ６００は、ＴＰコントローラ７０２からのＸ座標データ、Ｙ座標データに基いて、即時に、画素回路単位で部分書替えを行う。またメインＣＰＵ８００は、ＴＰコントローラ７０２からのＸ座標データ、Ｙ座標データに基いて、フレームメモリ（図示せず）に描画データを書き込む。

ＴＰコントローラ７０２とメインＣＰＵ８００は、シリアルインターフェース（Ｓ＿Ｉ/Ｆ）により接続されており、ＴＰコントローラ７０２は、座標データをシリアルデータに変換してメインＣＰＵ８００に供給する。

手書き入力モードでなく、通常の描画モードのときは、描画モード制御信号がメインＣＰＵ８００からＬＣＤコントローラ６００に供給される。通常の描画モードのときは、メインＣＰＵ８００から映像データがＬＣＤコントローラ６００に供給される。

図４は、図２の画素回路３１２を代表し、実施形態の動作例を信号の流れと共に説明する。図４は、ＬＣＤコントローラ６００からの座標データ（ｘ０、ｙ０）に基いて、行選択線Ｒｙ０（プラス電位の出力）、/Ｒｙ０（マイナス電位の出力）が選択され、また、モードスイッチ４１６の動作に基づいて、列制御線Ｃｘ０がＸ方向バッファ４１５の出力（論理”１”）に接続され、列信号線Ｓｘ０が黒電圧線ＢＶに接続された回路状態を示している。

図４の接続状態であると、第１のトランジスタＴＣと第２のトランジスタＴＲとがそれぞれオンし、列制御線Ｃｘ０からの論理”１”のデータが、メモリ１１に保持される。この結果、極性制御回路１２を介して表示素子１３に電位が加わり、例えば表示素子１３の出力がオフ（輝度が低く黒くなった状態）となる。

図５は、実施形態の動作例を図４の画素回路３１２を参照して説明するために、回路の各部の動作タイミングを左から右へ時間の経過とともに示す図である。

図５の５ａ、５ｂは、ＬＣＤコントローラ６００からの座標データ（ｘ０、ｙ０）の出力時間を示している。図５の５ｃは、座標データ（ｘ０、ｙ０）がそれぞれデコーダでデコードされ、Ｘ双方向シフトレジスタ４１２、Ｙ双方向シフトレジスタ５１２にそれぞれロードされる時間を示している。

図５の５ｄは、Ｘ双方向シフトレジスタ４１２のＸ方向アドレスのデータがイネーブルラッチ回路４１３でラッチされ、且つＸ方向バッファ４１５にセットされる時間、並びに、Ｙ双方向シフトレジスタ５１２のＹ方向アドレスのデータがＹ方向バッファ５１３にセットされる時間を示している。図５の５ｅは、列制御線Ｃｘ０にデータが出力される時間、５ｆ、５ｇは、行選択線Ｒｙ０（プラス電位の出力）、/Ｒｙ０（マイナス電位の出力）の状態を示している。さらに図５の５ｈは、メモリ１１に黒電圧が保持された時間を示している。

本実施形態では、座標データに基いてデコードされたアドレス（書き込みデータ或いはアドレスデータ）を、シフトパルスに基いてシフトさせることができる。

図６は、Ｘ双方向シフトレジスタ４１２において、Ｘ方向アドレスデータが図５の画素回路３１２の位置から１画素回路分シフトされ、且つ、Ｙ双方向シフトレジスタ５１２において、列選択用のアドレスデータが図５の画素回路３１２の位置から１画素回路分シフトされた様子を示している。この結果、当該アドレスデータによって指定される画素回路は、行方向、列方向共に図５の画素回路３１２から１画素分だけシフトした画素回路３２１に変化している。

上記のシフトを得るためのシフトパルスＸsi，Ｙsiは、ＬＣＤコントローラ６００にインストールされているアルゴリズムに基いて生成されている。このシフトパルスＸsi，Ｙsiが活用されることにより、高速で指定アドレスを変化させることができる。

図７と図８は、アドレスデータのシフト処理により、描画のラインが変化する様子を説明するためのタイミング信号と、イメージ図を示している。今、図８の画素位置８ａが描画されており、さらに次に画素位置８ｂが描画されるものとして説明する。

図７は、回路の各部の動作タイミングを左から右へ時間の経過とともに示す。図７の７ａは、Ｙ双方向シフトレジスタ５１２に与えられる上シフトパルスであり、７ｂはＸ双方向シフトレジスタ４１２に与えられる右シフトパルスである。図７の７ｃは、列制御線Ｃｘ＋１にデータが出力される時間（ハイレベルの区間）、及び行選択線Ｒｙ＋１（プラス電位の出力）、/Ｒｙ＋１（マイナス電位の出力）にデータが出力される時間（ハイレベルの区間）を示している。図７の７ｄ，７ｅは、図８の画素位置８ａが指定されたときの列選択線Ｃｘ、行選択線Ｒｘの状態を示している。図７の７ｆ，７ｇ、７ｈは、図８の画素位置８ｂが指定されたときの列選択線Ｃｘ＋１、行選択線Ｒｘ＋１、行選択線/Ｒｘ＋１の状態をそれぞれ示している。図７の７iは、図８の画素位置８ｂのメモリ１１にデータが書き込まれる時間を示している。

上記したように、ＬＣＤコントローラ６００は、前記Ｘ双方向シフトレジスタ４１２、Ｙ双方向シフトレジスタ５１２に対して、シフトパルスを与えることがでる。これによって、タッチ式入力パネル７０１へのタッチ入力に基づいて生成される第１のアドレスデータ（図８の画素位置８ａを指定するアドレスデータ）から、当該第１のアドレスデータに近接したアドレスデータ（図８の画素位置８ｂを指定するアドレスデータ）がＸ方向ドライバ４００、Ｙ方向ドライバ５００でそれぞれ生成されるものとなる。

そして、かかるアドレスデータを、第１のタッチ入力に基づく第１アドレスデータとその次のタッチ入力に基づく第２のアドレスデータとの間を直線的に近似した補間アドレスデータ（図８の画素位置８ｂを指定するアドレスデータ）として採用するのである。

上記実施形態においては、手書き入力モードにおける手書き入力に応答する表示画面上の描画の追随性、或いは、ユーザーの手書き入力速度に対する、ＬＣＤ３０１の描画速度(image forming velocity)の追随性、より具体的には、手書き入力によってタッチ入力式パネル７０１上に描かれる軌跡とＬＣＤ３０１によって表示される当該軌跡の表示応答性（軌跡を描画データとしてLCD３０１の表示画面上に表示する描画応答性）を格段と向上し得る。そして、手書き入力の描画方向が予測される場合、図７、図８で説明したデータシフト技術により、即座に画素位置８ａと画素位置８ｂをＬＣＤ３０１に描画することが可能である。

図９は、手書き入力が終了した後、フレーム単位でメインＣＰＵ８００内のフレームメモリに格納されているデータ（映像データ（手書き入力した線データも含まれる））が表示デバイス（ＬＣＤ）３０１に書き込まれる様子を示している。図には、所謂、通常の描画モードで作動している回路状態が示されている。図では、画素回路３１０を代表して示している。

このときは、１ライン分（１水平走査ライン分）の映像データがメインＣＰＵ８００からＸアドレスデコーダ４１１に入力され、Ｘ方向バッファ４１５にセットされる。次に、Ｙ方向ドライバ５００が行単位で画素回路を指定する。これにより、行単位で、メインＣＰＵ８００内のフレームメモリに格納されている映像データが表示デバイス３０１内の各画素回路に書き込まれる。

モードスイッチ４１６が効果的に利用される。即ち、ＬＣＤ３０１を行単位でアクセス可能とするために、各画素回路の第１のトランジスタＴＣは、オンして待機する。このために、第１のトランジスタＴＣの制御電極には、ハイレベルとなるように白電圧線ＷＶに接続された制御列線を介して当該白電圧線ＷＶの電圧が供給される。第１のトランジスタＴＣの入力電極は、信号列線及びモードスイッチ４１６を介してＸ方向バッファ４１５の対応する出力段に接続される。

図１０は、通常の描画モードが実行されるときの動作タイミングを示している。Ｙ双方向シフトレジスタ５１２には垂直方向に同期したデータ（図示せず）が初段（例えば最下段に位置する行）に与えられる。このデータはシフトパルスＹsi（図１０の１０ａ）によりシフトさせると、例えば図の上方向へ、行単位で行選択位置をシフトさせることができる。

１行分の映像データ（図１０の１０ｂ）は、Ｘ双方向シフトレジスタ４１２の初段（例えば最右側に位置する列）から順次入力され、シフトパルスＸsi（図１０の１０ｃ）により図の左方向へシフトされる。これによりＸ双方向シフトレジスタ４１２には、１行分の映像データがセットされる。

この映像データは、タイミングパルスにより、行選択された画素回路に対して、一斉にＸ方向バッファ４１５を介して書き込まれる。

図１０の１０ｄは、ラッチイネーブルパルス（ＬＥ）であり、このパルスは、１行分の映像データが、Ｘ双方向シフトレジスタ４１２からイネーブルラッチ回路４１３にラッチされる時点を示す。図１０の１０ｅは、Ｘイネーブルパルス（ＸＥＮ）及びＹイネーブルパルス（ＹＥＮ）であり、これらのパルスに基いて、Ｘ方向バッファ４１５、及びＹ方向バッファ５１３にデータがセットされる。図１０の１０ｆは、映像データが書き込まれるべき行の行選択信号である。図１０の１０ｇは、映像データが書き込まれるべき次の行の行選択信号である。

図１０の１０ｈは、Ｘ方向バッファ４１５から、選択された行に書き込まれる映像データを示し、図１０の１０ｉは、メモリ１１に保持されたデータを示している。

上記の動作モードでは、モードスイッチ４１６は、各画素回路の第１のトランジスタＴＣが常にオンを維持するようにスイッチング状態を維持し、その制御電極に例えば白電圧ＷＶを与える。同時にモードスイッチ４１６は、第１のトランジスタＴＣの入力端子に、Ｘ方向バッファ４１５の出力を入力する状態にセットされる。この状態で、行選択信号により、第２のトランジスタＴＲがオンすれば、Ｘ方向バッファ４１５からの出力信号がメモリ１１に書き込まれる。

図１１、図１２は、手書き入力モードが実行されたときに、タッチパネルコントローラ７０２、メインＣＰＵ８００、ＬＣＤコントローラ６００、Ｘ方向ドライバ４００、Ｙ方向ドライバ５００が動作する順序を、ＬＣＤ３０１への描画とともに示す図である。

今、ユーザーが時点ｔ１０１（図１１）でペン先をタッチ式入力パネル７０１に接触させた状態でタッチ式入力パネル７０１上に軌跡を描き、時点ｔ１０２（図１２）でペン先をタッチパネルから離脱させたものとする。

タッチパネルコントローラ７０２は、本実施形態では、例えば５ｍｓ以内の間隔（時点ｔ２０１、ｔ２０２、ｔ２０３、ｔ２０４、ｔ２０５、・・・）でペン先のタッチ位置を検出し座標データとして出力する。

より具体的には、ユーザーが上述の入力を開始すると、タッチ式入力パネル７０１からの最初のセンサ出力をタッチパネルコントローラ７０２が検出し、座標データ（位置）及び押圧データ（押圧強度）を、メインＣＰＵ８００に与える。これによりメインＣＰＵ８００は、簡易描画処理を開始し、入力開始点座標データを決定し、描画可能を確保するとともに、ＬＣＤコントローラ６００に開始座標データを与える。これによりＬＣＤ３０１の入力開始位置へデータが書込まれる。

以後のセンサ出力をタッチパネルコントローラ７０２が検出すると（時点ｔ２０２）、座標データ及び押圧データが、ＬＣＤコントローラ６００及びメインＣＰＵ８００に入力される。

ＬＣＤコントローラ６００は、少なくとも時点ｔ２０２と時点ｔ２０３で検出された座標データを用いて、両座標間が線となるようにデータのシフト及び書き換え処理を実行する。このときの動作については、図４、図６にて説明した。

始点と終点が与えられたときに、その間の画素を塗りつぶして直線（或いは近似線）を描画するアルゴリズムとして、例えばブレゼンハムアルゴリズム（Brezenham's Line Algorithm )が知られている。このアルゴリズムに従うと、現在画素位置（Ｘ，Ｙ）の次の書込み（或いは塗りつぶし）候補となる画素位置を、隣接する８画素位置の中から、保持している内部変数（現在画素位置の座標と次の画素位置の座標など）に従って逐次決定することができる。

例えば、図１１のＬＣＤ３０１に示すように、左下の画素位置から次の書込み画素位置へ向かう直線が４５度より小さいとすると、候補となる画素位置が、右隣か右上の画素位置に絞られる。次に現在の内部変数の値により、どちらに進むかが決定される（同時に内部変数の更新が行われる）。かかるロジックに基づいて書き込むべき画素回路が順次特定され、かかる制御を繰り返すことにより、始点から終点までの線がＬＣＤ３０１上によって当該ＬＣＤ３０１の表示画面上に表示されるものとなる。図１１のＬＣＤ３０１に、書き換え（或いは書き込み）画素位置の部分が矢印と共に模式的に示されている。

上記のシフト及び書き換え（或いは書き込み）処理は、ＬＣＤコントローラ６００において、例えば１０μｓ以内で実行可能である（図１１の時点ｔ４０１、ｔ４０２参照）。このようなシフト及び書き換え処理は、タッチパネルコントローラ７０２において座標データが得られる毎に、繰り返し実行される。

図１２に示すように、タッチパネルコントローラ７０２から座標データ及び押圧データが出力されなくなると、メインＣＰＵ８００は、手書き入力モードが終了したものと判定する。このときメインＣＰＵ８００は、ＬＣＤコントローラ６００に終了指令を出力する、するとＬＣＤコントローラ６００は、Ｘ方向ドライバ４００、Ｙ方向ドライバ５００をリセットする。またメインＣＰＵ８００は、通常描画（通常の描画モード）の動作を開始する。通常描画においては、メインＣＰＵ８００は、フレームメモリに書き込まれている映像データを読み出して、図９で説明したような動作を開始する。

図１２に示すＬＣＤ３０１は、上記説明した処理が実行され（図１１中４．〜６．１、図１２中Ｎ．１〜Ｎ．ｘ）、手書き入力の軌跡を近似した折れ線が描画された様子を示している。

タッチパネルコントローラ７０２が座標データを更新する周期は例えば５ｍｓ程度であり、手書き入力モードにおいて１画素の描画に要する時間は例えば１０μｓ程度である。

５ｍｓの期間中に５００画素程度の書換えができ、線分の描画には十分な時間である。また、ペン先の移動に対し発生する遅延が最大でも１０ｍｓ程度となる（タッチパネルコントローラ内部の処理が５ｍｓ以下、線分の描画処理が５ｍｓ以下）ため高速な手書き入力が可能である。

前述したように手書き入力モード処理の消費電力は非常に小さく、通常の描画モードは手書き入力終了時にＬＣＤ３０１の表示画面全体を一回更新するだけなので、手書き入力のシーケンス全体を通して消費電力が低く抑えられる。

図１３Ａには、本実施形態のさらに他の実施形態の基本原理を示している。この実施例は、Ｘ方向ドライバ４００が、Ｘアドレスデコーダ４１１の出力端子と、Ｘ双方向シフトレジスタ４１２のロード用入力端子との間を、１対１で接続する状態と、１対複数で接続する状態とを選択的に切り替えられるロジック回路を備えている。以下具体的に説明する。

図１３Ａは、Ｘアドレスデコーダ４１１とＸ双方向シフトレジスタ４１２との間に、アンド回路４３１−４３６と、オア回路４４１−４４３を設けている。今、Ｘアドレスデコーダ４１１に３つの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３があるものとする。

アンド回路４３１−４３６の各一方の入力端子には、ＬＣＤコントローラ６００からの制御信号ＢＬＯＤを供給することができる。アンド回路４３１、４３２には、Ｘアドレスデコーダ４１１の出力端子ＯＵＴ１の出力が入力される。アンド回路４３３、４３４には、Ｘアドレスデコーダ４１１の出力端子ＯＵＴ２の出力が入力される。アンド回路４３５、４３６には、Ｘアドレスデコーダ４１１の出力端子ＯＵＴ３の出力が入力される。

オア回路４４１は、アンド回路４３０（図示せず）、アンド回路４３３の出力及び出力端子ＯＵＴ１の出力の論理出力を受けて、その出力をＸ双方向シフトレジスタ４１２の入力端子ＩＮＴ１に入力する。オア回路４４２は、アンド回路４３２、４３５の出力及び出力端子ＯＵＴ２の出力の論理出力を受けて、その出力をＸ双方向シフトレジスタ４１２の入力端子ＩＮＴ２に入力する。オア回路４４３は、アンド回路４３４、４３７（図示せず）の出力及び出力端子ＯＵＴ３の出力の論理出力を受けて、その出力をＸ双方向シフトレジスタ４１２の入力端子ＩＮＴ３に入力する。

ここで、制御信号ＢＬＯＤが“０”の場合は、Ｘアドレスデコーダ４１１の出力端子ＯＵＴ１−ＯＵＴ３の出力が、Ｘ双方向シフトレジスタ４１２の入力端子ＩＮＴ１−ＩＮＴ３に直接入力する（つまり１：１の関係である）。しかし、制御信号ＢＬＯＤが“１”の場合は、Ｘアドレスデコーダ４１１の出力端子ＯＵＴ１−ＯＵＴ３の各出力が、Ｘ双方向シフトレジスタ４１２の入力端子ＩＮＴ１ーＩＮＴ３の３箇所に入力する（つまり１：３の関係となる）。これにより、制御信号ＢＬＯＤが変化することで、描画する線の太さが変更されることができる。

図１３Ａは、Ｘ方向に関する線の太さが変化する例を示している。当該図はＹ方向に関する図はないが、Ｙ方向に関してもＹ方向ドライバが３つの列選択線を選択することができるものとなっている。これにより、Ｘ方向とＹ方向に３倍の太さの線を描画することができる。

図１３Ｂは、制御信号ＢＬＯＤが“０”であり、太さ１の線が描画されるときの画面上の様子を模式的に示している。また図１３Ｃは、制御信号ＢＬＯＤが“１”であり、太さ３の線が描画されるときの画面上の様子を模式的に示している。

上記の例は、一例を示したものであり、さらに、Ｘアドレスデコーダ４１１とＸ双方向シフトレジスタ４１２の間に、各種の論理回路を組み合わせることにより、種々の太さの線を選択的に描画できる回路とすることができる。つまり、Ｘアドレスデコーダ４１１の出力とＸ双方向シフトレジスタ４１２の入力の任意組み合わせロジック回路を持たせることにより、描画する線を任意の太さに切り替えることが可能となる。

本実施形態では、タッチパネルコントローラ７０２は、タッチ式入力パネル７０１の出力を座標データと押圧値に変換して出力する。ここで、押圧値は、ＬＣＤコントローラ６００、メインＣＰＵ８００において、閾値Ｖ１と比較される。

ＬＣＤコントローラ６００とメインＣＰＵ８００は、それぞれ押圧値が、所定の閾値Ｖ１以上であることを連続して検出した場合に、実線を描画するものと判定する。図１４Ａは、ＬＣＤ３０１上に描画された実線の例を示している。ＬＣＤコントローラ６００は、描画データをシフトして次の位置に書き込む毎に、ＬＥ，ＸＥＮ，ＹＥＮ（図９、図１０などで示した）をオンする。

ＬＣＤコントローラ６００とメインＣＰＵ８００は、それぞれ押圧値が、所定の閾値Ｖ１以上である場合と、閾値Ｖ１より小さい場合とを交互に検出した場合には、破線を描画するものと判定する。図１４Ｂは、ＬＣＤ３０１上に描画された破線の例を示している。ＬＣＤコントローラ６００は、描画データをシフトして次の位置に書き込む処理を実行するが、押圧値が、所定の閾値Ｖ１より小さい期間は、ＬＥ，ＸＥＮ，ＹＥＮ（図９、図１０などで示した）をオフする。

上記した実施形態では、タッチパネルコントローラ７０２とＬＣＤコントローラ６００は、別々に構成されているものとして説明したが、両者は一体化された構成であってもよい。図１５は、タッチパネルコントローラ７０２とＬＣＤコントローラ６００が一体化された構成例を示している。

図１６は、さらに他の実施形態を示している。図３の実施形態と同一部分には、図３と同じ符号を付している。この実施形態は、メモリ１１としてＳＲＡＭではなく、補助容量（コンデンサ）ＩＬが採用された例である。またこの実施形態は、メモリとしての補助容量（コンデンサ）ＩＬに、単純に「１」、「０」ではなく、複数の電圧線ＢＶ１−ＢＶ３、ＷＶを選択的に入力することが可能となっている。電圧が選択されることにより、液晶表示素子１３は、複数の輝度レベル（複数の濃淡）を得ることができる。

モードスイッチ４１６を制御するＸスイッチ制御信号（ＸＳＷ）は、ＬＣＤコントローラ６００が検出する、押圧値に応じて、任意の電圧を選択することができる。

さらにこの実施形態によれば、タッチ入力により描画される線を多諧調表現させることができるが、映像データに基く画像に関しても、多諧調表現が可能である。つまりメインメモリ８００から映像データが出力されたとき、画素回路毎に、複数の電圧線ＢＶ１−ＢＶ３、ＷＶのうち任意の電圧が選択されることにより、映像に関しても多諧調表現が可能である。

さらに別の実施形態として、多ビットの映像データをＸ双方向シフトレジスタ４１２に入力する構成も採用可能である。そして、画素回路に対して映像データがＸ方向バッファ４１５から出力されるときデジタルアナログ変換され、トランジスタＴＣの入力端子に供給されてもよい。このときは、トランジスタＴＣの制御電極は、例えば一定電圧が与えられ例えばＢＶ１に接続される。

手書き入力モードでは、アドレスデコーダにより行選択線例えばＲｙ０、列選択線例えばＣｘ０が各一本だけアクティブにし、描画データに相当する電圧がソース線例えばＳｘ０から画素回路に対して書き込まれる。これにより入力開始点を描いた後、双方向シフトレジスタ（Ｘ、Ｙ方向）のシフトを適切に繰り返すことで線を描くことができる。

なお、上記の例では説明を簡単にするために、モノクロ表示装置の場合を説明したが、フルカラー表示装置も双方向シフトレジスタのシフトの方法を変えるだけ（例えばＲＧＢ画素構成としてＸ方向に３bitずつシフトする、など）で容易に実現可能である。

通常描画モードでは、Ｙ方向ドライバによる行選択線のスキャンを行いつつ、Ｘ方向ドライバの映像用としてのＸ方向シフトレジスタで映像データを１行分シフトインして適切なタイミングでラッチに保持し、デジタルアナログ変換し、増幅器し、アナログ信号に変換してソース線に出力する。

この際、制御列線Ｃｊ（j=1,2,…,n）は常にアクティブにしてすべての列選択トランジスタをオンにしておく。

本発明における画素メモリ性を有する表示装置として、酸化物半導体ＴＦＴ駆動ＬＣＤを用いてもよい。

上記の実施形態において、リーク電流の少ない酸化物半導体ＴＦＴ（トランジスタＴＣ、ＴＲ）を用いてもよい。

上記した実施形態において、タッチパネルコントローラＩＣのレポートレートが２００Ｈｚの場合、ペン先に対する描画の遅延は１０ｍｓ以下となり、従来の入出力システム（〜１００ｍｓ）と比較して高速になる。

また画素回路単位で書換えを行う簡易描画手法により、必要最小限の回路部分だけ動作させることができ、低消費電力となる。また通常描画の実施は、手書き入力終了時あるいは所定の周期ごと（例えば１秒に１回）に行われるため低消費電力である。

図１７は、図３、図４で示しているメモリ１１と極性制御回路１２の部分を具体的に示している。

各部の機能を説明する。ＴＦＴ２１，２２は、第１のインバータを構成し、ＴＦＴ２３−ＴＥＴ２６はクロックドインバータを構成している。ＴＦＴ３１，ＴＦＴ３２は、極性反転スイッチを構成し、ＴＦＴ３３，ＴＦＴ３４は、第２のインバータを構成している。

画素電位の書き換え動作のときは、行選択線Ｇａｔｅ＝”Ｈ”、ＧａｔｅＢ＝”Ｌ”、制御線ＰｏｌＡ＝”Ｌ”，ＰｏｌＢ＝”Ｈ”となる。このときは、トランジスタＴＣ，ＴＲはオン、ＴＦＴ２３−ＴＥＴ２６によるクロックドインバータはオフであり、ＴＦＴ３１は、オン、となる。すると導通経路Ｒｏｕｔ１が形成される。

ここで、信号列線Ｓｊがハイレベルであると、ＴＦＴ３４がオンとなり、表示素子１３には、電位ＶＬＣＬが印加される。逆に、信号列線Ｓｊがローレベルであると、ＴＦＴ３３がオンとなり、表示素子１３には、電位ＶＬＣＨが印加される。

次に、ＳＲＡＭ（メモリ１１）の電位を保持した状態で、画素の電極を交流駆動する例を説明する。このときは、行選択線Ｇａｔｅは”Ｌ”、行選択線ＧａｔｅＢは”Ｈ”、リセット用のスイッチＲＳＷはオフとされる。

信号列線Ｓｊの電位が”Ｈ”の場合について説明する。ノードａ１、ａ３の電位は”Ｈ”であり、ノードａ２の電位はＶＬＣＬである。行選択線Ｇａｔｅが”Ｌ”であるため、トランジスタＴＣ，ＴＲはＯＦＦ状態となるが、行選択線ＧａｔｅＢが”Ｈ”であるため、ＴＦＴ２３−ＴＦＴ２６によるクロックドインバータは”ＯＮ”状態となり、ノードａ３の電位はＶＬＣＨとなる。ノードａ１の電位も、このノードａ３の電位と等しくなるため、ＳＲＡＭ回路１１は書き換え時の状態を保持する。
即ち、ＳＲＡＭ回路１１の出力であるノードａ２の電位はＶＬＣＬ、ノードａ３の電位はＶＬＣＨを保持する。

ここで、制御線ＰｏｌＡが”Ｌ”、制御線ＰｏｌＢが”Ｈ”の電位のときは、ＴＦＴ３１がＯＮ状態、ＴＦＴ３２がＯＦＦ状態となるため、ＴＦＴ３２、３１による極性反転スイッチの出力端子の電位はＶＬＣＨとなる。従って、ＴＦＴ３３，３４による第２のインバータ回路では、ＴＦＴ３４がＯＮ状態となり、画素電極ＰＥには電位ＶＬＣＬが印加される。

一方、制御線ＰｏｌＡが”Ｈ”、制御線ＰｏｌＢが”Ｌ”の電位に変化すると、ＴＦＴ３１がＯＦＦ状態、ＴＦＴ３２がＯＮ状態となるため、極性反転スイッチの出力端子の電位はＶＬＣＬとなる。従って、第２のインバータ回路では、ＴＦＴ３３がＯＮ状態となり、画素電極ＰＥには電位ＶＬＣＨが印加される。

このように、制御線ＰｏｌＡと制御線ＰｏｌＢの極性を交互に切り替えることで、液晶に印加される電圧を交流化することができる。

画素電位書き換え動作時の信号線Ｓの電位が「Ｌ」の場合には、ノードａ２の電位はＶＬＣＨ、ノードａ３の電位はＶＬＣＬを保持する。しかし、この場合であっても、制御線ＰｏｌＡと制御線ＰｏｌＢの極性を交互に切り替えることで、液晶に印加される電圧を交流化することができる。

各実施形態においてトランジスタＴＣ，ＴＲは、トランスペアレント・アモルファス・オキサイド・セミコンダクタ（ＴＡＯＳ）が用いられてもよい。

上記した説明において、各ブロックにて使用した名称はこれに限定されるものではなく、同様な目的の機能を有するものは、本発明の範疇である。またブロックが分割して示された場合、或いはブロックが合体して表示された場合であっても、本発明の考え方を表すものであれば、本発明の範疇である。

さらにまた、請求項の各構成要素において、構成要素を分割して表現した場合、或いは複数を合わせて表現した場合、或いはこれらを組み合わせて表現した場合であっても本発明の範疇である。また請求項を方法として表現した場合であっても本発明の装置を適用したものである。

本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１１・・・メモリ、１２・・・極性制御回路、１３・・・表示素子、３００・・・ガラス基板、３０１・・・表示デバイス、３１１，３１２，３２１，３２２・・・画素回路、４００・・・Ｘ方向ドライバ、４１１・・・Ｘアドレスデコーダ、４１２・・・Ｘ双方向シフトレジスタ、４１３・・・イネーブルラッチ回路、４１５・・・Ｘ方向バッファ、４１６・・・モードスイッチ、５００・・・Ｙ方向ドライバ、５１１・・・Ｙアドレスデコーダ、５１２・・・Ｙ双方向シフトレジスタ、５１３・・・Ｙ方向バッファ、６００・・・ＬＣＤコントローラ、７０１・・・タッチ式入力パネル、７０２・・・タッチパネルコントローラ、８００・・・メインＣＰＵ。

Claims (11)

1. 複数の画素回路が２次元配列され、それぞれの画素回路は表示素子と前記表示素子を駆動するための信号を保存する画素メモリを含む、表示デバイスと、
   任意の画素回路を選択して駆動することができるＸ方向ドライバ及びＹ方向ドライバと、
   前記表示デバイスに一体となり配置されたタッチ式入力パネルと、
   前記タッチ式入力パネルの感知出力を座標データに変換するタッチパネルコントローラと、
   前記座標データを受け取り、前記Ｘ方向ドライバ及び前記Ｙ方向ドライバを介して、前記画素回路単位で、画素信号の部分書き換えを行うディスプレイコントローラと、
   を備え、
   前記Ｙ方向ドライバは、前記任意の画素回路を動作可能な状態に選択する選択行線に接続されており、
   前記Ｘ方向ドライバは、
   前記任意の画素回路を選択する制御列線と、
   前記任意の画素回路に入力を与える信号列線と、
   前記任意の画素回路を選択するための画素信号又は前記任意の画素回路に入力するための画素信号を出力するＸ方向バッファと、
   前記任意の画素回路にデータを書き込むために、第１スイッチにより前記制御列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内の入力経路の第１のトランジスタをオンし、第２スイッチにより前記信号列線を予め設定された第１固定電位の電圧線に接続して前記画素回路内に前記第１のトランジスタを介して前記第１固定電位を入力する第１状態、又は、
   前記第１スイッチにより前記制御列線を予め設定され第２固定電位の電圧線に接続して前記画素回路内の前記入力経路の前記第１のトランジスタをオンし、前記第２スイッチにより前記信号列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内に前記第１のトランジスタを介して前記画素信号を入力する第２状態のいずれかを得るモードスイッチと、を有する、表示装置。
2. 請求項１記載の表示装置において、
   前記Ｘ方向ドライバは、
   前記座標データを、アドレスデータに変換し、前記Ｘ方向において画素回路の列を特定するＸアドレスデコーダと、
   前記Ｘアドレスデコーダからのアドレスデータがロードされ、前記アドレスデータをＸ方向の任意の位置へシフトさせることができるＸ双方向シフトレジスタと、
   前記Ｘ双方向シフトレジスタの出力を保持するイネーブルラッチ回路と、
   前記イネーブルラッチ回路の保持データを前記画素信号として出力するＸ方向バッファと、を有し、
   前記ディスプレイコントローラが、前記Ｘ双方向シフトレジスタに対して、シフトパルスを与えて前記アドレスデータをシフトさせて前記Ｘ方向バッファが出力する前記画素信号の位置を可変する表示装置。
3. 請求項２記載の表示装置において、
   前記Ｘ方向ドライバにより、第１の前記座標データが第１の前記アドレスデータに変換され、前記Ｙ方向ドライバにより第１の前記画素回路に対応する行が選択され、かつ、前記第１の前記アドレスデータが選択する前記第１の前記画素回路に画素信号が書き込まれた後、第２の座標データが前記ディスプレイコントローラに入力された場合、
   前記ディプレイコントローラは、前記Ｘ双方向シフトレジスタに対して、前記第１の前記アドレスデータをシフトさせるための前記シフトパルスを与え、前記第１の前記アドレスデータをシフトさせて、画素回路を選択するための前記Ｘ方向に関する補間アドレスデータを設定する表示装置。
4. 請求項２記載の表示装置において、
   前記Ｘ方向ドライバは、前記Ｘアドレスデコーダの出力端子と、前記Ｘ双方向シフトレジスタのロード用入力端子との間を接続する場合、前記Ｘアドレスデコーダの出力端子の第１の数と前記Ｘ双方向シフトレジスタのロード用入力端子の第２の数との関係を、前記第１の数対前記第２の数が１対１で接続する状態と、前記第１の数対前記第２の数が１対複数で接続する状態とを選択的に切り替えられるロジック回路を有する表示装置。
5. 請求項１記載の表示装置において、
   前記画素回路は、データ保持のために、１ビットを保持するスタティックランダムアクセスメモリを有する表示装置。
6. 請求項１記載の表示装置において、
   前記画素回路は、データ保持のために、複数の電圧レベルを保持する補助容量を有する表示装置。
7. 請求項１記載の表示装置において、
   前記画素回路に入力信号を与える前記入力経路には、列制御線で制御される前記第１のトランジスタと、行選択線で制御される第２のトランジスタが直列接続されている表示装置。
8. 請求項１記載の表示装置において、
   タッチパネルコントローラは、前記座標データを外部のメインＣＰＵに供給するためのインターフェースを備える表示装置。
9. 表示デバイスは、２次元配列された複数の画素回路を有し、それぞれの画素回路は表示素子と前記表示素子を駆動するための信号を保存する画素メモリを含み、
   Ｘ方向ドライバ及びＹ方向ドライバは、ディスプレイコントローラの制御に基づき、前記複数の画素回路の中の任意の画素回路を選択して駆動可能であり、
   タッチ式入力パネルは、前記表示デバイスと一体に配置され、感知出力をタッチパネルコントローラに供給し、
   前記Ｙ方向ドライバは、選択行線を介して前記任意の画素回路を動作可能な状態に選択し、
   前記Ｘ方向ドライバは、制御列線により前記任意の画素回路を選択することが可能であるし、また信号列線により前記任意の画素回路に入力を与えることも可能であり、Ｘ方向バッファにより、前記任意の画素回路を選択するための画素信号又は前記任意の画素回路に入力するための画素信号を出力する、
   表示装置の制御方法であって、
   前記制御方法は、
   前記タッチパネルコントローラが、前記感知出力を座標データに変換し、
   前記ディスプレイコントローラが前記座標データを直接受け取り、前記Ｘ方向ドライバ及びＹ方向ドライバに前記座標データに対応するアドレスデータを書き込み、前記表示デバイスの画素回路単位で、画素信号の部分書き換えを行い、
   前記Ｘ方向ドライバが、
   前記任意の画素回路にデータを書き込むために、第１スイッチにより前記制御列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内の入力経路の第１のトランジスタをオンし、第２スイッチにより前記信号列線を予め設定された第１固定電位の電圧線に接続して前記画素回路内に前記第１のトランジスタを介して前記第１固定電位を入力する第１状態、又は、
   前記第１スイッチにより前記制御列線を予め設定され第２固定電位の電圧線に接続して前記画素回路内の前記入力経路の前記第１のトランジスタをオンし、前記第２スイッチにより前記信号列線を前記Ｘ方向バッファの任意の出力端子に接続して前記画素回路内に前記第１のトランジスタを介して前記画素信号を入力する第２状態のいずれかをとる制御方法。
10. 請求項９の表示装置の制御方法において、
    前記Ｘ方向ドライバが、前記座標データに対応する前記アドレスデータを受け取った後、前記ディスプレイコントローラからのシフトパルスにより前記Ｘ方向ドライバが保持している前記アドレスデータをシフトさせて、前記画素回路とは異なる画素回路を選択するための前記Ｘ方向に関する補間アドレスデータを生成する制御方法。
11. 請求項９の表示装置の制御方法において、
    前記Ｘ方向ドライバは、Ｘアドレスデコーダと、Ｘ双方向シフトレジスタと、前記Ｘアドレスデコーダと前記Ｘ双方向シフトレジスタ間のロジック回路を備えており、
    前記ロジック回路の状態に応じて、
    前記Ｘアドレスデコーダの出力端子と、前記Ｘ双方向シフトレジスタのロード用入力端子との間を接続する場合、前記Ｘアドレスデコーダの出力端子の第１の数と前記Ｘ双方向シフトレジスタのロード用入力端子の第２の数との関係を、前記第１の数対前記第２の数が１対１で接続する状態と、前記第１の数対前記第２の数が１対複数で接続する状態とを選択的に切り替える制御方法。

Images