JP2006244218A - センサ内蔵表示装置 - Google Patents

Abstract

【課題】光センサの特性のばらつきがあっても、このばらつきをカバーできる駆動回路を構築し、安定したセンサ出力を得られるようにする。
【解決手段】縦横に列設された画素の中に配置された光センサ（３２０）と、
前記光センサのプリチャージタイミングを指示する回路（３１２）と、画素から光センサのデータを出力するタイミングを指示する回路（３１３）とを備える。そしてプリチャージのタイミングとデータを出力するタイミングとを任意の間隔に変更する手段４３０を有する。
【選択図】図３

Description

この発明は、液晶、発光素子などを用いた平板型の表示装置に係わり、特にインプットセンサを内蔵したセンサ内蔵表示装置に関する。

従来、液晶表示装置は、信号線、走査線及び画素トランジスタ（例えばThin film transistor：ＴＦＴ)が列設されたアレイ基板と、信号線及び走査線を駆動する駆動回路とを備えている。最近の集積回路技術の進歩発展により、駆動回路の一部をアレイ基板上に形成するプロセス技術が実用化されている。これにより、液晶表示装置全体が軽量化、薄型化、小型化され、携帯電話やノート型コンピュータなどの各種の携帯機器の表示装置として幅広く利用されている。

ところで、アレイ基板上に、光電変換素子を配置して、画像取込み機能を追加した液晶表示装置が提案されている（例えば、特開2001-292276号公報、特開2001-339640号公報を参照）。

この種の画像取込み機能を備えた液晶表示装置では、光電変換素子に接続されたキャパシタの電荷量が、光電変換素子での受光量に応じて変化する。画像取り込みは、キャパシタの両端電圧を検出することで実現される。

最近では、画素トランジスタや駆動回路を同一のガラス基板上に多結晶シリコン（ポリシリコン）プロセスで形成する技術が進んでおり、上述した光電変換素子もポリシリコンプロセスで形成することにより、各画素トランジスタに隣接させて容易に形成可能である。
特開2001-292276号公報 特開2001-339640号公報

低温ポリシリコン処理技術などを用いてガラス等の絶縁基板上に光センサを構成した場合、チップごとの特性ばらつきが大きい。このために上記センサを、ペン入力パネルとして用いた場合、或いはタッチパネルとして用いた場合、センサの感度ばらつきにより、誤動作することがある。

そこでこの発明では、光センサの特性のばらつきがあっても、このばらつきをカバーできる駆動回路を構築し、安定したセンサ出力を得られるようにしたセンサ内蔵表示装置を提供することを目的とする。

この発明は、縦横に列設された画素の中に配置された光センサと、前記光センサのプリチャージタイミングを指示する回路と、画素から光センサのデータを出力するタイミングを指示する回路と、を備え、前記プリチャージのタイミングと前記データを出力するタイミングとを任意の間隔に変更する手段を有する。

上記の手段によると、光センサの特性にばらつきが合っても、プリチャージのタイミングとデータ出力のタイミングの修正により、出力信号の特性のばらつきを低減することができ、製品の信頼性を向上できるものである。

以下、図面を参照して本発明の実施の形態を説明する。図１には、本発明に係るセンサ内蔵表示装置１００を概略的に示している。センサ内臓表示装置１００の表示領域１０１のガラス基板の裏側には、後述するように２次元的に配列された表示画素回路と、２次元的に配列されたセンサ回路が構成されている。

画像出力回路からの表示用画像信号は、ＲＧＢインターフェース２０１を介して表示用ＩＣ２０２に入力される。表示用ＩＣ２０２は、後述するように、信号線駆動回路、画素ゲート駆動回路などを含み、表示画素回路に表示用画像信号を供給する。

センサ回路から読み取られたセンサ出力画像信号は、センサ用ＩＣ３０１により読み出され、センサ用インターフェース３０２を介して画像処理ユニットに導かれる。

図２には、センサ内蔵表示装置１００の一部を断面し、特にセンサ回路を構成するピンダイオードの例を示している。アレイ基板１１０には、ライトペン７００によって光入力が成されている。アレイ基板（ガラス基板）１１０の外側には、ガラス保護のために透明膜１１２がコーティングまたは貼り付けられている。アレイ基板１１０の内面側には、ここでは図示されていない複数の走査線Ｘ、複数の信号線Ｙ、画素回路及びセンサ回路が印刷技術及び蒸着技術を用いて形成されている。アレイ基板１１０の内面側に形成されたＰＩＮダイオードＤ１、Ｄ２、Ｄ３は、それぞれセンサ回路内で光感応素子として機能する。ＰＩＮダイオードＤ１、Ｄ２、Ｄ３の周囲は、絶縁層１１３によって囲まれている。また、絶縁層１０３には、ＰＩＮダイオードＤ１、Ｄ２、Ｄ３に対向して遮光膜ＳＨ１、ＳＨ２、ＳＨ３が形成されている。

アレイ基板１１０と間隔をおいて、対向基板１１５が配置されている。対向基板１１５は、共通電極（透明電極）を有するとともに、アレイ基板１１０と対向している。アレイ基板１１０と対向基板１１５との間には液晶層１１４が狭持されている。対向基板１０５の外側には、バックライト１１６が配置されている。バックライト１１６から照射された光は、対向基板１１５、液晶層１１４、及び、アレイ基板１１０を透過する際に、その透過状態が液晶層１１４により制御され、表示画面に画像が得られる。

ペンライトがＰＩＮダイオードに照射されると、ＰＩＮダイオードに電流が流れ、プリチャージコンデンサ（後述する）の端子電位が変化する。プリチャージコンデンサの端子電位を読み出すことにより、入力が有ったか否かを判断することができる。この例ではペンライトによる入力方法を示したが、タッチ式でもよい。即ち、指などをタッチすると、バックライトからの光が指で反射して、ＰＩＮダイオードに照射される。すると、先と同様にＰＩＮダイオードに電流が流れ、プリチャージコンデンサ（後述する）の端子電位が変化する。

図３は、この発明に係るセンサ内蔵表示装置の特徴的な構成部分をブロック化して示している。特徴部の具体的な動作機能については、後述するが、この実施形態では、センサ回路の駆動手段を分割して、表示領域１０１の左右の額縁部に設け、独立して駆動できるようにしている（プリチャージ制御回路３１２と、センサ出力制御回路３１３）。これは、センサ回路における露光時間を任意に調整できるようにしたためである。なお配置関係は、左右逆でもよい。またセンサ出力を表示領域１０１から読み出す手段として、セレクタ３１６を設けている。これは、センサ回路の出力として、全てを必要としない場合もあるために、読出し領域あるいは読出し位置の間隔を任意に制御できるようにし、低消費電力化を図ったためである。

基本的な構成としては、縦横に列設された画素の中に配置された光センサをまず有する。ここで、図３の点線で囲む範囲を例えば１つの画素としている。光センサは、センサ回路３２０を含む。次に、光センサのプリチャージタイミングを指示する回路がある。この回路は、プリチャージ制御回路３１２及びプリチャージ制御信号ラインなどを含む。さらに、画素から光センサのデータを出力するタイミングを指示する回路がある。この回路は、センサ出力制御回路３１３及びセンサ出力制御信号ラインを含む。そして、プリチャージのタイミングとデータを出力するタイミングとは、任意の間隔に変更する手段を有する。これは、シフトレジスタ及びその制御回路などを含む。

まず、表示制御系を説明する。表示用画像信号は、信号線駆動回路２１１に供給される。表示用画像信号としては、例えば赤（Ｒ），緑（Ｇ）、青（Ｂ）の信号がある。画素ゲート制御回路２１２は、走査信号（画素回路走査信号）により走査線を順次選択し、信号線駆動回路２１１からの表示用画像信号を、所望の走査線（行）上に形成されている画素回路のコンデンサにチャージする（このことを映像書込みと称してもよい）。コンデンサにチャージされた電位に応じて、液晶層の光透過量が制御され、輝度が変化する。

次に、センサ制御系を説明する。センサ回路３２０には、プリチャージコンデンサと、これと並列接続されたＰＩＮダイオードが含まれている。プリチャージ回路３１１は、プリチャージコンデンサにプリチャージ電圧を出力する。どの走査線（行）上のコンデンサにプリチャージを行うかは、プリチャージ制御回路３１２からの走査信号（センサ回路走査信号）により制御される。光に感応したＰＩＮダイオードは、プリチャージコンデンサの電荷を放電する、このとき光量に応じた電荷量が放電される。光が照射されなかったコンデンサは、放電されない。

露光時間が経過したのち、プリチャージコンデンサの電位は、センサ出力制御回路３１３の制御の元で読み出され、ＡＤ変換器（比較器と称してもよい）３１４によりデジタル化（２値化）され、パラレルシリアル変換器３１５を介して、シリアルデータとなり、センサ出力画像信号として読み出される。ここで、本実施形態では、表示領域１０１から読み出されたセンサ出力信号を選択して、ＡＤ変換器３１４に導入するセレクタ３１６が設けられている。

表示領域右側には、シフトレジスタ及びレベルシフタ４００が示されている。また表示領域左側にもシフトレジスタ及びレベルシフタ５００が示されている。シフトレジスタ及びレベルシフタ４００は、表示装置の垂直同期及び水平同期信号に同期して、プリチャージ制御回路３１２から出力される走査信号を適切なタイミングとレベルに設定する回路である。またシフトレジスタ及びレベルシフタ５００も表示装置の垂直同期及び水平同期信号に同期して、画素ゲート制御回路２１２から出力されるゲート制御信号（画素回路走査信号）、及び、センサ出力制御回路３１３から出力されるセンサ出力制御信号（センサ回路走査信号）を適切なタイミングとレベルに設定する回路である。この例では、Ｒ，Ｇ、Ｂの画素回路に対して、１つのセンサ回路が対応付けられている。

図４は、図３の構成図に対して、さらに画素回路１２０Ｒ，１２０Ｇ，１２０Ｂ及びセンサ回路３２０のグループのみを取り出して回路構成を詳しく示している。

表示系から説明する。画像出力ユニット４１０から、信号線駆動回路２１１に表示用の画像信号が供給される。信号線駆動回路２１１から、信号線１２１、１２２、１２３に信号Ｓｉｇ（ｎ）、Ｓｉｇ（ｎ＋１）、Ｓｉｇ（ｎ＋２）が出力される。信号Ｓｉｇ（ｎ）、Ｓｉｇ（ｎ＋１）、Ｓｉｇ（ｎ＋２）が、画素回路１２０Ｒ，１２０Ｇ，１２０Ｂに対応するものであるときは、画素回路走査信号として、画素ゲート制御回路２１２から、画素ＴＦＴ制御信号Ｇａｔｅ（ｍ）が走査線１２４に出力される。すると、各画素回路１２０Ｒ，１２０Ｇ，１２０ＢのＴＦＴスイッチＳＷ０Ｒ、ＳＷ０Ｇ，ＳＷ０Ｂが導通し、それぞれのコンデンサＣＳＲ，ＣＳＧ，ＣＳＢに信号Ｓｉｇ（ｎ）、Ｓｉｇ（ｎ＋１）、Ｓｉｇ（ｎ＋２）がチャージされる。ＣＳ（ｍ）は対向基板側の共通電極であり一定電位が与えられている。コンデンサＣＳＲ，ＣＳＧ，ＣＳＢにチャージされた電荷量に応じて、各画素回路１２０Ｒ，１２０Ｇ，１２０Ｂの液晶の光透過量が制御される。

センサ系では、３つの信号線１２１、１２２、１２３が有効に活用される。プリチャージ制御回路３１２は、走査線１２５（プリチャージ制御信号ライン）にプリチャージ制御信号ＣＲＴ（ｍ）を出力し、センサ回路３２０のスイッチＳＷ１を導通させる。このときプリチャージ回路３１１から信号線１２３にプリチャージ電圧が出力される。この結果、センサ回路３２０のコンデンサＣがプリチャージされる。プリチャージ期間の後は、露光期間となる。露光期間にコンデンサＣと、並列接続されたＰＩＮダイオードに電流が流れると、コンデンサＣの端子電位が低下する。つまり、ＰＩＮダイオードにペンライトなどが照射されると、ＰＩＮダイオードに電流が流れ、コンデンサＣの電荷が放電される。ライトが照射されない場合には、コンデンサＣの端子電位は変化しない。

次にコンデンサＣの電位の読出し期間には、出力制御信号が、センサ出力制御回路３１３より走査線１２６（出力制御信号ライン）に出力される。するとスイッチＳＷ２がオンする。このとき、コンデンサＣの端子電位は、増幅器（ＡＭＰ）、スイッチＳＷ２を介して、信号線１２１に現れる。このときの出力信号は、セレクタ３１６により選択され、ＡＤ変換器３１４で２値化される。そして２値化されたセンサ出力は、パラレルシリアル変換器３１５を経由して、センサ出力画像信号として画像処理ユニット４２０に取り込まれる。

コントローラ４３０は、画像出力ユニット４１０、画像処理ユニット４２０、さらには、Ｙドライブと称される、シフトレジスタ及びレベルシフタ４００、５００、画素ゲート回路２１２、プリチャージ制御回路３１２、センサ出力制御回路３１３などの動作タイミングを制御する。またこのコントローラは、Ｘドライブと称される信号線駆動回路、プリチャージ回路３１１、セレクタ３１６、ＡＤ変換器３１４、パラレルシリアル変換器３１５などの動作タイミングを制御する。

図５は、表示系と、センサ系との動作タイミングを説明するために示した説明図である。上記したように表示系とセンサ系は、回路構成を複雑化させないため、また製造を容易にするため、に信号線１２１、１２２、１２３を共通に利用している。したがって、表示系とセンサ系は、信号線上で互いの信号（表示用信号、センサ出力信号）が衝突しないように、動作期間の割付が必要である。さらに加えて、本発明の課題であるセンサ回路の露光時間の調整を可能として、チップごとの特性ばらつきをキャンセルできるように工夫する必要がある。

このために、フレーム内の第ｍ行目の１水平期間のうちのブランキング期間に画素回路に対する画像書込み期間とセンサ回路に対するプリチャージ期間とを設定し、前記センサ回路からの読出し期間は、第ｍ行＋ｎ行目（ｎは１以上でｐ以下、ｐは１フレーム分の行数よりも小さい値）の１水平期間のうちのブランキング期間で、画像書込み期間とプリチャージ期間に重ならない期間に設定している。したがって、センサ回路の露光期間（ＥＸＰ）は、ＥＸＰ＝（ｍ＋ｎ）−（ｍ）期間で表される。この結果、ｎを可変すれば、露光期間（ＥＸＰ）を任意に操作できることになる。

図６には、上記したセンサ系に関連する回路ブロックを取り出して示している。即ち、表示領域１０１の例えば右側の額縁には、プリチャージ制御回路３１２を含むＹドライブが配置され、左側の額縁には、センサ出力制御回路３１３を含むＹドライブが配置されている。そして表示領域１０１の下側の額縁には、プリチャージ回路３１１が、上側の額縁には出力選択制御部を構成するセレクタ３１６、ＡＤ変換器３１４、パラレルシリアル変換器３１５が配置されている。

ここで、コントローラ４３０は、露光時間調整回路からの例えば、操作入力に応じて上記したｎを変化させることができる。

例えば、露光時間調整回路として入力対応切換え部４３１がある。この入力対応切換え部４３１でペンライト入力モードが指定されると、ｎを小さくし、タッチ入力モードが選択されるとｎを大きくする。これは、ペンライト入力のときは、ペンライトが確実にフォトダイオードに照射されるので、露光時間が短くても、光検出が確実に得られるからである。またタッチ入力の場合は、バックライトの光が指で反射することで、フォトダイオードに反射光が照射される。したがってこの場合は、露光時間を長くしたほうが好ましい。

また露光時間調整回路としてキャリブレーション実行部及び調整部４３２が設けられてもよい。例えば表示領域１０１に白い紙を載せてキャリブレーションを実行させると、液晶が一定の電位で駆動される。すると、バックライトの光が白い紙から反射して、各センサ回路の出力レベルが計測される。ここで、基準値に対する出力レベルの大小に応じて、ｎを変化させ、基準値とほぼ同じ出力が得られるように設定する。

さらにまた、低消費電力モードを設定する操作部４３３が設けられてもよい。低消費電力モードでは、領域指定と、読み取り密度指定がある。領域指定は、例えば、表示領域１０１において、光入力部の領域が左半分、或いは右半分というように、特定された場合に有効である。つまり、光が入力されない領域のセンサ回路の出力を読み出すことは、それだけ消費電力を無駄にするので、光入力が行われる領域のセンサ回路の出力のみを導出するように、セレクタ３１６を設定する。読み取り密度指定は、センサ出力画像信号として高い解像度が不要な場合に有効である。このような場合は、奇数の信号線、或いは偶数の信号線からのセンサ出力のみを選択して導出するようにセレクタ３１６が設定される。

図７には、プリチャージ制御回路３１２及びシフトレジスタ及びレベルシフタ４００が一体化された回路の具体的構成例を示している。この回路は、シフトレジスタ部３１２ａ，シフトレジスタ部３１２ａの格段の出力を選択する選択部３１２ｂ、及びこの選択部３１２ｂから出力された信号を適正電位に設定するレベルシフタ部３１２ｃで構成されている。

図８には、画素ゲート回路２１２とセンサ出力制御回路３１３及びシフトレジスタ及びレベルシフタ５００が一体化された回路を具体的に示している。３１３はシフトレジスタであり、シフトレジスタ３１３の格段の出力は、選択回路３１３ｂで選択され、この選択回路３１３ｂの出力は共通電極に供給される共通電極印加電圧生成部３１３ｃと、レベルシフタ３１３ｄに導かれる。レベルシフタ３１３ｄの出力は、分岐制御部３１３ｅで、表示系で使用される画素ＴＦＴゲート制御信号と、センサ系で使用される出力制御信号とに分岐される。

図９には、図６に示したセレクタ３１６、ＡＤ変換器３１４、パラレルシリアル変換器３１５の構成例を示している。表示領域１０１からの信号線Ｓ１，Ｓ２、Ｓ３、…は、それぞれスイッチＳＡ１，ＳＡ２、ＳＡ３，…に接続されている。ここで、例えば列方向の奇数番目のスイッチ出力はＳＡ１、ＳＡ３，ＳＡ５、…は、スイッチＳＢ１，ＳＢ２，ＳＢ３、…の一方の入力端ｂｏ１、ｂｏ２、ｂｏ３，…に接続されている。また偶数番目のスイッチ出力はＳＡ２、ＳＡ４，ＳＡ６、…は、スイッチＳＢ１，ＳＢ２，ＳＢ３、…の他方の入力端ｂｅ１、ｂｅ２、ｂｅ３，…に接続されている。

スイッチスイッチＳＢ１，ＳＢ２，ＳＢ３、…の出力は、ＡＤ変換回路ＡＤ１，ＡＤ２，ＡＤ３，…に入力され、ここで、それぞれの出力は、比較器と比較され２値化される。次に２値化出力は、シフトレジスタＳ−Ｒ１、Ｓ−Ｒ２，Ｓ−Ｒ３，…にラッチされる。次にラッチデータは、スイッチＳＣ１，ＳＣ２，ＳＣ３，…がオンした状態で、順次出力側へ転送される。

上記の構成によると、例えば、奇数フィールド（または奇数フレーム）では、奇数番目の信号線のデータが読み出され、偶数フィールド（偶数フレーム）では、偶数番目の信号線のデータが読み出される。これにより、シフレジスタ３１５における消費電力の軽減となる。

セレクタ３１６の構成は、上記の構成に限定されるものではない。例えば、右側領域のデータのみ或いは左側領域のデータのみを選択できるように構成してもよい。さらには、スイッチの制御期間を選択することにより、特定の指定した列のみのデータを取り出すことも可能である。

図１０には、図７−図９に示した回路の各部の信号波形例を示している。図１０の制御信号ＡＳＷ１，ＡＳＷ２，ＡＳＷ３は、水平期間にＲ，Ｇ，Ｂ，の画素回路に対して信号を書き込む期間を示している。図４を参照して説明すれば、Ｓｉｇ（ｎ），Ｓｉｇ（ｎ＋１），Ｓｉｇ（ｎ＋２）に対応する。図１０の制御信号ＯＥＶ（ＰＧＴ）は、画素ＴＦＴゲート信号を生成するための信号である。図１０の制御信号ＯＰＴ（ＳＦＢ）は、センサ出力期間を設定するための信号である。また制御信号ＣＲＴは、センサのプリチャージ期間を設定するための信号である。さらにＰＲＣＲ，ＰＲＣＧ，ＰＲＣＢは、それぞれ、Ｓｉｇ（ｎ），Ｓｉｇ（ｎ＋１），Ｓｉｇ（ｎ＋２）の信号線に対して所定電位区間を設定するための信号である。制御信号ＣＫＶ１，ＣＫＶ２は、シフトレジスタの動作期間を設定する信号である。

またＨＳＷ，ＴＳＫ，ＴＰＣは、図９に示したようにセンサ出力を取り出す際の省電力対策ようの制御パルスである。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明が適用されたインプットセンサ内蔵表示装置の概略構成を示す説明図である。 本発明に係わる光センサの構成例を示す説明図である。 本発明の要部となるブロック構成の説明図である。 本発明の要部となるブロック構成であり、画素回路とセンサ回路を詳しく示す図である。 本発明の装置の動作例を説明するために示したフレーム時間ベースでのタイミング図である。 本発明の装置の他の例を示すブロック構成図である。 図６のＹドライブの一方の１つを示す具体的回路図である。 図６のＹドライブの他方の１つを示す具体的回路図である。 本発明の装置におけるセンサ出力回路の例を示す回路図である。 本発明装置の全体的な動作例を示すタイミングチャートである。

符号の説明

１０１…表示領域、１３４…ＡＤ変換器、１３５…パラレルシリアル変換器、１３６…セレクタ、２１１…信号線駆動回路、２１２…画素ゲート制御回路、３１１…プリチャージ回路、３１２…プリチャージ制御回路、３１３…センサ出力制御回路、４３０…コントローラ。

Claims (7)

1. 縦横に列設された画素の中に配置された光センサと、
   前記光センサのプリチャージタイミングを指示する回路と、
   画素から光センサのデータを出力するタイミングを指示する回路と、を備え、
   前記プリチャージのタイミングと前記データを出力するタイミングとを任意の間隔に変更する手段を有するセンサ内蔵表示装置。
2. 前記光センサのプリチャージタイミングを指示する回路と、前記画素から光センサのデータを出力するタイミングを指示する回路とはそれぞれ別個のシフトレジスタを有し、これら２系統のシフトレジスタのいずれか一方は映像信号を画素にサンプリングする画素ゲート出力回路と共用される請求項１記載のセンサ内蔵表示装置。
3. 前記２系統のシフトレジスタに、それぞれ毎に独立してスタートパルスを供給する回路が設けられている請求項２記載のセンサ内蔵表示装置。
4. アレイ基板にマトリックス状に配列された複数の画素回路と、
   前記複数の画素回路の所定数に１つの割合で、前記アレイ基板にマトリックス状に配列された複数のセンサ回路と、
   前記複数の画素回路にそれぞれ表示用の信号をチャージするために、前記アレイ基板で複数列を形成する複数の信号線と、
   前記複数の画素回路の行を順次選択するために、前記アレイ基板で複数行を形成された複数の走査線と、
   前記複数のセンサ回路のコンデンサにプリチャージするために、行単位で前記複数のセンサ回路のスイッチを順次オンする複数のプリチャージ制御信号ラインと、
   前記前記複数のセンサ回路のコンデンサの電圧を検出するために、行単位で前記複数のセンサ回路の出力増幅器を順次オンする複数の出力制御信号ラインと、
   前記プリチャージ制御信号ラインと、出力制御信号ラインに対してそれぞれ独立して接続され、独立してスタートタイミングを設定可能なプリチャージ制御回路とセンサ出力制御回路と、
   を有したセンサ内蔵表示装置。
5. 前記プリチャージ制御回路は、プリチャージ制御信号ラインに制御信号を与える第１のシフトレジスタを含み、前記センサ出力制御回路は、出力制御信号ラインに制御信号を与える第２のシフトレジスタを含み、
   前記第１と第２のシフトレジスタのスタートパルスのタイミングを調整又は切換える露光時間回路が設けられた請求項４記載のセンサ内蔵表示装置。
6. 前記露光時間調整回路は、ペンライト式の入力又はタッチ式の入力に応じて切り替え可能である請求項５記載のセンサ内蔵表示装置。
7. 上記複数のセンサ回路の出力のうち、一部を選択するセレクタを有することを特徴とする請求項４記載のセンサ内蔵表示装置。
   

Images