CN101533608A - 电泳显示装置、其驱动方法以及电子设备 - Google Patents

Abstract

本发明涉及电泳显示装置、其驱动方法以及电子设备。提供能够在电源刚加载后使预定的图像进行显示的电泳显示装置及其驱动方法。本发明的电泳显示装置，特征为：构成显示部的像素(40)为：P－MOS晶体管(711)的沟道宽度比P－MOS晶体管(731)的沟道宽度宽而N－MOS晶体管(721)的沟道宽度比N－MOS晶体管(741)的沟道宽度窄的第1像素(401)、和P－MOS晶体管(712)的沟道宽度比P－MOS晶体管(732)的沟道宽度窄而N－MOS晶体管(722)的沟道宽度比N－MOS晶体管(742)的沟道宽度宽的第2像素中的任一种。

Description

电泳显示装置、其驱动方法以及电子设备

技术领域

本发明，涉及电泳显示装置及其驱动方法、以及电子设备。

背景技术

作为有源矩阵型的电泳显示装置，已知在像素内具备开关用晶体管与存储电路(SRAM：Static Random Access Memory，静态随机存取存储器)的电泳显示装置(参照专利文献1)。专利文献1记载的显示装置，构成为：在形成有开关用晶体管、像素电极的基板上，粘接有内置带电微粒的微囊。而且，通过由产生于夹持微囊的像素电极与共用电极之间的电场对带电微粒进行控制而对图像进行显示。

【专利文献1】特开2003—84314号公报

专利文献1记载的电泳显示装置中，为了对图像的黑白进行显示，在设置于像素内的SRAM(像素SRAM电路)，存储黑白二值任一作为电位(高电平/低电平)。然后，通过将基于所存储的电位的电压施加于微囊而进行显示。并且，电泳显示装置，作为显示体的微囊自身具有保持性(存储性)，通过在显示工作之后使电力供给停止，能够不消耗电力地保持图像。

在设置有使电源停止的图像保持期间的情况下，当对显示图像进行更新时，需要在像素SRAM电路再次加载电源。在像素SRAM电路中由于电源的关断而丢失存储内容，进而当加载了电源的瞬间，SRAM的状态到底变为二值中哪一状态也不明确。这是因为，SRAM的状态受电路的寄生电容、电源的上升方式等的影响。

因此，无法以电源刚加载后的状态原状使图像进行显示，必须将进行显示的图像数据重新传送给像素SRAM电路。

发明内容

本发明，鉴于上述现有技术的问题点所作出，目的在于提供能够在电源刚加载后使预定的图像进行显示的电泳显示装置及其驱动方法。

本发明的电泳显示装置，具有：在一对基板间夹持有包括电泳微粒的电泳元件、包括多个像素的显示部，按每个前述像素，具有像素电极、像素开关元件、和连接于前述像素电极与前述像素开关元件之间的锁存电路；特征为：前述显示部的至少一部分区域的多个前述像素，为第1像素和第2像素中的任一种，其中，第1像素满足：前述锁存电路的传送反相器的P—MOS晶体管的栅电容充电时间比前述锁存电路的反馈反相器的P—MOS晶体管的栅电容充电时间短这种关系，或者前述传送反相器的N—MOS晶体管的栅电容充电时间比前述反馈反相器的N—MOS晶体管的栅电容充电时间长这种关系，或前述关系双方；第2像素满足：前述锁存电路的传送反相器的P—MOS晶体管的栅电容充电时间比前述锁存电路的反馈反相器的P—MOS晶体管的栅电容充电时间长这种关系，或者前述传送反相器的N—MOS晶体管的栅电容充电时间比前述反馈反相器的N—MOS晶体管的栅电容充电时间短这种关系，或前述关系双方。

在本发明中成为显示部的构成像素的上述第1像素及第2像素，设定为：在各自所具备的锁存电路中，晶体管的栅电容充电时间的长短变成特定的关系。由此，在第1像素中，若在电源关断状态的锁存电路加载电源，则该锁存电路必定以保持了低电平的电位的状态(传送反相器的P—MOS晶体管及反馈反相器的N—MOS晶体管变得导通了的状态)而稳定。另一方面，在第2像素中，在电源加载后，以保持了高电平的电位的状态(传送反相器的N—MOS晶体管及反馈反相器的P—MOS晶体管变得导通了的状态)而稳定。

即，在本发明的电泳显示装置中，若在显示部加载电源，则显示部的各像素，变成与写入了预定的图像信号时同样的状态。从而，如果配置上述第1及第2像素，以便形成例如特定的图像，则能够在电源加载后瞬间使特定的图像进行显示。

并且因为在上述的图像显示工作中，不需要进行图像信号的传送，所以能够在使驱动电路停止了的状态下执行，还可得到几乎不消耗电力的优点。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为第1像素和第2像素中的任一种，其中，第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道宽度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道宽度宽而前述传送反相器的N—MOS晶体管的沟道宽度比前述反馈反相器的N—MOS晶体管的沟道宽度窄，第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道宽度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道宽度窄而前述传送反相器的N—MOS晶体管的沟道宽度比前述反馈反相器的N—MOS晶体管的沟道宽度宽。

在本发明中成为显示部的构成像素的上述第1像素及第2像素，设定为：在各自所具备的锁存电路中，晶体管的沟道宽度的宽窄变成特定的关系。由此，在第1像素中，若在电源关断状态的锁存电路加载电源，则该锁存电路必定以保持了低电平的电位的状态(传送反相器的P—MOS晶体管及反馈反相器的N—MOS晶体管变得导通了的状态)而稳定。另一方面，在第2像素中，在电源加载后，以保持了高电平的电位的状态(传送反相器的N—MOS晶体管及反馈反相器的P—MOS晶体管变得导通了的状态)而稳定。

即，在本发明的电泳显示装置中，若在显示部加载电源，则显示部的各像素，变成与写入了预定的图像信号时同样的状态。从而，如果配置上述第1及第2像素，以便形成例如特定的图像，则能够在电源加载后瞬间使特定的图像进行显示。

并且因为在上述的图像显示工作中，不需要进行图像信号的传送，所以能够在使驱动电路停止的状态下执行，还可得到几乎不消耗电力的优点。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为第1像素和第2像素中的任一种，其中，第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道长度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道长度短而前述传送反相器的N—MOS晶体管的沟道长度比前述反馈反相器的N—MOS晶体管的沟道长度长，第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道长度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道长度长而前述传送反相器的N—MOS晶体管的沟道长度比前述反馈反相器的N—MOS晶体管的沟道长度短。

在该构成中，也因为上述第1像素及第2像素，由于基于锁存电路的晶体管的沟道长度的差异的栅电容的充电时间的差异而在电源加载后必定在预定的电位状态下变得稳定，所以能够得到与先前的构成同样的作用效果。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为第1像素和第2像素中的任一种，其中，第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的栅个数比前述锁存电路的反馈反相器的P—MOS晶体管的栅个数少而前述传送反相器的N—MOS晶体管的栅个数比前述反馈反相器的N—MOS晶体管的栅个数多，第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的栅个数比前述锁存电路的反馈反相器的P—MOS晶体管的栅个数多而前述传送反相器的N—MOS晶体管的栅个数比前述反馈反相器的N—MOS晶体管的栅个数少。

在该构成中，也因为上述第1像素及第2像素，由于基于锁存电路的晶体管的栅个数的差异的栅电容的充电时间的差异而在电源加载后必定在预定的电位状态下变得稳定，所以能够得到与先前的构成同样的作用效果。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为第1像素和第2像素中的任一种，其中，第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的LDD长度比前述锁存电路的反馈反相器的P—MOS晶体管的LDD长度短而前述传送反相器的N—MOS晶体管的LDD长度比前述反馈反相器的N—MOS晶体管的LDD长度长，第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的LDD长度比前述锁存电路的反馈反相器的P—MOS晶体管的LDD长度长而前述传送反相器的N—MOS晶体管的LDD长度比前述反馈反相器的N—MOS晶体管的LDD长度短。

在该构成中，也因为上述第1像素及第2像素，由于基于锁存电路的晶体管的LDD长度的差异的栅电容的充电时间的差异而在电源加载后必定在预定的电位状态下变得稳定，所以能够得到与先前的构成同样的作用效果。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为：具有使一方电极连接于前述锁存电路的传送反相器的输入端子的电容器的第1像素、和具有使一方电极连接于前述锁存电路的反馈反相器的输入端子的电容器的第2像素中的任一种。

在该构成中，也因为上述第1像素及第2像素，在电源加载后必定在预定的电位状态下变得稳定，所以能够得到与先前的构成同样的作用效果。

在上述电泳显示装置中，优选：前述显示部的至少一部分区域的多个前述像素，为：具有介于前述锁存电路的反馈反相器与高电位电源线之间的电阻元件的第1像素、和具有介于前述锁存电路的传送反相器与高电位电源线之间的电阻元件的第2像素中的任一种。

在该构成中，也因为上述第1像素及第2像素，由于因电阻引起的充电电流的差异而在构成反相器的晶体管的栅电容的充电时间上产生差别，由此在电源加载后必定在预定的电位状态下变得稳定，所以能够得到与先前的构成同样的作用效果。

优选：前述电容器的另一方电极与前述锁存电路的低电位电源端子一并连接于低电位电源线。如果依照于该构成，则因为不必设置电容器用的布线，所以在具备有高精细像素的电泳显示装置中也能够容易地进行应用。

前述显示部的前述区域，也可以仅以前述第1像素和前述第2像素之任一方所构成。

如果成为如此的构成，则在电源加载后的显示部中，配置有第1或第2像素的区域的全部像素变成与保持有同一灰度等级的图像信号的状态同样的状态。而且，如果利用该状态，则可以用极少的电力消耗而进行图像的消隐。

进而，前述显示部的全部的前述像素，也可以仅以前述第1像素和前述第2像素之任一方所构成。

如果成为如此的构成，则在电源加载后的显示部中，全部像素变成与保持了同一灰度等级的图像信号的状态同样的状态。而且，如果利用该状态，则可以用极少的电力消耗而进行显示部整体的图像的消隐。

也可以构成为：按每个前述像素，设置有：连接于前述锁存电路与前述像素电极之间并与设置于前述显示部的第1及第2控制线相连接的开关电路。

如果成为如此的构成，则因为通过进行输入于第1及第2控制线的电位的控制能够对显示方式(翻转显示、全白、全黑显示等)进行控制，所以能够提高显示部的控制性。

优选：具有初始图像显示期间，该期间中执行：在前述锁存电路加载电源的工作、和不进行图像信号对于前述锁存电路的输入而进行向前述电泳元件的电压施加的工作。

通过成为具有如此的初始图像显示期间的构成，成为能够几乎不消耗电力而使特定的图像进行显示的电泳显示装置。

也能够构成为：具备对前述显示部进行驱动控制的控制部、和连接于前述控制部并对电源电压进行监视的电源电压监视电路；前述控制部，基于从前述电源电压监视电路所输出的告警信号，执行：包括使向前述显示部的电源供给停止的步骤的备用化步骤、和在前述显示部加载电源并进行对于前述电泳元件的电压施加的初始图像显示步骤。

依照于该构成，则成为在电源电压降低时能够在显示部显示告警用的图像(初始图像)的电泳显示装置。因为在本发明的初始图像显示工作中几乎不消耗电力，所以即使电源电压降低也可以基本可靠地使告警用的图像进行显示。

优选：前述备用化步骤，包括使向前述控制部的一部分电路的电源供给停止的步骤。

依照于该构成，则在电源电压降低时，因为能够节约控制部中的消耗电力，所以容易确保用于显示告警用的图像的电力。

接下来，本发明的电泳显示装置的驱动方法，是先前任一技术方案所记载的电泳显示装置的驱动方法，特征为：包括：通过对电源关断状态的前述锁存电路供给电源、并通过前述像素电极对前述电泳元件施加电压，在前述显示部显示初始图像的初始图像显示步骤。

通过成为如此的驱动方法，利用第1及第2像素的特性，能够几乎不消耗电力而使特定的图像进行显示。

也能够为：使前述初始图像显示步骤，在前述电泳显示装置起动时执行。

即，在本发明的驱动方法中，可以在电泳显示装置起动时使特定的图像(标识语(logo)等)，在电源刚加载后瞬间进行显示。

也能够为：至少在使前述锁存电路成为电源关断状态的期间、与向前述显示部传送图像数据而使基于前述图像数据的图像进行显示的图像显示期间之间，执行前述初始图像显示步骤。

如果成为如此的驱动方法，则当对显示部的图像进行更新时，能够在显示部使预先设定的图像进行显示。例如，如果仅以第1或第2像素构成显示部，则能够以极少的电力消耗执行图像更新工作中的图像消隐。

也能够为：在前述电泳显示装置，设置有对电源电压进行监视的电源电压监视电路；使前述初始图像显示步骤，在通过前述电源电压监视电路检测到前述电源电压低于预定值时执行，并在前述显示部对告警用的图像进行显示。

如果成为如此的驱动方法，则当电源电压降低时，因为能够节约控制部中的消耗电力，所以能够对告警用的图像进行显示。

优选：在前述初始图像显示步骤之前，具有使向前述电泳显示装置的一部分电路的电源供给停止的步骤。

依照于该驱动方法，则容易确保用于对告警用的图像进行显示的电力。

接下来，本发明的电子设备，特征为：具备有先前记载的本发明的电泳显示装置。

依照于该构成，则能够提供具有低消耗电力且性能优异的显示单元的电子设备。

附图说明

图1是第1实施方式中的电泳显示装置的概要构成图。

图2是第1及第2像素的电路构成图。

图3是实施方式中的电泳显示装置的局部剖面图。

图4是微囊的模式剖面图。

图5是电泳元件的工作说明图。

图6是第2实施方式中的第1及第2像素的电路构成图。

图7是表示第1驱动方法的流程图。

图8是第1驱动方法中的定时图。

图9是表示第1驱动方法中的显示部的状态变化的说明图。

图10是表示第2驱动方法的流程图。

图11是第2驱动方法中的定时图。

图12是表示第2驱动方法中的显示部的状态变化的说明图。

图13是表示第3驱动方法的流程图。

图14是第3驱动方法中的定时图。

图15是表示第3驱动方法中的显示部的状态变化的说明图。

图16是第3实施方式中的电泳显示装置的概要构成图。

图17是第3实施方式中的像素的电路构成图。

图18是表示作为电子设备之一例的手表的图。

图19是表示作为电子设备之一例的电子纸的图。

图20是表示作为电子设备之一例的电子笔记本的图。

图21是实施例中的像素的俯视图。

图22是第1实施例中的锁存电路的俯视图。

图23是第2实施例中的锁存电路的俯视图。

图24是第3实施例中的锁存电路的俯视图。

图25是第4实施例中的锁存电路的俯视图。

图26是第5实施例中的锁存电路的俯视图。

图27是第6实施例中的锁存电路的电路图及俯视图。

符号的说明

100、200、300电泳显示装置，5 显示部，32 电泳元件，35 像素电极，37 共用电极，40、430、40A、40B 像素，401、501、501A 第1像素，402、502 第2像素，41 驱动用TFT(像素开关元件)，49 低电位电源线，50 高电位电源线，62 数据线驱动电路，63 控制器(控制部)，64 共用电源调制电路，65 电源电压监视电路，70、701、702、801、802、900、801A 锁存电路，80 开关电路，91 第1控制线，92 第2 控制线，71、73、81、83、711、712、731、732、811、812、831、832 P—MOS晶体管，72、74、82、84、721、722、741、742、821、822、841、842 N—MOS晶体管，C1、C2 电容器，R1 电阻元件

具体实施方式

以下，利用附图关于作为本发明之一实施方式的有源矩阵方式的电泳显示装置进行说明。

还有，本实施方式，表示本发明之一方式，并非对该发明进行限定，可以在本发明的技术性思想的范围内任意地进行改变。并且，在以下的附图中，为了使各构成容易理解，使各结构中的比例尺、数量等与实际的结构不相同。

第1实施方式

图1，是本实施方式中的电泳显示装置100的概要构成图。

电泳显示装置100，具备矩阵状地排列有多个像素40的显示部5。在显示部5的周边，配置扫描线驱动电路61、数据线驱动电路62、控制器(控制部)63、及共用电源调制电路64。扫描线驱动电路61、数据线驱动电路62、及共用电源调制电路64，分别与控制器63相连接。控制器63，基于从上级装置所供给的图像数据、同步信号，综合性地对它们进行控制。

在显示部5形成从扫描线驱动电路61延伸的多条扫描线66、和从数据线驱动电路62延伸的多条数据线68，对应于它们的交叉位置设置像素40。

扫描线驱动电路61，通过m条扫描线66(Y1、Y2、...、Ym)连接于各自的像素40，在控制器63的控制之下，依次选择从第1行到第m行的扫描线66，并通过所选中的扫描线66供给：对设置于像素40的驱动用TFT41(参照图2)的导通定时进行规定的选择信号。

数据线驱动电路62，通过n条数据线68(X1、X2、...、Xn)连接于各自的像素40，在控制器63的控制之下，将规定对应于像素40的各自的1比特(bit)的像素数据的图像信号供给像素40。

还有，在本实施方式中，在规定像素数据“0”的情况下将低电平(L)的图像信号供给像素40，并在规定像素数据“1”的情况下将高电平(H)的图像信号供给像素40。

在显示部5，还设置从共用电源调制电路64延伸的低电位电源线49、高电位电源线50、及共用电极布线55，各自的布线与像素40相连接。共用电源调制电路64，在控制器63的控制之下，生成应当供给到上述的布线的各自的各种信号，另一方面进行这些各布线的电连接及断开(高阻抗化)。

图2，是设置于显示部5的像素40的电路构成图。在本实施方式的电泳显示装置100中，显示部5，为示于图2(a)的第1像素401及示于图2(b)的第2像素402的任一方，或者由双方混合所构成。

还有，在后面的实施例中，关于第1像素401的具体构成参照图21及图22详细地进行说明。

首先，第1像素401，如示于图2(a)地，具备驱动用TFT(Thin FilmTransistor，薄膜晶体管)41(像素开关元件)、锁存电路701、电泳元件32、像素电极35、和共用电极37所构成。包围这些元件地，配置扫描线66、数据线68、低电位电源线49、及高电位电源线50。第1像素401，为通过锁存电路701将图像信号作为电位进行保持的SRAM(Static RandomAccess Memory，静态随机存取存储器)方式的构成。

驱动用TFT41，为由N—MOS(Negative Metal Oxide Semiconductor，负金属氧化物半导体)晶体管构成的像素开关元件。驱动用TFT41的栅端子连接于扫描线66，源端子连接于数据线68，漏端子连接于锁存电路701的数据输入端子N1。锁存电路701的数据输出端子N2与像素电极35相连接。在像素电极35与共用电极37之间夹持电泳元件32。

锁存电路701，具备传送反相器701t与反馈反相器701f。传送反相器701t及反馈反相器701f都是C—MOS反相器。传送反相器701t与反馈反相器701f，形成为在彼此的输入端子连接另一方的输出端子的环形结构，对各自的反相器，从通过高电位电源端子PH所连接的高电位电源线50、和通过低电位电源端子PL所连接的低电位电源线49，供给电源电压。

传送反相器701t，具有P—MOS(Positive Metal Oxide Semiconductor，正金属氧化物半导体)晶体管711与N—MOS晶体管721。P—MOS晶体管711的源端子连接于高电位电源端子PH，漏端子连接于数据输出端子N2。N—MOS晶体管721的源端子连接于低电位电源端子PL，漏端子连接于数据输出端子N2。P—MOS晶体管711及N—MOS晶体管721的栅端子(传送反相器701t的输入端子)，连接于数据输入端子N1(反馈反相器701f的输出端子)。

反馈反相器701f，具有P—MOS晶体管731与N—MOS晶体管741。P—MOS晶体管731的源端子连接于高电位电源端子PH，漏端子连接于数据输入端子N1。N—MOS晶体管741的源端子连接于低电位电源端子PL，漏端子连接于数据输入端子N1。P—MOS晶体管731及N—MOS晶体管741的栅端子(反馈反相器701f的输入端子)，与数据输出端子N2(传送反相器701t的输出端子)相连接。

在上述构成的锁存电路701中，若存储高电平(H)的图像信号(像素数据“1”)，则从锁存电路701的数据输出端子N2，输出低电平(L)的信号。另一方面，若在锁存电路701存储低电平(L)的图像信号(像素数据“0”)，则从数据输出端子N2输出高电平(H)的信号。

然后，从数据输出端子N2所输出的电位输入于像素电极35。另一方面，对共用电极37，通过共用电极布线55(图1)供给共用电极电位Vcom。电泳元件32，通过由像素电极35与共用电极37的电位差产生的电场而使图像进行显示。

在第1像素401中，规定为：锁存电路701中的P—MOS晶体管彼此之间、N—MOS晶体管彼此之间的沟道宽度的大小关系，成为预定的关系。

具体地，如示于图2(a)地，传送反相器701t的P—MOS晶体管711的沟道宽度Wtp，成为比反馈反相器701f的P—MOS晶体管731的沟道宽度Wfp宽的宽度；并且，传送反相器701t的N—MOS晶体管721的沟道宽度Wtn，成为比反馈反相器701f的N—MOS晶体管741的沟道宽度Wfn窄的宽度。

另一方面，第2像素402，如示于图2(b)地，为代替第1像素401的锁存电路701而具备锁存电路702的构成，其他的构成与第1像素401相同。

锁存电路702，为将都是C—MOS反相器的传送反相器702t与反馈反相器702f环形连接起来的构成。

传送反相器702t，具有将各自的漏端子连接于数据输出端子N2的P—MOS晶体管712与N—MOS晶体管722。反馈反相器702f，具有将各自的漏端子连接于数据输入端子N1的P—MOS晶体管732与N—MOS晶体管742。

对锁存电路702输入了图像信号(像素数据)时的工作，与锁存电路701相同。

在第2像素402中，也规定为：锁存电路702中的P—MOS晶体管彼此之间、N—MOS晶体管彼此之间的沟道宽度的大小关系，成为预定的关系。

具体地，如示于图2(b)地，传送反相器702t的P—MOS晶体管712的沟道宽度Wtp，成为比反馈反相器702f的P—MOS晶体管732的沟道宽度Wfp窄的宽度；并且，传送反相器702t的N—MOS晶体管722的沟道宽度Wtn，成为比反馈反相器702f的N—MOS晶体管742的沟道宽度Wfn宽的宽度。

图3，是显示部5中的电泳显示装置100的局部剖面图。电泳显示装置100，具备如下构成：在元件基板30与对向基板31之间，夹持有排列多个微囊20而形成的电泳元件32。在显示部5中，在元件基板30的电泳元件32侧排列形成多个像素电极35，电泳元件32通过粘接剂层33与像素电极35相粘接。在对向基板31的电泳元件32侧形成与多个像素电极35相对向的平面形状的共用电极37，在共用电极37上设置电泳元件32。

元件基板30，是由玻璃、塑料等形成的基板，因为配置于与图像显示面相反侧，所以也可以为不透明。像素电极35，是对由Al(铝)等所形成的电泳元件32施加电压的电极。还有虽然图示进行省略，但是在像素电极35与元件基板30之间，形成示于图1、图2的扫描线66、数据线68、驱动用TFT41、锁存电路701、702等。

另一方面，对向基板31是由玻璃、塑料等形成的基板，因为配置于图像显示侧，所以为透明基板。共用电极37，是与像素电极35一起对电泳元件32施加电压的电极，是由MgAg(镁银)、ITO(氧化铟锡)、IZO(氧化铟锌)等所形成的透明电极。

还有，电泳元件32，一般预先形成于对向基板31侧，被作为包括粘接剂层33的电泳片来处理。在制造工序中，电泳片以在粘接剂层33的表面贴附有保护用的剥离模片的状态被处理。而且，对于另行制造的元件基板30(形成像素电极35、各种电路等)，通过贴附剥离了剥离模片的该电泳片，形成显示部5。因此，粘接剂层33仅存在于像素电极35侧。

图4，是微囊20的模式剖面图。微囊20，具有例如50μm程度的粒径，为在内部封入分散介质21、多个白色微粒(电泳微粒)27、和多个黑色微粒(电泳微粒)26的球状体。微囊20，如示于图3地以共用电极37与像素电极35所夹持，在1个像素40内配置1个或多个微囊20。

微囊20的外壳部(壁膜)，采用聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯等的丙烯酸树脂，尿素树脂、阿拉伯胶等的具有透光性的高分子树脂等所形成。

分散介质21，为使白色微粒27与黑色微粒26分散于微囊20内的液体。作为分散介质21，能够例示水、醇类溶剂(甲醇，乙醇、异丙醇，丁醇，辛醇，甲基溶纤剂等)、酯类(醋酸乙酯、醋酸丁酯等)、酮类(丙酮，甲乙酮，甲基异丁基酮等)、脂肪族烃(戊烷，己烷，辛烷等)、脂环式烃(环己烷，甲基环己烷等)、芳香族烃(苯，甲苯，具有长链烷基的苯类(二甲苯、己基苯、庚基苯、辛基苯、壬基苯、癸基苯、十一烷基苯、十二烷基苯、十三烷基苯、十四烷基苯等))、卤代烃(二氯甲烷，氯仿，四氯化碳，1，2-二氯乙烷等)、羧酸盐等，也可以为其他的油类。这些物质能够单独使用或用作混合物，进而也可以配合表面活性剂等。

白色微粒27，是由例如二氧化钛、锌华、三氧化锑等的白色颜料构成的微粒(高分子或者胶体)，例如带负电所使用。黑色微粒26，是由例如苯胺黑、炭黑等的黑色颜料构成的微粒(高分子或者胶体)，例如带正电所使用。

在这些颜料中，相应于需要，能够添加电解质、表面活性剂、金属皂、树脂、橡胶、油、清漆、复合物等的微粒形成的抗静电剂、钛类偶联剂、铝类偶联剂、硅烷类偶联剂等的分散介质、润滑剂、稳定剂等。

并且，也可以代替黑色微粒26及白色微粒27，采用例如红色、绿色、蓝色等的颜料。依照于如此的构成，则能够在显示部5对红色、绿色、蓝色等进行显示。

图5，是电泳元件的工作说明图。图5(a)、图5(b)，分别表示使像素40进行白显示的情况、使像素40进行黑显示的情况。

在电泳显示装置100中，通过驱动用TFT41在锁存电路701、702的数据输入端子N1输入图像信号来使图像信号作为电位存储于锁存电路701、702。由此，从锁存电路701、702的数据输出端子N2对像素电极35输入对应于图像信号的电位，如示于图5地，像素40基于像素电极35与共用电极37的电位差进行黑或白显示。

在示于图5(a)的白显示的情况下，共用电极37相对地保持为高电位，像素电极35相对地保持为低电位。由此，带负电的白色微粒27被共用电极37所吸引，另一方面带正电的黑色微粒26被像素电极35所吸引。其结果，若从成为显示面侧的共用电极37侧看该像素，则看到白色(W)。

在示于图5(b)的黑显示的情况下，共用电极37相对地保持为低电位，像素电极35相对地保持为高电位。由此，带正电的黑色微粒26被共用电极37所吸引，另一方面带负电的白色微粒27被像素电极35所吸引。其结果，若从共用电极37侧看该像素则看到黑色(B)。

在具有以上的构成的电泳显示装置100中，构成显示部5的第1像素401及第2像素402，分别具有在电源加载后成为预定的初始化状态(保持了预定的电位的状态)的锁存电路701、702。

首先，关于第1像素401的电源加载后的工作进行说明。

若在锁存电路701供给电源电压，则对高电位电源端子PH供给高电位电源线50的电位Vdd，对低电位电源端子PL供给低电位电源线49的电位Vss。于是，连接于高电位电源端子PH的P—MOS晶体管711的源端子及P—MOS晶体管731的源端子的电位，都变成电位Vdd。

在此在本实施方式中，如示于图2(a)地，P—MOS晶体管711的沟道宽度Wtp，比P—MOS晶体管731的沟道宽度Wfp形成得宽。从而，因为P—MOS晶体管711这一方的沟道电阻比P—MOS晶体管731小、流动的电流大，所以P—MOS晶体管711的栅电容，比P—MOS晶体管731的栅电容充电时间短。由此，P—MOS晶体管711的状态，比P—MOS晶体管731先被规定(成为导通状态)。

另一方面，虽然连接于低电位电源端子PL的N—MOS晶体管721的源端子及N—MOS晶体管741的源端子都变成电位Vss，但是在本实施方式中，如示于图2(a)地，N—MOS晶体管721的沟道宽度Wtn，比N—MOS晶体管741的沟道宽度Wfn形成得窄。

从而，因为在锁存电路701的低电位电源端子PL侧，N—MOS晶体管741的栅电容一方比N—MOS晶体管721的栅电容充电时间短，所以N—MOS晶体管741的状态先被规定(成为导通状态)。

根据以上，电源加载后的锁存电路701，以传送反相器701t的P—MOS晶体管711、与反馈反相器701f的N—MOS晶体管741变得导通的状态而稳定。即，锁存电路701，以数据输入端子N1为低电平的状态而稳定，成为与通过驱动用TFT41写入了低电平的图像信号(像素数据“0”)时同样的状态。

接下来，关于第2像素402的电源加载后的工作进行说明。

在第2像素402的锁存电路702中，若加载电源，则连接于高电位电源端子PH的P—MOS晶体管712的源端子及P—MOS晶体管732的源端子的电位都变成电位Vdd。而且，如示于图2(b)地，因为P—MOS晶体管712的沟道宽度Wtp，比P—MOS晶体管732的沟道宽度Wfp窄，所以P—MOS晶体管732的栅电容一方充电时间较短。

由此，P—MOS晶体管732的状态，比P—MOS晶体管712先被规定(成为导通状态)。

另一方面，连接于低电位电源端子PL的N—MOS晶体管722的源端子及N—MOS晶体管742的源端子都变成电位Vss，而且，如示于图2(b)地，因为N—MOS晶体管722的沟道宽度Wtn，比N—MOS晶体管742的沟道宽度Wfn宽，所以在锁存电路701的低电位电源端子PL侧，N—MOS晶体管722的栅电容一方充电时间较短。

由此，N—MOS晶体管722的状态比N—MOS晶体管742先被规定(成为导通状态)。

根据以上，电源加载后的锁存电路702，以传送反相器702t的N—MOS晶体管722、与反馈反相器702f的P—MOS晶体管732变得导通的状态而稳定。即，锁存电路702，以数据输入端子N1为高电平的状态而稳定，成为与通过驱动用TFT41写入了高电平的图像信号(像素数据“1”)时同样的状态。

还有，对于各晶体管中的除沟道宽度以外的构成，作为除了制造偏差量以外相同的构成进行说明。

如此地，本实施方式的电泳显示装置100所具备的第1及第2像素401、402，当电源加载时必定以保持了预定的电位(图像信号)的状态而稳定。从而，通过在显示部5的特定位置配置第1像素401或第2像素402，能够使与写入了预定的图像数据时同样的初始化状态，通过加载电源而形成于显示部5。而且，如果在该初始化状态的显示部5中，对共用电极37输入电位而对电泳元件32进行驱动，则能够使基于第1像素401与第2像素402的排列的图像显示于显示部5。

因而，如果依照于本实施方式的电泳显示装置100，则通过仅以特定的像素40作为例如第1像素401、以其他像素40作为第2像素402，能够在电源加载时使预定的图像(标识语等)进行显示、在满足预定的条件的情况下使告警图像进行显示。

并且，如果通过第1像素401或第2像素402构成显示部5的整体，则因为能够使显示部整体进行全黑显示或全白显示，所以能够执行与图像消隐工作同样的工作。

还有，关于利用了初始化状态的驱动方法的具体例在后面详细地进行说明。

(第1变形例；第1实施方式)

并且，虽然在上述实施方式中，为了确定初始时的锁存电路的存储内容，利用了晶体管的沟道宽度，但是也可以采用同样地可以改变沟道电阻的其他构成。

具体地，在图2(a)中，使P—MOS晶体管711的沟道长度，形成得比P—MOS晶体管731的沟道长度短。由此，因为P—MOS晶体管711这一方的沟道电阻比P—MOS晶体管731小、流动的电流大，所以P—MOS晶体管711的栅电容，比P—MOS晶体管731的栅电容充电时间短。因而，P—MOS晶体管711的状态，比P—MOS晶体管731先被规定(成为导通状态)。

并且，使N—MOS晶体管721的沟道长度，形成得比N—MOS晶体管741的沟道长度长。由此，因为N—MOS晶体管741的栅电容比N—MOS晶体管721的栅电容充电时间短，所以N—MOS晶体管741的状态比N—MOS晶体管721先被规定。

通过以上，能够使锁存电路701稳定为保持了预定的电位的状态。

同样地，在图2(b)中，使P—MOS晶体管712的沟道长度，形成得比P—MOS晶体管732的沟道长度长，并使N—MOS晶体管722的沟道长度，形成得比N—MOS晶体管742的沟道长度短。由此，能够与上述同样地使锁存电路702，稳定为保持了预定的电位的状态。从而，即使为该构成，也能够得到与上述实施方式同样的作用效果。

还有，各晶体管中的除沟道长度以外的构成，作为相同的构成进行说明。并且，该构成的具体的晶体管结构等，在后面的实施例中参照图21及图23详细地进行说明。

(第2变形例；第1实施方式)

进而，为了确定初始时的锁存电路的存储内容，也可以使构成锁存电路的P—MOS晶体管的栅个数(沟道数目)不同。

具体地，在图2(a)中，以传送反相器701t的P—MOS晶体管711为例如双栅结构，并以反馈反相器701f的P—MOS晶体管731为例如三栅结构。由此，因为P—MOS晶体管711这一方的沟道电阻比P—MOS晶体管731小、流过的电流大，所以P—MOS晶体管711的栅电容，比P—MOS晶体管731的栅电容充电时间短。

因而，P—MOS晶体管711的状态，比P—MOS晶体管731先被规定(成为导通状态)。

并且，使N—MOS晶体管721成为三栅结构，另一方面使N—MOS晶体管741成为双栅结构。由此，因为N—MOS晶体管741的栅电容比N—MOS晶体管721的栅电容充电时间短，所以N—MOS晶体管741的状态比N—MOS晶体管721先被规定。

通过以上，能够使第1像素401的锁存电路701稳定为保持了预定的电位的状态。

同样地，在图2(b)中，使P—MOS晶体管712为例如三栅结构，使P—MOS晶体管732为例如双栅结构。并且，使N—MOS晶体管722为例如双栅结构，使N—MOS晶体管742为例如三栅结构。

由此，能够与上述同样地使第2像素402的锁存电路702稳定为保持了预定的电位的状态。从而，即使为该构成，也能够得到与上述实施方式同样的作用效果。

还有，各晶体管中的除栅个数以外的构成，作为相同的构成进行说明。

并且，各晶体管中的栅个数，并非限定于双栅结构与三栅结构，只要栅个数的大小关系满足上述的关系，也可以采用单栅结构或4栅以上的多栅结构。

并且，关于该构成中的具体的晶体管结构等，在后面的实施例中参照图21及图24详细地进行说明。

(第3变形例；第1实施方式)

进而，为了确定初始时的锁存电路的存储内容，也可以利用构成锁存电路的晶体管的LDD(Lightly Doped Drain，轻掺杂漏)结构。

在该构成中，在图2(a)中，在构成锁存电路的各晶体管的沟道区域与源/漏区域之间形成作为低浓度杂质区域的LDD区域。

而且，使P—MOS晶体管711的LDD长度(LDD区域的载流子移动方向的长度)，比P—MOS晶体管731的LDD长度小(短)。由此，因为P—MOS晶体管711这一方的LDD区域的电阻比P—MOS晶体管731小、流过的电流多，所以P—MOS晶体管711的栅电容，比P—MOS晶体管731的栅电容充电时间短。

因而，P—MOS晶体管711的状态，比P—MOS晶体管731先被规定(成为导通状态)。

并且，使N—MOS晶体管721的LDD长度，比N—MOS晶体管741的LDD长度大(长)。由此，因为N—MOS晶体管741的栅电容比N—MOS晶体管721的栅电容充电时间短，所以N—MOS晶体管741的状态比N—MOS晶体管721先被规定。

通过以上，能够使第1像素401的锁存电路701稳定为保持了预定的电位的状态。

同样地，在图2(b)中，使P—MOS晶体管712的LDD长度比P—MOS晶体管732的LDD长度大(长)，并使N—MOS晶体管722的LDD长度比N—MOS晶体管742的LDD长度小(短)。由此，能够与上述同样地使第2像素402的锁存电路702稳定为保持了预定的电位的状态。从而，即使为该构成，也能够得到与上述实施方式同样的作用效果。

还有，各晶体管中的除LDD长度以外的构成，作为相同构成进行说明。

并且，该构成的具体的晶体管结构等，在后面的实施例中参照图21及图25详细地进行说明。

(第5变形例；第1实施方式)

虽然在以上说明的第1实施方式及其变形例中，关于用于对晶体管的栅电容充电时间进行调整的构成分别进行了说明，但是用于对栅电容充电时间进行调整的构成也可以混合存在。

例如，也可以使第1实施方式中的通过沟道宽度对栅电容充电时间进行调整的构成、与第1变形例中的通过沟道长度对栅电容充电时间进行调整的构成混合存在。

也就是说，使传送反相器701t的P—MOS晶体管711的沟道宽度、比反馈反相器701f的P—MOS晶体管731的沟道宽度宽，并使P—MOS晶体管711的沟道长度、比P—MOS晶体管731的沟道长度短。

并且，使传送反相器701t的N—MOS晶体管721的沟道宽度比反馈反相器701f的N—MOS晶体管742的沟道宽度窄，且使N—MOS晶体管721的沟道长度比N—MOS晶体管742的沟道长度长。

在如此地使第1实施方式及变形例中的构成混合存在的情况下，也能够得到与上述实施方式同样的作用效果。

(第6变形例；第1实施方式)

进而，在使第1实施方式及其变形例的构成混合存在的情况下，也可以采用：使栅电容充电时间延长或缩短的作用变得相反的组合。

例如，在使第1实施方式中的通过沟道宽度对栅电容充电时间进行调整的构成、与第1变形例中的通过沟道长度对栅电容充电时间进行调整的构成混合存在的情况下，使传送反相器701t的P—MOS晶体管711的沟道宽度、比反馈反相器701f的P—MOS晶体管731的沟道宽度宽，另一方面使P—MOS晶体管711的沟道长度、比P—MOS晶体管731的沟道长度长。

并且，使传送反相器701t的N—MOS晶体管721的沟道宽度比反馈反相器701f的N—MOS晶体管742的沟道宽度窄，另一方面使N—MOS晶体管721的沟道长度比N—MOS晶体管742的沟道长度短。

在成为如此的构成的情况下，由使沟道长度不相同引起的栅电容充电时间的调整作用，起如下作用：消除由使沟道宽度不相同引起的栅电容充电时间的调整作用。如此一来，因为可以通过例如栅长度的改变而对栅电容充电时间进行微调整，所以能够更高精度地对栅电容充电时间进行调整。从而，依照于本变形例，则可更稳定地得到上述实施方式的作用效果。

第2实施方式

接下来，关于本发明的第2实施方式，参照图6进行说明。

本实施方式的电泳显示装置200，具备与示于图1的第1实施方式中的电泳显示装置100同样的基本构成。电泳显示装置200，在如下之点与第1实施方式不同：作为能够应用为构成显示部5的像素40的第1及第2像素，具备示于图6的第1像素501及第2像素502。

从而在以下，关于第1及第2像素501、502详细地进行说明，并关于与第1实施方式相同的部分适当进行省略。并且，在图6中，在与图2相同的构成要件附加同一符号，关于它们的详细的说明进行省略。

首先，第1像素501，如示于图6(a)地，具备作为像素开关元件的驱动用TFT41、开关电路801、像素电极35、电泳元件32、和共用电极37。开关电路801，为将传送反相器801t与反馈反相器801f环形连接起来的构成。

此外，在后面的实施例中，参照图21及图26，关于第1像素501的具体构成详细地进行说明。

传送反相器801t，具有P—MOS晶体管811、N—MOS晶体管821、和电容器C1。P—MOS晶体管811的源端子连接于高电位电源端子PH，漏端子连接于数据输出端子N2。N—MOS晶体管821的源端子连接于低电位电源端子PL，漏端子连接于数据输出端子N2。P—MOS晶体管811及N—MOS晶体管821的栅端子都连接于数据输入端子N1。

电容器C1的一方电极连接于数据输入端子N1(传送反相器801t的输入端子)，另一方电极连接于低电位电源端子PL(N—MOS晶体管821的源端子)。

反馈反相器801f，具有P—MOS晶体管831与N—MOS晶体管841。P—MOS晶体管831的源端子连接于高电位电源端子PH，漏端子连接于数据输入端子N1。N—MOS晶体管841的源端子连接于低电位电源端子PL，漏端子连接于数据输入端子N1。P—MOS晶体管831及N—MOS晶体管841的栅端子都连接于数据输出端子N2。

第1像素501，与第1实施方式中的第1像素401同样地工作。

若对第1像素501的开关电路801供给电源电压，则连接于高电位电源端子PH的P—MOS晶体管811的源端子及P—MOS晶体管831的源端子的电位，都变成电位Vdd。并且，连接于低电位电源端子PL的N—MOS晶体管821的源端子及N—MOS晶体管841的源端子都变成电位Vss。

在此，在本实施方式中，如示于图6(a)地，设置于开关电路801的电容器C1，相对于N—MOS晶体管821的栅电容并联连接。因此，当通过供给于开关电路801的电源电压对各晶体管的栅电容进行充电时，N—MOS晶体管821的栅电容的充电变慢。

如此一来，N—MOS晶体管841的栅电容和P—MOS晶体管811的栅电容的充电，比N—MOS晶体管821的栅电容的充电先结束。由此，P—MOS晶体管811及N—MOS晶体管841的状态比N—MOS晶体管821先被规定(变成导通状态)。

根据以上，电源加载后的开关电路801，以传送反相器801t的P—MOS晶体管811和反馈反相器801f的N—MOS晶体管841变得导通的状态而稳定。即，开关电路801，以数据输入端子N1为低电平的状态而稳定，成为与通过驱动用TFT41写入了低电平的图像信号(像素数据“0”)时同样的状态。

接下来，第2像素502，如示于图6(b)地，具备驱动用TFT41、开关电路802、像素电极35、电泳元件32、和共用电极37。开关电路802，为将传送反相器802t与反馈反相器802f进行了环形连接的构成。

传送反相器802t，具有P—MOS晶体管812与N—MOS晶体管822。P—MOS晶体管812的源端子连接于高电位电源端子PH，N—MOS晶体管822的源端子连接于低电位电源端子PL。P—MOS晶体管812及N—MOS晶体管822的漏端子都连接于数据输出端子N2，栅端子都连接于数据输入端子N1。

反馈反相器802f，具有P—MOS晶体管832、N—MOS晶体管842、和电容器C2。

P—MOS晶体管832的源端子连接于高电位电源端子PH，N—MOS晶体管842的源端子连接于低电位电源端子PL。P—MOS晶体管832及N—MOS晶体管842的漏端子都连接于数据输入端子N1，栅端子都连接于数据输出端子N2。

电容器C2的一方电极连接于数据输出端子N2(反馈反相器802f的输入端子)，另一方电极连接于低电位电源端子PL(N—MOS晶体管842的源端子)。

第2像素502，与第1实施方式中的第2像素402同样地工作。

若对第2像素502的开关电路802供给电源电压，则连接于高电位电源端子PH的P—MOS晶体管812的源端子及P—MOS晶体管832的源端子的电位，都变成电位Vdd。并且，连接于低电位电源端子PL的N—MOS晶体管822的源端子及N—MOS晶体管842的源端子都变成电位Vss。

在此，在本实施方式中，如示于图6(b)地，设置于开关电路802的电容器C2，相对于N—MOS晶体管842的栅电容并联连接。因此，当通过供给于开关电路802的电源电压对各晶体管的栅电容进行充电时，N—MOS晶体管842的栅电容的充电变慢。

如此一来，N—MOS晶体管822的栅电容和P—MOS晶体管832的栅电容的充电，比N—MOS晶体管842的栅电容的充电先结束。由此，P—MOS晶体管832及N—MOS晶体管822的状态比N—MOS晶体管842先被规定(变成导通状态)。还有，在上述的说明中，各晶体管中的开关频率等的特性，除了制造偏差的量以外作为相同而进行说明。

根据以上，电源加载后的开关电路802，以传送反相器802t的N—MOS晶体管822和反馈反相器802f的P—MOS晶体管832变得导通的状态而稳定。即，开关电路802，以数据输入端子N1为高电平的状态而稳定，成为与通过驱动用TFT41写入了高电平的图像信号(像素数据“1”)时同样的状态。

如以上详细地进行了说明地，第1像素501及第2像素502，与第1实施方式中的第1像素401及第2像素402同样地，当电源加载时必定以保持了预定的电位(图像信号)的状态而稳定。

从而，通过在显示部5的特定位置配置第1像素501或第2像素502，能够使与写入了预定的图像数据时同样的初始化状态，通过加载电源而形成于显示部5。而且，如果在该初始化状态的显示部5中，对共用电极37输入电位，则能够使基于第1像素501与第2像素502的排列的图像进行显示。

而且，如果依照于本实施方式的电泳显示装置200，则通过仅使特定的像素40为例如第1像素501、使其他像素40为第2像素502，能够当电源加载时使预定的图像(标识语等)进行显示、在满足预定的条件的情况下使告警图像进行显示。

并且，如果通过第1像素501或第2像素502构成显示部5的整体，则因为能够使显示部整体进行全黑显示或全白显示，所以能够执行与图像消隐工作同样的工作。

还有，关于利用了初始化状态的驱动方法的具体例在后面详细地进行说明。

还有，虽然在以上说明的第1实施方式中通过第1及第2像素401、402构成显示部5、并在第2实施方式中通过第1及第2像素501、502构成显示部5，但是也可以通过第1实施方式中的第1像素401和第2实施方式中的第2像素502构成显示部5。或者，也可以使第1实施方式中的第2像素402和第2实施方式中的第1像素501进行组合。

并且，虽然在第2实施方式中，电容器C1、C2，与低电位电源端子PL相连接，但是也可以为连接于高电位电源端子PH的构成。

该情况下，在图6(a)中，将电容器C1，连接于数据输入端子N1与高电位电源端子PH之间。由此，因为电容器C1相对于P—MOS晶体管811的栅电容并联连接，该晶体管中的栅电容的充电变慢，所以P—MOS晶体管831及N—MOS晶体管821的状态先被规定(变成导通状态)。

同样地，在图6(b)中，将电容器C2，连接于数据输出端子N2与高电位电源端子PH之间。由此，因为电容器C2相对于P—MOS晶体管832的栅电容并联连接，该晶体管中的栅电容的充电变慢，所以P—MOS晶体管812及N—MOS晶体管842的状态先被规定(变成导通状态)。

即使是该构成，也能够得到与上述实施方式同样的作用效果。

(变形例；第2实施方式)

并且，虽然在上述实施方式中，为了确定初始时的锁存电路的存储内容，成为附加有电容器的构成，但是也可以采用同样可以改变栅电容的充电时间的其他构成。

具体地，在图6(a)中，也可以采用不附加电容器C1而附加电阻元件的构成。在图27(a)，表示具备具有电阻元件R1的开关电路801A的第1像素501A的电路图。

相对于在图6(a)中，在开关电路801的数据输入端子N1与低电位电源端子PL之间连接电容器C1，在示于图27(a)的第1像素501A中，在开关电路801A的P—MOS晶体管831的源端子和高电位电源端子PH之间，夹插电阻元件R1。

如果依照于该构成，则由于电阻元件R1的作用，从高电位电源端子PH流向P—MOS晶体管831的电流，变得比从高电位电源端子PH流向P—MOS晶体管811的电流小。由此，P—MOS晶体管811的栅电容，比P—MOS晶体管831的栅电容充电时间短。从而，P—MOS晶体管811的状态，比P—MOS晶体管831先被规定(成为导通状态)。

同样地，在对应于示于图6(b)的第2像素的构成中，代替图27(a)的电阻元件R1，在P—MOS晶体管811的源端子与高电位电源端子PH之间连接电阻元件。

通过成为如此的构成，因为从高电位电源端子PH流向P—MOS晶体管811的电流，变得比从高电位电源端子PH流向P—MOS晶体管831的电流小，所以P—MOS晶体管831的状态比P—MOS晶体管811先被规定。由此，能够得到与上述实施方式同样的作用效果。

还有，各晶体管中的除电阻元件以外的构成，作为相同构成进行说明。

并且，该构成的具体的晶体管结构、布线结构，在后面的实施例中参照图21及图27(b)详细地进行说明。

(驱动方法)

接下来，关于上述的第1及第2实施方式的电泳显示装置100、200的驱动方法参照附图详细地进行说明。

如先前记载地，第1及第2实施方式中电泳显示装置100、200以及这些实施方式中的变形例的电泳显示装置，具备同等的功能。从而，在以下的驱动方法的说明中，仅关于采用了第1实施方式中的电泳显示装置100的驱动方法进行说明。

(第1驱动方法(利用了初始化状态的图像显示))

首先，关于利用初始化状态而进行图像的显示的情况，参照图7～图9进行说明。

图7，是表示第1驱动方法中的流程的图。图8，是包括示于图7的步骤的时序图。图9，是表示由第1驱动方法引起的显示部5的状态变化的图。

第1驱动方法，构成电泳显示装置100的起动序列的一部分，更详细地，当电泳显示装置100起动时，执行使预先形成的标识语图像显示于显示部5的工作。

首先，在应用第1驱动方法的电泳显示装置的显示部5，如示于图9地，由第1像素401构成的像素40、和由第2像素402构成的像素40混合存在，配置为：通过第1及第2像素401、402形成特定的标识语图像。还有，示于图9的显示部5，只不过例示第1及第2像素401、402的配置方式。

在图9中，第1像素401，通过：以矩形的标记表示的锁存电路701、与以倒L形的标记表示的电泳元件32所表示。并且第2像素402，通过：以圆形的标记表示的锁存电路702、与以倒L形的标记表示的电泳元件32所表示。

而且，如示于图9(c)地，作为涂黑的像素而示的第1像素401，配置为：在显示部5形成黑色字符的标识语图像“LOGO”；作为空白的像素而示的第2像素402，配置为：在第1像素401以外的区域作为背景。

如示于图7地，第1驱动方法，包括初始图像显示步骤ST11、和电源关断步骤ST12。

初始图像显示步骤ST11(初始图像显示期间)，包括：通过使锁存电路701、702成为电源接通状态而初始化锁存电路701、702的存储器初始化步骤ST11A，和通过对共用电极37输入预定的脉冲而使预先形成的初始图像显示于显示部5的图像显示步骤ST11B。

在图8，表示包括初始图像显示步骤ST11的一系列的工作中的时序图。并且在图8，表示示于图9的第1像素401及第2像素402中的端子、电极的电位。即，表示高电位电源线50(高电位电源端子PH)的电位Vdd、低电位电源线49(低电位电源端子PL)的电位Vss、属于第1像素401的锁存电路701的数据输入端子N1的电位N1a、属于第2像素402的锁存电路702的数据输入端子N1的电位N1b、共用电极37的电位Vcom、属于第1像素401的像素电极35的电位Va、和属于第2像素402的像素电极35的电位Vb。

以下，关于第1驱动方法详细地进行说明。

首先，在示于图8的电源关断期间ST0中，电泳显示装置100为电源关断状态，连接于像素40的各布线变成高阻抗状态(Hi—Z)。从而，第1像素401及第2像素402的锁存电路701、702为电源关断状态，它们的存储内容丢失。在图9(a)中，为了表示锁存电路701、702为电源关断状态，以虚线标记表示它们。

还有，虽然如此的电源关断状态下的电泳元件32的状态，因为由将要转变为电源关断状态之前的工作所确定，所以不确定，但是在本例中，如示于图9(a)地，设显示部5的整体进行白显示(全白显示)。但是电源关断期间ST0中的显示部5的状态为任意，既可以是显示部5的整体进行黑显示、灰显示，也可以为显示着图像的状态。

接下来，使电泳显示装置100成为电源导通状态，并通过对控制器63等供给电源而执行起动序列。由此，执行包括于起动序列的初始图像显示步骤ST11。

首先，在存储器初始化步骤ST11A中，如示于图8地，对高电位电源线50及低电位电源线49输入预定的电源电位(高电平电位VH，例如15V；低电平电位VL，例如0V)，使锁存电路701、702成为电源导通状态。

在此，在本实施方式的电泳显示装置100中，如上述地，第1像素401及第2像素402的锁存电路701、702，被设计为：通过电源电压的供给而分别稳定为预定的电位状态。

从而，如示于图8地，第1像素401，被初始化为如下状态：锁存电路701的数据输入端子N1的电位N1a为低电平电位VL(Vss)。并且，第2像素402，被初始化为如下状态：锁存电路702的数据输入端子N1的电位N1b为高电平电位VH(Vdd)。

在图9(b)，概念性地表示处于上述的初始化状态的第1及第2像素401、402。在同图中，以涂黑的矩形的标记表示第1像素401的锁存电路701，以空白的圆形的标记表示第2像素402的锁存电路702。

还有，因为在锁存电路701保持了低电平电位VL的状态，一致于使第1像素401进行黑显示时的锁存电路701的电位状态，所以在图9(b)中将表示锁存电路701的标记概念性地示为涂黑。并且，因为在锁存电路702保持了高电平电位VH的状态，一致于使第2像素402进行白显示时的锁存电路702的电位状态，所以将表示锁存电路702的标记概念性地示为空白。

并且如示于图8地，因为锁存电路701、702的数据输出端子N2，分别与相对应的像素电极35相连接，所以在上述的初始化状态中，属于第1像素401的像素电极35的电位Va变成高电平电位VH，属于第2像素402的像素电极35的电位Vb变成低电平电位VL。可是，因为在执行存储器初始化步骤ST11A的期间中，共用电极37为高阻抗状态，所以电泳元件32未被驱动，显示部5为全白显示原状不变。

并且，虽然在存储器初始化步骤ST11A中，驱动连接于锁存电路701、702的高电位电源线50及低电位电源线49，但是因为并不驱动扫描线驱动电路61、数据线驱动电路62，所以连接于像素40(401、402)的扫描线66、数据线68、共用电极布线55(Vcom)也都维持高阻抗状态。

接下来，在图像显示步骤ST11B中，驱动共用电源调制电路64，如示于图8地，相对于共用电极37输入矩形波状的脉冲。该脉冲，使高电平电位VH(例如15V)与低电平电位VL(例如0V)周期性地重复，脉冲宽度例如为10～500ms程度。

而且，若对共用电极37输入上述脉冲，则在共用电极37为低电平电位VL的期间中，在第1像素401的像素电极35(Va；高电平电位VH)与共用电极37间产生电位差，通过该电位差驱动电泳元件32。由此，如示于图5(b)地，第1像素401进行黑显示。

另一方面，在共用电极37为高电平电位VH的期间中，在第2像素402的像素电极35(Vb；低电平电位VL)与共用电极37之间产生电位差，通过该电位差驱动电泳元件32。由此，如示于图5(a)地，第2像素402进行白显示。

如此一来，如示于图9(c)地，由以白显示的第2像素402为背景的黑显示的第1像素401形成的标识语图像“LOGO”显示于显示部5。

之后，在电源关断步骤ST12中，如示于图8地，连接于像素40(401、402)的各布线成为高阻抗状态。由此，不消耗电力地保持显示部5的标识语图像。

通过以上，起动序列中的初始图像显示工作(标识语图像显示工作)完成。其后，如果剩余的起动序列的执行结束，则转变到：使从外部所输入的图像数据、保持于内部存储器的图像数据显示于显示部5的通常的图像显示工作模式。

如果依照于在以上进行了说明的第1驱动方法，则因为仅对构成显示部5的像素40(401、402)的锁存电路701、702加载电源，就能够使显示部5成为保持着对应于标识语图像的图像数据的状态，所以能够在电泳显示装置100的电源刚导通后，通过仅对共用电极37进行驱动而在显示部5尽快地显示标识语图像。

并且，因为不必为了进行标识语图像显示而对扫描线驱动电路61、数据线驱动电路62进行驱动，所以能够以极低的消耗电力显示标识语图像，能够合适地用于电池电源的电泳显示装置。

进而，因为可在电源刚导通后显示标识语图像，所以还能够利用显示标识语图像的期间进行各种电路的初始化工作、来自存储器的图像数据的读入。并且，还能够采用标识语图像向用户表达装置正在起动的意思、数据正在读入的意思。

(第2驱动方法(利用了初始化状态的告警显示))

接下来，关于利用初始化状态而进行图像的显示的其他例，参照图10～图12进行说明。

图10，是表示第2驱动方法中的流程的图。图11，是对应于图10的时序图。图11，是对应于第1驱动方法中的图8的图，示于图11的各部分的电位与图8相同。图12，是表示由第2驱动方法引起的显示部5的状态变化的说明图。

第2驱动方法，构成电泳显示装置100中的告警显示序列。即，当电泳显示装置100工作时在电池余量低下的情况等，执行使预先形成的告警图像显示于显示部5的工作。

在应用第2驱动方法的电泳显示装置100，如示于图1地，设置连接于控制器63的电源电压监视电路65。并且，在显示部5，如示于图12地，由第1像素401构成的像素40、和由第2像素402构成的像素40混合存在，配置为：通过第1及第2像素401、402形成特定的告警图像。具体地，如示于图12(c)地，作为涂黑的像素而示的第1像素401，配置为：在显示部5形成黑色的告警图像(耗尽的电池的图像)；作为空白的像素而示的第2像素402，配置为：在第1像素401以外的区域作为背景。

还有，在图12中，第1及第2像素401、402，与图9同样地采用锁存电路701或锁存电路702、和电泳元件32而表示。

如示于图10地，第2驱动方法，包括对电池余量告警的有无进行判定的步骤ST20，基于步骤ST20的判定结果执行步骤ST21～23与步骤ST50之一。步骤ST21～23是在告警显示工作中所执行的步骤，步骤ST50是在通常的显示工作中所执行的步骤。

告警显示工作中的步骤，包括：使电泳显示装置100转变到备用模式的备用化步骤ST21、使作为告警用的图像所准备的初始图像进行显示的初始图像显示步骤ST22、和关断电泳显示装置的电源的电源停止步骤ST23。

以下，关于第2驱动方法详细地进行说明。

在第2驱动方法中，示于图10的步骤ST20，通过从电源电压监视电路65向控制器63输入中断信号所执行。即，若表示电池余量的低下的告警信号从监视电池余量的电源电压监视电路65输入于控制器63，则控制器63，不执行进行通常显示工作的步骤ST50，而执行显示告警图像的步骤ST21～ST23。

在显示告警图像的工作中，首先，执行备用化步骤ST21。

备用化步骤ST21，包括：使各驱动电路的电源成为关断状态的步骤ST21A，和使控制器63的一部分停止的步骤ST21B。

首先，在步骤ST21A中，使扫描线驱动电路61及数据线驱动电路62成为电源关断状态，并把对像素40供给电源电压的高电位电源线50及低电位电源线49电断开。即，在输入了电池余量低下的告警信号之后，为了在显示部5中不消耗电力，停止电源供给。由此，如示于图11地，连接于像素40的各布线变成高阻抗状态。

接下来，在步骤ST21B中，使构成控制器63的电路之中的，除了在以后的工作(告警显示)中所使用、在恢复工作中所使用的电路以外的电路停止。例如，使生成传送给显示部5的图像数据的帧存储器、其控制电路、进行图像数据的运算处理的电路等停止。并且也可以根据情况而使电源电压监视电路65停止。由此，抑制控制器63中的电力消耗，容易确保用于告警图像显示的电源。

还有，在第2驱动方法中，在能够确保仅能可靠地进行后级的初始图像显示步骤ST22中的告警图像显示的电池余量的情况下，也可以不设置备用化步骤ST21。但是，在该情况下，为了使像素40的锁存电路701、702成为初始化状态，也必须至少执行一次高电位电源线50及低电位电源线49的高阻抗化。

接下来，执行初始图像显示步骤ST22。

初始图像显示步骤ST22，如示于图10地，执行使锁存电路701、702成为电源导通状态的存储器初始化步骤ST22A、和对共用电极37输入预定的脉冲的图像显示步骤ST22B。在图11，表示包括初始图像显示步骤ST22的一连串的工作中的时序图。

初始图像显示步骤ST22中的具体的工作，与第1驱动方法中的初始图像显示步骤ST11相同。

首先，在存储器初始化步骤ST22A中，如示于图11及图12地，再次开始：向在备用化步骤ST21中成为电源关断状态的锁存电路701、702的电源供给。由此，如示于图12(b)地，锁存电路701、702，成为分别保持了预定的电位(图像信号)的初始化状态。

接着，在初始图像显示步骤ST22B中，对共用电极37输入矩形波状的脉冲。由此，如示于图12(c)地，各自的像素40(401、402)的电泳元件32被驱动，第1像素401进行黑显示，第2像素402进行白显示。其结果，在显示部5显示告警图像。

如果在显示部5显示出告警图像，则执行电源停止步骤ST23。

在电源停止步骤ST23中，停止电泳显示装置100的电源。由此，如示于图11地，连接于像素40(401、402)的各布线成为高阻抗状态。在初始图像显示步骤ST22中显示于显示部5的告警图像，通过电泳元件32的存储性保持其显示状态。

如在以上进行了说明地，在第2驱动方法中，当电源电压低下时，在显示部5显示作为预先形成的初始图像的告警图像。而且，该告警图像显示，因为能够不对扫描线驱动电路61、数据线驱动电路62进行驱动而执行，所以显示工作中的消耗电力非常低。因而，即使是余量低下的电池也能够基本可靠地执行显示工作。

还有，第2驱动方法，还能够合适地用于由无线方式进行的电力驱动、太阳电池驱动的电泳显示装置。在这些驱动方式的情况下，电源的功率小、且电源供给会突然停止，但是通过在搭载于电泳显示装置的电源中预先搭载足够容量的电容器，可以进行可靠的告警图像显示。

并且，如果在初始图像显示步骤ST22之前执行备用化步骤ST21，则因为能够抑制在告警显示中不必要的电路的电力消耗，所以容易确保用于告警图像显示的电源，能够进一步提高告警图像显示的可靠性。

(第3驱动方法(利用了初始化状态的图像消隐))

接下来，关于利用初始化状态进行图像的消隐的例子，参照图13～图16进行说明。

图13，是表示第3驱动方法中的流程的图。图14，是对应于图13的时序图。图15，是表示由第3驱动方法引起的显示部5的状态变化的说明图。

第3驱动方法，构成电泳显示装置100中的图像更新序列。即，执行：使显示于显示部5的图像消隐的工作、和对于显示被消隐后的显示部5而使基于新的图像数据的图像进行显示的工作。

应用第3驱动方法的电泳显示装置100的显示部5，如示于图15(b)地，构成为：作为空白的像素而示的第2像素402，配置于显示部5的整体。还有，在图15中，第2像素402，与图9同样地采用锁存电路702与电泳元件32而表示。

并且在本实施方式中，虽然关于显示部5仅以第2像素402所构成、通过图像消隐步骤ST31的执行而使显示部5进行白消隐(全白显示)的情况进行说明，但是当然也可以仅以第1像素401所构成。在仅以第1像素401构成显示部5的情况下，在图像消隐步骤ST31中使显示部5进行黑消隐(全黑显示)。

如示于图13地，第3驱动方法，包括：使显示部5的图像消隐的图像消隐步骤ST31，在显示部5显示新的图像的更新图像显示步骤ST32(图像显示期间)，和使连接于显示部5的各电路的电源成为关断状态的电源关断步骤ST33。

在图14，表示包括上述的各步骤ST31～33的一连串的工作中的时序图。并且在图14，表示从示于图15的像素40(第2像素402)之中选中的2个像素40A、40B中的端子、电极的电位。具体地，表示：高电位电源线50(高电位电源端子PH)的电位Vdd，低电位电源线49(低电位电源端子PL)的电位Vss，连接于像素40A的数据线68的电位D_A，连接于像素40B的数据线68的电位D_B，属于像素40A的锁存电路702的数据输入端子N1的电位N1A，属于像素40B的锁存电路702的数据输入端子N1的电位N1B，共用电极37的电位Vcom，属于像素40A的像素电极35的电位V_A，和属于像素40B的像素电极35的电位V_B。

以下，关于第3驱动方法详细地进行说明。

首先，在示于图14的电源关断期间ST30中，连接于显示部5的各电路成为电源关断状态，连接于像素40的各布线变成高阻抗状态。即，为保持着在前一帧中显示于显示部5的图像的状态。

然后，若开始图像更新工作，则执行图像消隐步骤ST31。该图像消隐步骤ST31，为本发明中的初始图像显示步骤，包括存储器初始化步骤ST31A、和白色图像显示步骤ST31B。

图像消隐步骤ST31中的具体的工作，与先前说明的第1驱动方法中的初始图像显示步骤ST11、第2驱动方法中的初始图像显示步骤ST22相同。

在图像消隐步骤ST31中，首先，执行存储器初始化步骤ST31A。

在存储器初始化步骤ST31A中，如示于图14地，在高电位电源线50及低电位电源线49输入预定的电源电位(高电平电位VH，例如15V；低电平电位VL，例如0V)，像素40的锁存电路702成为电源导通状态。由此，如示于图14地，全部的像素40的锁存电路702，被初始化为如下状态：数据输入端子N1的电位(N1A、N1B)为高电平电位VH。

在图15(a)，概念性地表示处于上述的初始化状态的像素40。即，各像素40的电泳元件32，保持着电源关断期间ST30中的显示状态(在附图中为条纹状的图案)，全部的像素40的锁存电路702，一致地成为保持了高电平电位VH(Vdd)的状态。还有，显示部5的显示不发生变化是因为在存储器初始化步骤ST31A的期间中共用电极37成为高阻抗状态。

接下来，在图像显示步骤ST31B中，如示于图14地，对于共用电极37，输入使高电平电位VH(例如15V)与低电平电位VL(例如0V)周期性地重复的矩形波状的脉冲。由此，在共用电极37为高电平电位VH的期间中，在像素40的像素电极35(V_A、V_B；低电平电位VL)与共用电极37之间产生电位差，通过该电位差驱动电泳元件32。其结果，如示于图15(b)地，全部的像素40进行白显示，通过白显示的像素40使显示部5的图像消隐(全白消隐)。

还有，因为在白色图像显示步骤ST31B中，显示部5的全部的像素电极35为低电平电位VL，所以在该期间中输入于共用电极37的信号不必为矩形波状的脉冲，也可以为高电平电位VH的定电位信号。

如果使显示部5的图像消隐掉，则执行更新图像显示步骤ST32。更新图像显示步骤ST32，如示于图13地，包括电源导通步骤ST32A、图像信号输入步骤ST32B、和图像显示步骤ST32C。

首先，在电源导通步骤ST32A中，对扫描线驱动电路61及数据线驱动电路62供给电源电压，各电路成为导通状态。并且像素40的各布线在驱动电路中被电连接，成为可以进行信号输入的状态。具体地，对扫描线66及数据线68分别输入低电平(L；例如0V)。

并且，在该步骤中，高电位电源线50的电位Vdd，从初始图像显示步骤ST31B中的高电平电位VH，降压为图像信号输入用的高电平电位VM(例如5V)。

由此，因为锁存电路702的保持电压(电位N1A、N1B)也从高电平电位VH降低到图像信号输入用的高电平电位VM，所以即使对数据线驱动电路62以低电压(5V)进行驱动也能对于锁存电路702写入图像信号。

接下来，在图像信号输入步骤ST32B中，对扫描线66输入选择信号(7V的高电平)。由此，属于所选中的扫描线66的像素40的驱动用TFT41变得导通，相应于显示图像的图像信号从连接于被选中的像素40的数据线68输入于锁存电路702。锁存电路702存储所输入的图像信号。

对示于图15的像素40A的锁存电路702输入低电平(L)的图像信号，数据输入端子N1的电位N1A变成低电平电位VL。并且，与像素40A的锁存电路702的数据输出端子N2相连接的像素电极35的电位V_A变成高电平电位VM。

另一方面，对像素40B的锁存电路702输入高电平(H)的图像信号，数据输入端子N1的电位N1B变成高电平电位VM。并且，与像素40B的锁存电路702的数据输出端子N2相连接的像素电极35的电位V_B变成低电平电位VL。

如果如此地对全部的像素40输入图像信号，则执行图像显示步骤ST32C。

在图像显示步骤ST32C中，高电位电源线50的电位Vdd，从图像信号输入用的高电平电位VM(例如5V)，升高为图像显示用的高电平电位VH(例如15V)。低电位电源线49的电位一如原样为低电平电位VL(例如0V)。

由此，在像素40A中，从锁存电路702的数据输出端子N2所输出的电位上升为高电平电位VH，像素电极35的电位V_A也上升为高电平电位VH。

还有，在像素40B中像素电极35的电位V_B(低电平电位VL)不发生变动。

并且，对于共用电极37，输入使高电平电位VH(例如15V)与低电平电位VL(例如0V)周期性地重复的矩形波状的脉冲。

在像素40A中，因为像素电极35的电位V_A为高电平电位VH，所以在共用电极37为低电平电位VL的期间，通过像素电极35与共用电极37的电位差而驱动电泳元件32，如示于图15(c)地进行黑显示。

另一方面，在像素40B中，因为像素电极35的电位V_B为低电平电位VL，所以在共用电极37为高电平电位VH的期间，通过像素电极35与共用电极37的电位差而驱动电泳元件32，如示于图15(c)地进行白显示。

如此一来，如示于图15(c)地，基于写入于各像素40的图像信号的图像(在附图中为圆形图案)显示于显示部5。

之后，执行电源关断步骤ST33，如示于图14地，连接于像素40的各布线成为高阻抗状态。由此，不消耗电力地保持显示部5的图像。

如在以上进行了说明地，如果依照于第3驱动方法，则在使显示部5的全部的锁存电路702成为电源关断状态之后，仅通过再次加载电源、对共用电极37进行驱动，就能够使显示部5的全部的像素40进行白显示、使显示图像消隐。

而且，因为在图像消隐工作时，不必使扫描线驱动电路61及数据线驱动电路62进行工作，所以能够通过极少的电力消耗进行图像消隐。从而，能够将电泳显示装置100工作时的消耗电力抑制得低。

第3实施方式

图16，是本发明的第3实施方式中的电泳显示装置300的概要构成图。图17，是电泳显示装置300所具备的像素430的电路构成图。

虽然在先前的第1及第2实施方式以及它们的变形例中，关于具有在锁存电路701等的数据输出端子N2直接连接像素电极35的构成的像素40的电泳显示装置进行了说明，但是作为本发明中的电泳显示装置的像素结构，也能够采用示于图17的像素430。

还有，在图16及图17中，对与在先前的实施方式中进行了参照的各图相同的构成要件附加同一符号，关于它们的详细的说明进行省略。

电泳显示装置300，如示于图16地，具备排列有多个像素430的显示部5，在显示部5的周边，配置扫描线驱动电路61、数据线驱动电路62、控制器63、及共用电源调制电路64。在显示部5，除了扫描线66、数据线68、共用电极布线55之外，从共用电源调制电路64延伸的第1控制线91及第2控制线92进行延伸。

示于图17的像素430，具备驱动用TFT41、锁存电路900、开关电路80、像素电极35、电泳元件32、和共用电极37。在像素430，连接扫描线66、数据线68、低电位电源线49、高电位电源线50、第1控制线91、和第2控制线92。

锁存电路900，通过第1及第2实施方式和它们的变形例中的锁存电路所构成。即，通过示于图2及图6、图27的锁存电路701、702、801、802、801A等所构成。

如果使锁存电路900成为与锁存电路701、801、801A之一相同的构成，则像素430，与先前的实施方式中的第1像素401或501、501A同样地进行工作。另一方面，如果使锁存电路900成为与锁存电路702、802之一相同的构成，则像素430，与第2像素402或502同样地进行工作。

开关电路80，介于锁存电路900与像素电极35之间，具有第1传输门TG1、和第2传输门TG2。

第1传输门TG1，具有P—MOS晶体管81和N—MOS晶体管82。P—MOS晶体管81及N—MOS晶体管82的源端子连接于第1控制线91，漏端子连接于像素电极35。P—MOS晶体管81的栅端子连接于锁存电路900的数据输入端子N1(驱动用TFT41的漏端子)，N—MOS晶体管82的栅端子连接于锁存电路900的数据输出端子N2。

第2传输门TG2，具有P—MOS晶体管83和N—MOS晶体管84。P—MOS晶体管83及N—MOS晶体管84的源端子连接于第2控制线92，漏端子连接于像素电极35。P—MOS晶体管83的栅端子连接于锁存电路900的数据输出端子N2，N—MOS晶体管84的栅端子连接于锁存电路900的数据输入端子N1。

在具备上述构成的本实施方式的电泳显示装置300中为了使显示部5显示图像，通过驱动用TFT41对锁存电路900的数据输入端子N1输入图像信号，在锁存电路900使图像信号作为电位进行存储。于是，从锁存电路900的数据输入端子N1及数据输出端子N2输出对应于图像信号的电位，被输入于开关电路80。

例如，若高电位电源线50的电位Vdd为高电平电位VH、低电位电源线49的电位Vss为低电平电位VL，则在锁存电路900保持着低电平的图像信号的情况下，因为数据输入端子N1变成低电平电位VL(Vss)、数据输出端子N2变成高电平电位VH(Vdd)，所以开关电路80的第1传输门TG1变成导通状态，第1控制线91与像素电极35相连接。由此，第1控制线91的电位S1(例如高电平电位VH)作为图像显示用的电位被输入于像素电极35。

另一方面，在锁存电路900保持着高电平的图像信号的情况下，因为数据输入端子N1变成高电平电位VH(Vdd)、数据输出端子N2变成低电平电位VL(Vss)，所以开关电路80的第2传输门TG2变成导通状态，第2控制线92与像素电极35相连接。由此，第2控制线92的电位S2(例如低电平电位VL)作为图像显示用的电位被输入于像素电极35。

然后，通过对共用电极37输入例如使高电平电位VH与低电平电位VL周期性地重复的矩形波状的脉冲，能够基于像素电极35与共用电极37的电位差而使像素430进行黑显示或白显示。

在本实施方式的电泳显示装置300中，因为锁存电路900，通过第1及第2实施方式中的锁存电路701、702、801、802之一所构成，所以能够得到与第1及第2实施方式中的电泳显示装置100、200同样的作用效果。

即，通过仅使特定的像素为具有例如锁存电路701(801)的像素430(第1像素)、并使其他像素为具有锁存电路702(802)的像素430(第2像素)，能够在电源加载时显示预定的图像(标识语等)、在满足预定的条件的情况下显示告警图像。并且，如果通过上述的第1像素或第2像素构成显示部5的整体，则因为能够在电源加载时使显示部整体进行全黑显示或全白显示，所以能够执行与图像消隐工作同样的工作。

还有，在本实施方式的情况下，输入于像素电极35的电位，是通过开关电路80所选中的第1控制线91或第2控制线92的电位。因此，为了在使锁存电路900成为初始化状态之后使显示部5显示初始图像，必须对第1及第2控制线91、92输入电位。

也就是说，在第1驱动方法中的图像显示步骤ST11B、第2驱动方法中的图像显示步骤ST22B、第3驱动方法中的图像显示步骤ST31B中，必须向共用电极37输入信号、并向第1及第2控制线91、92输入电位。

并且，在本实施方式的电泳显示装置300中，因为在锁存电路900与像素电极35之间，夹设有开关电路80，所以通过对连接于开关电路80的第1及第2控制线91、92的电位进行操作，能够进行与锁存电路900的保持电位无关的显示部5的显示控制。

例如，通过使输入于第1及第2控制线91、92的高电平电位VH与低电平电位VL轮换，对共用电极37输入使高电平电位VH与低电平电位VL以预定的周期重复的矩形状的脉冲，能够使显示部5的显示图像发生翻转而进行显示。

并且，还能够通过对第1及第2控制线91、92进行操作而进行显示部5的消隐工作。即，如果对第1及第2控制线91、92的双方输入高电平电位VH、并对共用电极37输入低电平电位VL，则能够对显示部5通过整面黑显示进行消隐。或者，如果对第1及第2控制线91、92的双方输入低电平电位VL、并对共用电极37输入高电平电位VH，则能够对显示部5通过整面白显示进行消隐。

电子设备

接下来，关于将先前的实施方式中的电泳显示装置100(200、300)，应用于电子设备的情况进行说明。

图18，是手表1000的正视图。手表1000，具备表壳1002、和连接于表壳1002的一对表带1003。

在表壳1002的正面，设置：包括先前的实施方式中的电泳显示装置100(200，300)的显示部1005、秒针1021、分针1022、和时针1023。在表壳1002的侧面，设置作为操作构件的表把1010与操作钮1011。表把1010，连接于设置于表壳内部的柄轴(图示省略)，与柄轴成为一体而按多级(例如2级)按拔自如、且旋转自如地设置。在显示部1005中，能够对成为背景的图像、日期、时间等的字符串，或者秒针、分针、时针等进行显示。

图19是表示电子纸1100的构成的立体图。电子纸1100，在显示区域1101具备先前的实施方式中的电泳显示装置100(200、300)。电子纸1100具有柔性，具备由具有与现有的纸张同样的质感及柔软性的可以进行改写的片状物构成的主体1102所构成。

图20，是表示电子笔记本1200的构成的立体图。电子笔记本1200，束集多张上述的电子纸1100，由封皮1201所夹持。封皮1201，例如具备对从外部的装置所送来的显示数据进行输入的图示省略的显示数据输入单元。由此，能够相应于该显示数据，原状保持束集有电子纸的状态，进行显示内容的改变、更新。

如果依照于以上的手表1000、电子纸1100、及电子笔记本1200，则因为在图像显示部采用本发明中的电泳显示装置100(200、300)，所以成为具备省电性优良的高性能的图像显示部的电子设备。

还有，示于图18～图20的电子设备，对本发明中的电子设备进行例示，并非对本发明的技术范围进行限定。例如，在便携电话机、便携用音频设备等的电子设备的图像显示部，本发明中的电泳显示装置也能够合适地应用。

实施例

以下，通过实施例对本发明进一步详细地进行说明。

图21，是本发明的实施例中的电泳显示装置中的1个像素的布线布局图。

还有，图21，表示像素布局的基本构成，在后续的第1～第6实施例中的像素电路中，代替示于图21的锁存电路70，采用示于图22～27的锁存电路。

在示于图21的像素40，设置驱动用TFT41、锁存电路70、扫描线66、数据线68、低电位电源线49、和高电位电源线50。

还有，示于图21的各布线等，形成于通过层间绝缘膜所叠层的多个布线层之一。在以下的说明中，有时将形成有构成TFT的半导体层的布线层称为“半导体形成层”，将形成有扫描线66、栅电极的布线层称为“栅布线层”，将形成有数据线68、源电极及漏电极的布线层称为“源布线层”。

驱动用TFT41，具有：矩形状的半导体层41a，俯视基本U形的栅电极41b，从数据线68分支的2条源电极41c、41d，和从半导体层41a上向像素40的中央侧延伸的漏电极41e。

栅电极41b，形成于U形的2条腕状部中俯视与半导体层41a重叠的位置。连接部41f从栅电极41b的一方腕状部的前端延伸。连接部41f，延伸至在附图上下方向上进行延伸的扫描线66的附近。在连接部41f的前端部，形成对连接部41f(栅电极41b)与扫描线66进行连接的俯视矩形状的中继层66a。中继层66a通过接触孔H1与连接部41f相连接、通过接触孔H2与扫描线66相连接。

源电极41c、41d，从延伸于附图左右方向的数据线68朝向像素40的内侧(图示上方)所分支，在栅电极41b的图示左侧及右侧延伸至俯视与半导体层41a重叠的位置。源电极41c、41d与半导体层41a，通过形成于各自重叠的位置的接触孔H3、H4相连接。

漏电极41e，通过形成于俯视与半导体层41a重叠的位置的接触孔H5与半导体层41a相连接。并且漏电极41c，通过形成于离开半导体层41a之侧的前端部的接触孔H6连接于连接布线78。连接布线78，是对驱动用TFT41与锁存电路70进行连接的布线。

锁存电路70，具有传送反相器70t、和反馈反相器70f。在示于图21的锁存电路70中，在图示上侧配置传送反相器70t，在图示下侧配置反馈反相器70f。

锁存电路70，对应于第1实施方式中的锁存电路701、702，及第2实施方式中的开关电路801、802，以及这些实施方式的变形例中的锁存电路。

并且，传送反相器70t，对应于第1实施方式中的传送反相器701t、702t，及第2实施方式中的传送反相器801t、802t，以及这些实施方式的变形例中的传送反相器。

而且，反馈反相器70f，对应于第1实施方式中的反馈反相器701f、702f，及第2实施方式中的反馈反相器801f、802f，以及这些实施方式的变形例中的反馈反相器。

传送反相器70t，具备半导体层75t、栅电极76t、和漏电极77t，具有通过这些构成部件所构成的P—MOS晶体管71和N—MOS晶体管72。

并且，在传送反相器70t，连接着与高电位电源线50相连接的电源布线50a、和与低电位电源线49相连接的电源布线49a。

P—MOS晶体管71，对应于第1实施方式中的P—MOS晶体管711、712，及第2实施方式中的P—MOS晶体管811、812，以及这些实施方式的变形例中的P—MOS晶体管。N—MOS晶体管72，对应于第1实施方式中的N—MOS晶体管721、722，及第2实施方式中的N—MOS晶体管821、822，以及这些实施方式的变形例中的N—MOS晶体管。

另一方面，反馈反相器70f，具备半导体层75f、栅电极76f、和漏电极77f，具有通过这些构成部件所构成的P—MOS晶体管73和N—MOS晶体管74。

并且，在反馈反相器70f，连接着与高电位电源线50相连接的电源布线50b、和与低电位电源线49相连接的电源布线49a。

P—MOS晶体管73，对应于第1实施方式中的P—MOS晶体管731、732，及第2实施方式中的P—MOS晶体管831、832，以及这些实施方式的变形例中的P—MOS晶体管。N—MOS晶体管74，对应于第1实施方式中的N—MOS晶体管741、742，及第2实施方式中的N—MOS晶体管841、842，以及这些实施方式的变形例中的N—MOS晶体管。

首先，关于传送反相器70t详细地进行说明。

传送反相器70t的半导体层75t，形成为使俯视基本U形的2个部位，在U形的腕状部前端相连接的基本W形。半导体层75t之中的图示上侧的U形的部位构成双栅结构的P—MOS晶体管71，图示下侧的U形的部位构成双栅结构的N—MOS晶体管72。

栅电极76t，横贯半导体层75t的4条腕状部延伸于图示上下方向。在半导体层75t与栅电极76t相交叉的4处，分别各形成2个P—MOS晶体管71及N—MOS晶体管72的沟道区域。在栅电极76t的反馈反相器70f侧的前端部，形成接触孔H17。栅电极76t与反馈反相器70f的漏电极77f(输出端子)通过接触孔H17相连接。

在半导体层75t的图示上端侧的腕状部前端形成接触孔H7。半导体层75t(P—MOS晶体管71的源端子)与电源布线50a通过接触孔H7相连接。电源布线50a，从接触孔H7的形成位置向高电位电源线50侧延伸，通过形成于与高电位电源线50重叠的位置的接触孔H10与高电位电源线50相连接。

在半导体层75t的中央部侧端形成接触孔H8。半导体层75t(P—MOS晶体管71及N—MOS晶体管72的漏端子)与漏电极77t通过接触孔H8相连接。漏电极77t，从接触孔H8的形成位置直线状地延伸于半导体层75的外侧，在其前端部具有被加宽的区域。在漏电极77t前端的被加宽的区域，形成接触孔H12，图示省略的像素电极35与漏电极77t通过接触孔H12相连接。并且，在漏电极77t的直线状的部位形成接触孔H11。通过接触孔H11，漏电极77t与反馈反相器70f的栅电极76f相连接。

在半导体层75t的下端侧的腕状部前端形成接触孔H9。半导体层75t(N—MOS晶体管72的源端子)与电源布线49a通过接触孔H9相连接。电源布线49a，从接触孔H9的形成位置向低电位电源线49延伸，通过形成于与低电位电源线49重叠的位置的接触孔H13与低电位电源线49相连接。

接下来，关于反馈反相器70f详细地进行说明。

半导体层75f，形成为使俯视基本U形的2个区域相连的基本W形，在其腕状部的前端部形成接触孔H14、H15、H16。半导体层75f之中，图示上侧的U形的区域构成双栅结构的N—MOS晶体管74，图示下侧的U形的区域构成双栅结构P—MOS晶体管73。

栅电极76f，横贯半导体层75f的4条腕状部延伸于图示上下方向。在半导体层75f与栅电极76f相交叉的4处，分别各形成2个P—MOS晶体管73及N—MOS晶体管74的沟道区域。栅电极76f，延伸于传送反相器70t侧，在其前端与传送反相器70t的漏电极77t(输出端子)相连接。

半导体层75f(N—MOS晶体管74的源端子)与电源布线49a通过半导体层75f的图示上端侧的接触孔H14相连接。电源布线49a，形成为俯视L形，接触孔H14，形成于电源布线49a的弯曲部。

通过半导体层75f的图示中央部的接触孔H15，半导体层75f(P—MOS晶体管73及N—MOS晶体管74的漏端子)、和漏电极77f及连接布线78相连接。

漏电极77f，从接触孔H15的形成位置向传送反相器70t侧延伸，通过形成于其前端部的接触孔H17与传送反相器70t的栅电极76t(输入端子)相连接。连接布线78，从接触孔H15的形成位置向驱动用TFT41侧延伸，通过形成于其前端部的接触孔H6与驱动用TFT41的漏电极41e相连接。

还有，在本实施方式中，漏电极77f形成于源布线层，连接布线78形成于栅布线层。该情况下，接触孔H15，包括形成于俯视重叠的位置的2个接触孔。

即，包括：下层侧接触孔，其贯通栅布线层与半导体形成层之间的层间绝缘膜所形成，对连接布线78与半导体层75f进行连接；和上层侧接触孔，其贯通源布线层与栅布线层之间的层间绝缘膜所形成，对漏电极77f与连接布线78进行连接。

另一方面，漏电极77f与连接布线78与驱动用TFT41的漏电极41e，也能够作为形成于源布线层的单一布线而形成。在该情况下，接触孔H15为从源布线层到达半导体形成层的1个接触孔。

半导体层75f(P—MOS晶体管73的源端子)与电源布线50b通过接触孔H16相连接。电源布线50b向高电位电源线50延伸，通过形成于与高电位电源线50重叠的位置的接触孔H17与高电位电源线50相连接。

接下来，关于应用于具备有以上的构成的像素40的锁存电路的详细的构成，作为第1实施例～第6实施例参照图22～图27进行说明。

(第1实施例)

第1实施例，表示先前记载的第1实施方式中的电泳显示装置的具体的像素构成。

图22，是表示第1实施例中的锁存电路701的要部的俯视图，如此的锁存电路701，用以代替示于图21的锁存电路70。

还有，在图22，仅示出示于图2(a)的锁存电路701之中的传送反相器701t及反馈反相器701f。并且，因为在图22中，对应于图2(a)的电路配置表示锁存电路，所以反馈反相器701f，以相对于图21旋转了180°的状态所表示。

传送反相器701t，具有半导体层75t、和栅电极76t。半导体层75t之中，图示上侧的基本U形的部位构成P—MOS晶体管711，图示下侧的基本U形的部位构成N—MOS晶体管721。在本实施例中，半导体层75t中的U形的腕状部的宽度(粗度)根据部位而不同，构成P—MOS晶体管711的部位中的半导体层75t的宽度Wp1，比构成N—MOS晶体管721的部位中的半导体层75t的宽度Wn1宽。

反馈反相器701f，具有半导体层75f、和栅电极76f。半导体层75f之中，图示上侧的基本U形的部位构成P—MOS晶体管731，图示下侧的基本U形的部位构成N—MOS晶体管741。在本实施例中，半导体层75f中的U形的腕状部的宽度(粗度)因部位而不同，构成P—MOS晶体管731的部位中的半导体层75f的宽度Wp2，比构成N—MOS晶体管741的部位中的半导体层75f的宽度Wn2窄。

而且，P—MOS晶体管711的半导体层75t的宽度Wp1，基本等于N—MOS晶体管741的半导体层75f的宽度Wn2；N—MOS晶体管721的半导体层75t的宽度Wn1，基本等于P—MOS晶体管731的半导体层75f的宽度Wp2。

从而，在本实施例的锁存电路701中，P—MOS晶体管711的沟道宽度Wp1比P—MOS晶体管731的沟道宽度Wp2宽，N—MOS晶体管721的沟道宽度Wn1比N—MOS晶体管741的沟道宽度Wn2窄。

并且，在图22，锁存电路701中的电连接结构也被简化而表示。形成于半导体层75t、75f上的接触孔H7～H9、H14～H16，如示于图21地，为电源布线、漏电极与半导体层的连接部。

通过接触孔H7、H16对锁存电路701供给高电位Vdd，通过接触孔H9、H14对锁存电路701供给低电位Vss。传送反相器701t的输出端子与反馈反相器701f的输入端子通过接触孔H8相连接，反馈反相器701f的输出端子与传送反相器701t的输入端子通过接触孔H15相连接。

还有，上述的连接结构在以下的实施例2～6中也同样，在后面的实施例中省略掉图示。

以上，如详细地进行了说明地，先前的第1实施方式中的锁存电路701，如示于图22地通过使半导体层75t、75f的宽度根据部位而不同，能够容易地实现。此外，图示进行省略，关于示于图2(b)的第2像素402，也仅通过对半导体层75t、75f的宽度进行调整能够容易地实现。

还有，只要P—MOS晶体管彼此之间、N—MOS晶体管彼此之间的沟道宽度的大小满足上述的关系，则既可以使沟道宽度Wp1与沟道宽度Wn2为互不相同的宽度，也可以使沟道宽度Wn1与沟道宽度Wp2为互不相同的宽度。

(第2实施例)

第2实施例，表示先前记载的第1实施方式的第1变形例中的电泳显示装置的具体的像素构成。

图23，是表示第2实施例中的锁存电路701的要部的俯视图，如此的锁存电路701，代替示于图21的锁存电路70而采用。

还有，图23，是对应于先前的第1实施例中的图22的图，关于与图22相同的构成要件附加同一符号而省略详细的说明。

在本实施例的锁存电路701中，成为下述构成：虽然传送反相器701t的半导体层75t、及反馈反相器701f的半导体层75f的各自的宽度相同，但是栅电极76t、76f的宽度，根据部位不同而不相同。

即，在传送反相器701t的栅电极76t中，构成P—MOS晶体管711的部位的宽度Lp1，比构成N—MOS晶体管721的部位的宽度Ln1窄。另一方面，在反馈反相器701f的栅电极76f中，构成P—MOS晶体管731的部位的宽度Lp2，比构成N—MOS晶体管741的部位的宽度Ln2宽。

而且，P—MOS晶体管711的栅电极76t的宽度Lp1，基本等于反馈反相器701f的N—MOS晶体管741的栅电极76f的宽度Ln2；N—MOS晶体管721的栅电极76t的宽度Ln1，基本等于P—MOS晶体管731的栅电极76f的宽度Lp2。

从而，在本实施例的锁存电路701中，传送反相器701t的P—MOS晶体管711的沟道长度(与栅电极76t相交叉的位置的半导体层75t的载流子移动方向的长度)Lp1，比反馈反相器701f的P—MOS晶体管731的沟道长度Lp2短；传送反相器701t的N—MOS晶体管721的沟道长度Ln1，比反馈反相器701f的N—MOS晶体管741的沟道长度Ln2长。

以上，如详细地进行了说明地，先前的第1实施方式的第1变形例中的锁存电路701，如示于图23地通过使栅电极76t、76f的宽度因部位而不相同，能够容易地实现。并且，图示进行省略，关于示于图2(b)的第2像素402，也通过仅对栅电极76t、76f的宽度进行调整能够容易地实现。

还有，只要P—MOS晶体管彼此之间、N—MOS晶体管彼此之间的沟道长度的大小，满足上述的关系，则既可以使沟道长度Lp1与沟道长度Ln2为互不相同的长度，也可以使沟道长度Ln1与沟道长度Lp2为互不相同的长度。

(第3实施例)

第3实施例，表示先前记载的第1实施方式的第2变形例中的电泳显示装置的具体的像素构成。

图24，是表示第3实施例中的锁存电路701的要部的俯视图，如此的锁存电路701，代替示于图21的锁存电路70所采用。

还有，图24，是对应于先前的第1实施例中的图22的图，关于与图22相同的构成要件附加同一符号而省略详细的说明。

在本实施例的锁存电路701中，成为：传送反相器701t及反馈反相器701f具备有栅个数不相同的晶体管的构成。即，传送反相器701t，具备双栅结构的P—MOS晶体管711、和三栅结构的N—MOS晶体管721；反馈反相器701f，具备三栅结构的P—MOS晶体管731、和双栅结构的N—MOS晶体管741。

传送反相器701t的半导体层75t，形成锯齿状地横贯延伸于图示上下方向的矩形状的栅电极76t的蛇行形状。半导体层75t之中的图示上侧的基本U形的部位构成P—MOS晶体管711，图示下侧的基本S形的部位构成N—MOS晶体管721。

反馈反相器701f的半导体层75f也形成为与半导体层75t同样的蛇行形状。半导体层75f之中的图示上侧的基本S形的部位构成P—MOS晶体管731，图示下侧的基本U形的部位构成N—MOS晶体管741。

以上，如详细地进行了说明地，先前的第1实施方式的第2变形例中的锁存电路701，如示于图24地通过改变半导体层75t、75f的形状，并使与栅电极76t、76f相交叉的位置的个数不同，能够容易地实现。并且，图示进行省略，关于示于图2(b)的第2像素402，也通过仅对半导体层75t、75f的形状进行改变能够容易地实现。

还有，即使是双栅结构、三栅结构以外的单栅/多栅结构的晶体管，也与本实施例同样地通过仅对半导体层75t、75f的形状进行改变而能够容易地实现。

(第4实施例)

第4实施例，表示先前记载的第1实施方式的第3变形例中的电泳显示装置的具体的像素构成。

图25，是表示第4实施例中的锁存电路701的要部的俯视图，如此的锁存电路701，用于代替示于图21的锁存电路70。

还有，图25，是对应于先前的第1实施例中的图22的图，关于与图22相同的构成要件附加同一符号对详细的说明进行省略。

在本实施例的锁存电路701中，成为如下构成：虽然构成传送反相器701t及反馈反相器701f的晶体管的沟道宽度及沟道长度相同，但是形成于晶体管的LDD区域(低浓度杂质区域)的载流子移动方向上的长度，却相应于晶体管而不同。

在传送反相器701t的P—MOS晶体管711中，在与半导体层75t的栅电极76t重叠的区域(沟道区域)的两侧，形成LDD区域75L1。在N—MOS晶体管721中，在半导体层75t的沟道区域的两侧，形成LDD区域75L2。P—MOS晶体管711的LDD区域75L1的载流子移动方向的长度(LDD长度)LDp1，比N—MOS晶体管721的LDD长度LDn1形成得短。

另一方面，在反馈反相器701f的P—MOS晶体管731中，在半导体层75f的沟道区域的两侧，形成LDD区域75L3。在N—MOS晶体管741中，在半导体层75f的沟道区域的两侧，形成LDD区域75L4。P—MOS晶体管731的LDD长度LDp2，比N—MOS晶体管741的LDD长度LDn2形成得短。

而且，P—MOS晶体管711的LDD长度LDp1，基本等于反馈反相器701f的N—MOS晶体管741的LDD长度LDn2；N—MOS晶体管721的LDD长度LDn1，基本等于P—MOS晶体管731的LDD长度LDp2。

从而，在本实施例的锁存电路701中，传送反相器701t的P—MOS晶体管711的LDD长度LDP1，比反馈反相器701f的P—MOS晶体管731的LDD长度LDP2短；传送反相器701t的N—MOS晶体管721的LDD长度LDn1，比反馈反相器701f的N—MOS晶体管741的LDD长度LDn2长。

以上，如详细地进行了说明地，先前的第1实施方式的第3变形例中的锁存电路701，如示于图25地，通过各反相器的半导体层75t、75f中的杂质注入区域的调整能够容易地实现。并且，图示进行省略，关于示于图2(b)的第2像素402，也通过仅对杂质注入区域进行调整而能够容易地实现。

还有，只要P—MOS晶体管彼此之间、N—MOS晶体管彼此之间的LDD长度的大小，满足上述的关系，则既可以使LDD长度LDp1与LDD长度LDn2为互不相同的长度，也可以使LDD长度LDn1与LDD长度LDp2为互不相同的长度。

(第5实施例)

第5实施例，表示先前记载的第2实施方式中的电泳显示装置的具体的像素构成。

图26，是表示第5实施例中的开关电路801的要部的俯视图，如此的开关电路801，代替示于图21的锁存电路70所采用。

还有，图26，是对应于先前的第1实施例中的图22的图，关于与图22相同的构成要件附加同一符号对详细的说明进行省略。

在本实施例的开关电路801中，设置以反馈反相器801f的漏电极77f为一方电极的电容器C1。即，在与通过接触孔H15连接于反馈反相器701f的半导体层75f的漏电极77f俯视重叠的位置，形成电容电极79。如示于图21地，因为漏电极77f连接于传送反相器70t的栅电极76t，所以电容器C1，连接于传送反相器801t的输入端子及反馈反相器801f的输出端子。

还有，在图26中，为了使附图容易理解而改变漏电极77f的延伸方向进行表示。

电容电极79，与示于图21的低电位电源线49相连接，当工作时保持为低电位Vss。在其他的定电位布线形成于像素的附近的情况下，也可以使电容电极79与该定电位布线相连接。

并且，电容电极79，在本实施例的情况下，因为漏电极77f形成于源布线层，所以能够形成于栅布线层或半导体形成层。在使电容电极79形成于栅布线层的情况下，能够在形成栅电极76t、76f的工序中，与这些电极同时形成。另一方面，在形成于半导体形成层的情况下，能够在形成半导体层75t、75f的工序中同时形成。在电容电极79采用半导体膜的情况下，与半导体层75t、75f的高浓度杂质区域同样地注入高浓度的杂质成为提高了导电性的膜。

还有，如示于图21地，因为在反馈反相器801f的输出端子，除了漏电极77f之外，还连接连接布线78，所以也可以利用连接布线78形成电容器C1。即，电容电极79，也可以形成于俯视与连接布线78重叠的位置。在如此地以连接布线78为一方电极的情况下，因为连接布线78形成于栅布线层，所以电容电极79，可以形成于源布线层或者半导体形成层。

以上，如详细地进行了说明地，第2实施方式中的开关电路801，如示于图26地，通过利用叠层有多个布线层的结构而形成电容电极79，能够容易地实现。并且，图示进行省略，关于示于图6(b)的第2像素502的开关电路802，通过形成以传送反相器801t的漏电极77t为一方电极的电容器C2也能够容易地实现。

(第6实施例)

第6实施例，表示先前记载的第2实施方式的变形例中的电泳显示装置的具体的像素构成。

图27(b)，是表示第6实施例中的开关电路801A的要部的俯视图，如此的开关电路801A，代替示于图21的锁存电路70所采用。

还有，图27(b)，是对应于先前的第1实施例中的图22的图，关于与图22相同的构成要件附加同一符号而省略详细的说明。

在本实施例的开关电路801A中，在向反馈反相器801f供给高电位Vdd的电源布线50b设置电阻元件R1。在本实施例的情况下，电阻元件R1，使电源布线50b的线宽部分变窄，并将该窄幅的布线配置为蛇行形状所形成。即，通过使电源布线50b的线宽变窄而使布线电阻增加，进而通过使之为蛇行形状进行配置而加长窄幅部分的布线长度，形成具有预期的电阻值的电阻元件R1。

以上，如详细地进行了说明地，第2实施方式的变形例中的开关电路801A，如示于图27(b)地，通过改变连接于反馈反相器801f的电源布线50b的平面形状而能够容易地实现。并且，图示进行省略，在形成为对应于第2像素502的开关电路802的构成的锁存电路的情况下，只要在将高电位Vdd供给于传送反相器801t的电源布线50a，形成同样的电阻元件即可。

Claims (19)

1.一种电泳显示装置，其具有：在一对基板间夹持有包括电泳微粒的电泳元件、包括多个像素的显示部，按每个前述像素，具有像素电极、像素开关元件、和连接于前述像素电极与前述像素开关元件之间的锁存电路；其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素满足：前述锁存电路的传送反相器的P—MOS晶体管的栅电容充电时间比前述锁存电路的反馈反相器的P—MOS晶体管的栅电容充电时间短这种关系、或者前述传送反相器的N—MOS晶体管的栅电容充电时间比前述反馈反相器的N—MOS晶体管的栅电容充电时间长这种关系、或前述关系双方；

前述第2像素满足：前述锁存电路的传送反相器的P—MOS晶体管的栅电容充电时间比前述锁存电路的反馈反相器的P—MOS晶体管的栅电容充电时间长这种关系、或者前述传送反相器的N—MOS晶体管的栅电容充电时间比前述反馈反相器的N—MOS晶体管的栅电容充电时间短这种关系、或前述关系双方。

2.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道宽度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道宽度宽、前述传送反相器的N—MOS晶体管的沟道宽度比前述反馈反相器的N—MOS晶体管的沟道宽度窄；

前述第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道宽度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道宽度窄、前述传送反相器的N—MOS晶体管的沟道宽度比前述反馈反相器的N—MOS晶体管的沟道宽度宽。

3.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道长度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道长度短、前述传送反相器的N—MOS晶体管的沟道长度比前述反馈反相器的N—MOS晶体管的沟道长度长；

前述第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的沟道长度比前述锁存电路的反馈反相器的P—MOS晶体管的沟道长度长、前述传送反相器的N—MOS晶体管的沟道长度比前述反馈反相器的N—MOS晶体管的沟道长度短。

4.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的栅个数比前述锁存电路的反馈反相器的P—MOS晶体管的栅个数少、前述传送反相器的N—MOS晶体管的栅个数比前述反馈反相器的N—MOS晶体管的栅个数多；

前述第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的栅个数比前述锁存电路的反馈反相器的P—MOS晶体管的栅个数多、前述传送反相器的N—MOS晶体管的栅个数比前述反馈反相器的N—MOS晶体管的栅个数少。

5.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素中，前述锁存电路的传送反相器的P—MOS晶体管的LDD长度比前述锁存电路的反馈反相器的P—MOS晶体管的LDD长度短、前述传送反相器的N—MOS晶体管的LDD长度比前述反馈反相器的N—MOS晶体管的LDD长度长；

前述第2像素中，前述锁存电路的传送反相器的P—MOS晶体管的LDD长度比前述锁存电路的反馈反相器的P—MOS晶体管的LDD长度长、前述传送反相器的N—MOS晶体管的LDD长度比前述反馈反相器的N—MOS晶体管的LDD长度短。

6.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素，具有使一方电极连接于前述锁存电路的传送反相器的输入端子的电容器；

前述第2像素，具有使一方电极连接于前述锁存电路的反馈反相器的输入端子的电容器。

7.按照权利要求1所述的电泳显示装置，其特征在于，前述显示部的至少一部分区域的多个前述像素为第1像素和第2像素中的任一种，其中：

前述第1像素，具有介于前述锁存电路的反馈反相器与高电位电源线之间的电阻元件；

前述第2像素，具有介于前述锁存电路的传送反相器与高电位电源线之间的电阻元件。

8.按照权利要求6所述的电泳显示装置，其特征在于：

前述电容器的另一方电极与前述锁存电路的低电位电源端子一并连接于低电位电源线。

9.按照权利要求1～8中的任何一项所述的电泳显示装置，其特征在于：

前述显示部的前述区域，仅以前述第1像素和前述第2像素中的任一方所构成。

10.按照权利要求1～9中的任何一项所述的电泳显示装置，其特征在于：

按每个前述像素，设置有开关电路，该开关电路连接于前述锁存电路与前述像素电极之间，并与设置于前述显示部的第1及第2控制线相连接。

11.按照权利要求1～10中的任何一项所述的电泳显示装置，其特征在于：

具有初始图像显示期间，在该初始图像显示期间中执行：对前述锁存电路加载电源的工作、和不对前述锁存电路输入图像信号而向前述电泳元件进行电压施加的工作。

12.按照权利要求1～11中的任何一项所述的电泳显示装置，其特征在于，

具备：对前述显示部进行驱动控制的控制部和连接于前述控制部并对电源电压进行监视的电源电压监视电路；

前述控制部，基于从前述电源电压监视电路所输出的告警信号，执行如下步骤：

备用化步骤，其中，包括使向前述显示部的电源供给停止的步骤；和

初始图像显示步骤，其中，对前述显示部加载电源，并对于前述电泳元件进行电压施加。

13.按照权利要求12所述的电泳显示装置，其特征在于：

前述备用化步骤，包括使向前述控制部的一部分电路的电源供给停止的步骤。

14.一种电泳显示装置的驱动方法，所述电泳显示装置是权利要求1～13中的任何一项所述的电泳显示装置，该驱动方法的特征在于：

包括初始图像显示步骤，该步骤中，通过对电源关断状态的前述锁存电路供给电源、并通过前述像素电极对前述电泳元件施加电压，在前述显示部显示初始图像。

15.按照权利要求14所述的电泳显示装置的驱动方法，其特征在于：

在前述电泳显示装置起动时执行前述初始图像显示步骤。

16.按照权利要求14所述的电泳显示装置的驱动方法，其特征在于：

至少在使前述锁存电路为电源关断状态的期间与向前述显示部传送图像数据而使基于前述图像数据的图像进行显示的图像显示期间之间，执行前述初始图像显示步骤。

17.按照权利要求14所述的电泳显示装置的驱动方法，其特征在于：

在前述电泳显示装置，设置有对电源电压进行监视的电源电压监视电路；

在通过前述电源电压监视电路检测到前述电源电压低于预定值时，执行前述初始图像显示步骤，在前述显示部显示告警用的图像。

18.按照权利要求17所述的电泳显示装置的驱动方法，其特征在于：

在前述初始图像显示步骤之前，具有使向前述电泳显示装置的一部分电路的电源供给停止的步骤。

19.一种电子设备，其特征在于：

具备权利要求1～13中的任何一项所述的电泳显示装置。

Images