CN102110415A - 驱动电路和显示设备 - Google Patents

Abstract

本发明公开了一种驱动电路和显示设备。该驱动电路包括相互串联连接并且被插在高压线和低压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括双栅第一导电型第一晶体管，其漏极连接到高压线侧并且其源极连接到输出侧反相器电路的输出侧。输出侧反相器电路还包括双栅第二导电型第二晶体管，其漏极连接到高压线侧并且其源极连接到输出侧反相器电路的输出侧。输出侧反相器电路还包括第三晶体管，其漏极连接到低压线侧并其源极连接到输出侧反相器电路的输出侧。

Description

驱动电路和显示设备

技术领域

本发明涉及适用于例如使用有机电致发光(EL)元件的显示设备的驱动电路。本发明还涉及具有该驱动电路的显示设备。

背景技术

近年来，在显示图像的显示设备领域中，已经开发了使用发光强度根据流动的电流的值而变化的电流驱动型光学元件(例如，有机EL元件)作为像素的发光元件这样的显示设备，并且正在进行其商品化。与液晶设备等相比，有机EL元件是自发光元件。因此，在使用有机EL元件的显示设备(有机EL显示设备)中，通过控制在有机EL元件中流动的电流的值来实现色彩的浓淡度(gradation)。

作为有机EL显示设备中的驱动系统，和液晶显示器一样，存在简单(无源)矩阵系统和有源矩阵系统。前者结构简单，但是例如具有难以实现大的高分辨率的显示设备这样的问题。因此，目前，有源矩阵系统的开发比较活跃。在这种系统中，通过驱动晶体管来控制在针对每个像素布置的发光元件中流动的电流。

在上述驱动晶体管中，存在这样的情况，即阈值电压V_th或迁移率μ随时间变化，或者由于制造工艺的不同而在像素间不同。当阈值电压V_th或迁移率μ在像素间不同时，在驱动晶体管中流动的电流的值在像素间不同，因此，即使相同的电压被施加于驱动晶体管的栅极，有机EL元件的发光强度也不同，从而损害画面的均匀性。因此，已经开发了一种结合了用于处理阈值电压V_th或迁移率μ的变化的校正功能的显示设备(例如，参见日本未审查专利申请公报No.2008-083272)。

用于处理阈值电压V_th或迁移率μ的变化的校正由针对每个像素提供的像素电路执行。例如，如图7中所示，该像素电路包括：控制在有机EL元件111中流动的电流的驱动晶体管Tr₁，将信号线DTL的电压写入驱动晶体管Tr₁的写入晶体管Tr₂，以及保持电容C_s，因此，该像素电路具有2Tr1C电路结构。驱动晶体管Tr₁和写入晶体管Tr₂例如各自由n沟道MOS薄膜晶体管(TFT)形成。

图6图示出施加于像素电路的电压的波形的示例以及驱动晶体管的栅极电压和源极电压中的每一个的变化的示例。在图6的部分(A)中，图示出信号电压V_sig和偏置电压V_ofs被施加于信号线DTL的状态。在图6的部分(B)中，图示出用于接通驱动晶体管的电压V_dd和用于关断驱动晶体管的电压V_ss被施加于写入线WSL的状态。在图6的部分(C)中，图示出高电压V_ccH和低电压V_ccL被施加于电源线PSL的状态。此外，在图6的部分(D)和(E)中，图示出驱动晶体管Tr₁的栅极电压V_g和源极电压V_s响应于这些电压对电源线PSL、信号线DTL和写入线WSL的施加而随时间变化的状态。

从图6中，发现WS脉冲P1在1H内被施加于写入线WSL两次，通过第一WS脉冲P1执行阈值校正，而通过第二WS脉冲P1执行迁移率校正和信号写入。换而言之，在图6中，WS脉冲P1不仅用于信号写入，还用于驱动晶体管Tr₁的阈值校正和迁移率校正。

以下，将描述驱动晶体管Tr₁的阈值校正和迁移率校正。通过施加第二WS脉冲P1，信号电压V_sig被写入驱动晶体管Tr₁的栅极。结果，驱动晶体管Tr₁被接通并且电流在驱动晶体管Tr₁中流动。此时，当对有机EL元件111施加反向偏置时，从驱动晶体管Tr₁流出的电荷充入保持电容C_s和有机EL元件111的元件电容(未示出)，引起源极电压V_s上升。当驱动晶体管Tr₁的迁移率高时，在驱动晶体管Tr₁中流动的电流大，因此，源极电压V_s迅速上升。相反，当驱动晶体管Tr₁的迁移率低时，在驱动晶体管Tr₁中流动的电流小，因此，源极电压V_s上升得比当驱动晶体管Tr₁的迁移率高时慢。因此，可以通过调节用于校正迁移率的时间段来校正迁移率。

发明内容

顺便提及，在采用有源矩阵系统的显示设备中，驱动信号线的水平驱动电路和顺次选择每个像素的写入扫描电路中的每一个被配置为主要包括移位寄存器(未示出)，并且针对每一级具有一个缓冲器电路，每一级对应于每列或每行像素。例如，扫描电路中的缓冲器电路通常被配置为使得如图8中所示，两个反相器电路210和220相互串联连接。在图8中的缓冲器电路200中，反相器电路210具有p沟道MOS晶体管和n沟道MOS晶体管相互并联连接这样的电路结构。另一方面，反相器电路220被插在被施加高电平电压的高压线L_H和被施加低电平电压的低压线L_L之间。

然而，在缓冲器电路200的COMS晶体管中，例如如图9中所示，当p沟道MOS晶体管的阈值电压V_th1变化ΔV_th1时，输出OUT的电压V_out上升的定时偏移Δt₁。此外，在缓冲器电路200的COMS晶体管中，例如如图10中所示，当n沟道MOS晶体管的阈值电压V_th2变化ΔV_th2时，输出OUT的电压V_out上升的定时偏移Δt₂。因此，存在这样的问题，当例如输出OUT的电压V_out上升的定时变化并且迁移率校正时段ΔT变化Δt₁或Δt₂时，发光时的电流I_ds例如如图11中所示变化ΔI_ds，并且该变化导致强度的变化。顺便提及，图11图示出迁移率校正时段ΔT和发光强度之间的关系的示例。

顺便提及，阈值电压V_th变化的问题不仅出现在显示设备的扫描电路中，同样也出现在其它设备中。

鉴于以上所述，希望提供能够减少输出电压中上升定时的变化的驱动电路和包括该驱动电路的显示设备。

根据本发明的一个实施例，提供一种驱动电路，该驱动电路包括相互串联连接并且被插在高压线和低压线之间的输入侧反相器电路和输出侧反相器电路。输出侧反相器电路包括三个晶体管。第一个晶体管是双栅第一导电型第一晶体管，其漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧。第二个晶体管是双栅第二导电型第二晶体管，其漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧。第三个晶体管是第三晶体管，其漏极连接到所述低压线侧并且其源极连接到所述输出侧反相器电路的输出侧。

根据本发明另一实施例，提供一种显示设备，该显示设备包括显示部件，该显示部件包括按行布置的多个扫描线、按列布置的多个信号线和按行和列布置的多个像素。该显示设备还包括驱动部件，该驱动部件驱动这些像素中的每一个像素。该驱动部件包括多个驱动电路，这多个驱动电路中的每一个驱动电路针对这些扫描线中的每一个扫描线而设置，并且该驱动部件中的每一个驱动电路包括与上述驱动电路的元件相同的元件。

在上述实施例的驱动电路和显示设备中，双栅晶体管被结合到相互串联连接的输入侧反相器电路和输出侧反相器电路中的输出侧反相器电路中。因此，控制栅极电压中的一个并且从而改变晶体管特性使得可以校正晶体管的阈值电压使得阈值电压变成某一值。

根据上述实施例的驱动电路和显示设备，双栅晶体管的栅极电压被控制以使得该晶体管的阈值电压可以被校正而变成某一值。这使得可以减少驱动电路的输出电压中的上升定时的变化。因此，例如，在有机EL显示设备中，可以减少发光时在有机EL元件中流动的电流的变化，并且因此可以提高强度的均匀性。

从以下描述将更全面地显示本发明的其它和更多目的、特征和优点。

附图说明

图1是图示出根据本发明一个实施例的缓冲器电路的示例的电路图；

图2是图示出双栅晶体管中的背栅电压和电流之间的关系的示图；

图3是图示出图1中的缓冲器电路的操作的示例的波形图；

图4是作为根据该实施例的缓冲器电路的应用示例的示例的显示设备的示意结构图；

图5是图示出图4中的写入线驱动电路的示例和像素电路的示例的电路图；

图6是图示出图4中的显示设备的操作的示例的波形图；

图7是图示出现有技术中的显示设备的像素电路的示例的电路图；

图8是图示出现有技术中的缓冲器电路的示例的电路图；

图9是图示出图8中的缓冲器电路的操作的示例的波形图；

图10是图示出图8中的缓冲器电路的操作的另一示例的波形图；以及

图11是图示出迁移率校正时段和显示强度之间的关系的示例的示图。

具体实施方式

以下，将参考附图来详细描述本发明的实施例。顺便提及，将按照以下顺序来提供描述。

1.实施例(图1至图3)

2.应用示例(图4至图6)

3.现有技术描述(图7至图11)

<实施例>

[结构]

图1图示出根据本发明实施例的缓冲器电路1(驱动电路)的总体结构的示例。缓冲器电路1从输出端OUT输出相位与输入输入端IN的脉冲信号大体一样的脉冲信号。缓冲器电路1包括反相器电路10(输入侧反相器电路)和反相器电路20(输出侧反相器电路)。

反相器电路10和20输出波形与输入脉冲信号的信号波形大体相反的脉冲信号。反相器电路10和20相互串联连接。反相器电路10被与反相器电路20相关地布置在输入端IN侧，并且反相器电路10的输入端对应于缓冲器电路1的输入端IN。另一方面，反相器电路20被与反相器电路10相关地布置在输出端OUT侧，并且反相器电路20的输出端对应于缓冲器电路1的输出端OUT。反相器电路10的输出端(与图中的A对应的点)连接到反相器电路20的输入端，并且缓冲器电路1被配置为使得反相器电路10的输出被输入反相器电路20中。

反相器电路10被插在高压线L_H1和低压线L_L之间，并且反相器电路20被插在高压线L_H2和低压线L_L之间。这里，高压线L_H1和高压线L_H2相互独立，并且相互不同的电压可以被施加于高压线L_H1和高压线L_H2。

反相器电路10包括第一导电型晶体管Tr₁₁和第二导电型晶体管Tr₁₂。晶体管Tr₁₁例如是p沟道金属氧化物半导体(MOS)晶体管，而晶体管Tr₁₂例如是n沟道MOS晶体管。

晶体管Tr₁₁和Tr₁₂相互并联连接。具体地，晶体管Tr₁₁和Tr₁₂各自的栅极相互连接。此外，晶体管Tr₁₁的源极或漏极与晶体管Tr₁₂的源极或漏极相互连接。此外，晶体管Tr₁₁和Tr₁₂各自的栅极连接到反相器电路10的输入端(缓冲器电路1的输入端IN)。晶体管Tr₁₁的源极和漏极与晶体管Tr₁₂的源极和漏极之间的连接点A连接到反相器电路10的输出端。在晶体管Tr₁₁的源极和漏极中，未连接到晶体管Tr₁₂那一个连接到高压线L_H1。另一方面，在晶体管Tr₁₂的源极和漏极中，未连接到晶体管Tr₁₁那一个连接到低压线L_L。顺便提及，在反相器电路10中，可以在晶体管Tr₁₁和晶体管Tr₁₂之间、晶体管Tr₁₁和高压线L_H1之间或晶体管Tr₁₂和低压线L_L之间提供某种元件。

反相器电路20包括第一导电型晶体管Tr₂₁(第一晶体管)、第二导电型晶体管Tr₂₂(第二晶体管)和第三导电型晶体管Tr₂₃(第三晶体管)。晶体管Tr₂₁例如是p沟道MOS晶体管，并且晶体管Tr₂₂和Tr₂₃中的每一个例如是n沟道MOS晶体管。

晶体管Tr₂₁和Tr₂₂中的每一个是双栅晶体管，并且具有两个栅电极。这里，两个栅电极之一是要输入到缓冲器电路1的输入端IN的输入信号的电极，并且对应于图1中的栅电极g1和g3中的每一个。此外，这两个栅电极中的另一个是要输入用于改变晶体管的特性的控制信号的电极，并且对应于图1中的栅电极g2和g4中的每一个。栅电极g2和g4也称为背栅电极。例如，如图2中所示，当小的电压Vb被输入栅电极g2和g4中的每一个栅电极时，可以增大晶体管Tr₂₁和Tr₂₂中的每一个晶体管的阈值电压V_th。相反，例如，如图2中所示，当大的电压Vb被输入栅电极g2和g4中的每一个栅电极时，可以减小晶体管Tr₂₁和Tr₂₂中的每一个晶体管的阈值电压V_th。以这种方式，通过控制施加于栅电极g2和g4中的每一个栅电极的电压的大小，可以移动晶体管Tr₂₁和Tr₂₂中的每一个晶体管的操作点(operation point)。因此，通过调节输入晶体管Tr₂₁和Tr₂₂中的每一个晶体管的控制信号的大小，可以调节晶体管Tr₂₁和Tr₂₂中的每一个晶体管的阈值电压。

晶体管Tr₂₁和Tr₂₃相互并联连接。具体地，晶体管Tr₂₁和Tr₂₃各自的栅极相互连接。此外，晶体管Tr₂₁的源极或漏极与晶体管Tr₂₃的源极或漏极相互连接。此外，晶体管Tr₂₁和Tr₂₃各自的栅极被连接到反相器电路10的输出端。晶体管Tr₂₁的源极或漏极与晶体管Tr₂₃的源极或漏极之间的连接点B被连接到反相器电路20的输出端。在晶体管Tr₂₁的源极和漏极中，未连接到晶体管Tr₂₃那一个连接到高压线L_H2。晶体管Tr₂₂的源极或漏极与晶体管Tr₂₃的源极或漏极之间的连接点C连接到晶体管Tr₂₃的源极和漏极中未连接到低压线L_L的那一个，并且连接点C也连接到反相器电路20的输出端。在晶体管Tr₂₂的源极和漏极中，未连接到晶体管Tr₂₃的那一个连接到高压线L_H2。在晶体管Tr₂₃的源极和漏极中，未连接到晶体管Tr₂₁的那一个连接到低压线L_L。晶体管Tr₂₁的背栅极连接到控制线L_b1。此外，晶体管Tr₂₂的背栅极连接到控制线L_b2。顺便提及，在反相器电路20中，可以在晶体管Tr₂₁和晶体管Tr₂₃之间、在晶体管Tr₂₁和高压线L_H2之间或在晶体管Tr₂₃和低压线L_L之间提供某种元件。

[操作]

接着，将描述本实施例中的缓冲器电路1的操作。以下，将主要描述缓冲器电路1中的阈值校正(V_th补偿(cancel))。

图3图示出缓冲器电路1的操作的示例。图3图示出对晶体管Tr₂₁的栅源电压V_gs中所包括的阈值电压V_th的补偿操作的示例。

一开始，V_ss被输入缓冲器电路1的输入端IN，并且连接点A(反相器电路10的输出端)的电压是V_dd。因此，晶体管Tr₂₁和Tr₂₂关断而晶体管Tr₂₃接通，因此，缓冲器电路1的输出端OUT的电压为V_ss。随后，输入端IN的电压从V_ss上升为V_dd(T₁)。然后，连接点A的电压从V_dd下降为V_ss。因此，晶体管Tr₂₁和Tr₂₂接通并且晶体管Tr₂₃关断，并且因此，输出端OUT的电压从V_ss变为V_dd。随后，高压线L_H2的电压从V_dd变为V_ss(T₂)。然后，输出端OUT的电压也从V_dd变为V_ss。随后，输入端IN的电压从V_dd下降为V_ss(T₃)。然后，连接点A的电压从V_ss上升为V_dd。然而，高压线L_H2的电压已经是V_ss，因此，晶体管Tr₂₁和Tr₂₂保持关断并且输出端OUT的电压维持在V_ss。

顺便提及，输出端OUT的电压的上升波形依赖于要输入输入端IN的电压的晶体管Tr₂₂的特性和要输入连接点A的电压的晶体管Tr₂₁的特性。因此，当晶体管Tr₂₁和Tr₂₂中的每一个晶体管的阈值电压V_th存在变化时，输出电压从V_ss到V_dd的上升定时发生变化，使得输出电压的脉冲宽度偏离希望的值。因此，当缓冲器电路1例如被应用于有机EL显示器的扫描仪的输出级，并且迁移率校正时段用缓冲器电路1的输出电压的脉冲宽度来定义时，迁移率校正时段变化并且因此发光时在有机EL元件中流动的电流变化。结果，出现强度变得不均匀这样的问题。

另一方面，在本实施例中，可以通过对栅电极g2和g4中的每一个栅电极施加控制信号来将晶体管Tr₂₁和Tr₂₂中每一个晶体管的阈值电压调节至所希望的值。因此，可以减少缓冲器电路1的输出电压的上升定时的变化。因此，即使缓冲器电路1例如被应用于有机EL显示设备的扫描仪的输出级，并且迁移率校正时段用缓冲器电路1的输出电压的脉冲宽度来定义，迁移率校正时段的变化仍然很小，因此，可以减少发光时在有机EL元件中流动的电流的变化。结果，可以提高强度的均匀性。

<应用示例>

图4图示出用作根据上述实施例的缓冲器电路1的应用示例的一个示例的显示设备100的总体结构的示例。该显示设备100例如包括显示面板110(显示部件)和驱动电路120(驱动部件)。

(显示面板110)

显示面板110包括显示区域110A，其中，发出相互不同的色彩的三种有机EL元件111R、111G和111B被二维地布置。显示区域110A是用于通过使用从有机EL元件111R、111G和111B发出的光来显示图像的区域。有机EL元件111R是发出红光的有机EL元件，有机EL元件111G是发出绿光的有机EL元件，有机EL元件111B是发出蓝光的有机EL元件。顺便提及，以下，在适当时将有机EL元件111R、111G和111B统称为有机EL元件111。

(显示区域110A)

图5图示出显示区域110A中的电路结构的示例和稍后要描述的写入线驱动电路124的示例。在显示区域110A中，与单独的有机EL元件111分别成对的多个像素电路112被二维地布置。顺便提及，在本应用示例中，成对的有机EL元件111和像素电路112构成一个像素113。更具体地，如图5中所示，成对的有机EL元件111R和像素电路112构成一个用于红色的像素113R，成对的有机EL元件111G和像素电路112构成一个用于绿色的像素113R，并且成对的有机EL元件111B和像素电路112构成一个用于绿色的像素113B。此外，相邻的三个像素113R、113G和113B构成一个显示像素114。

每一个像素电路112例如包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr₁、将信号线DTL的电压写入驱动晶体管Tr₁的写入晶体管Tr₂和保持电容C_s，因此，每个像素电路112具有2Tr1C电路结构。驱动晶体管Tr₁和写入晶体管Tr₂每一个例如由n沟道MOS薄膜晶体管(TFT)形成。驱动晶体管Tr₁或写入晶体管Tr₂可以是p沟道MOSTFT。

在显示区域110A中，按行布置多个写入线WSL(扫描线)并按列布置多个信号线DTL。在显示区域110A中，还和写入线WSL一起按行布置多个电源线PSL(要被供给电源电压的部件)。在每个信号线DTL和每个写入线WSL之间的交叉点附近，提供一个有机EL元件111。每个信号线DTL连接到稍后描述的信号驱动电路123的输出端(未示出)，并且连接到写入晶体管Tr₂的漏电极和源电极(未示出)中的任一者。每一个写入线WSL连接到稍后描述的写入线驱动电路124的输出端(未示出)，并且连接到写入晶体管Tr₂的栅电极(未示出)。每个电源线PSL连接到稍后描述的电源线驱动电路125的输出端(未示出)，并且连接到驱动晶体管Tr₁的漏电极和源电极(未示出)中的任一者。在写入晶体管Tr₂的漏电极和源电极中，未连接到信号线DTL的那一个(未示出)连接到驱动晶体管Tr₁的栅电极(未示出)和保持电容C_s的一端。在驱动晶体管Tr₁的漏电极和源电极中，未连接到电源线PSL的那一个(未示出)以及保持电容C_s的另一端连接到有机EL元件111的阳极(未示出)。有机EL元件111的阴极(未示出)例如连接到接地线GND。

(驱动电路120)

接着，将参考图4和图5来描述驱动电路120中的每个电路。驱动电路120包括定时生成电路121、图像信号处理电路122、信号线驱动电路123、写入线驱动电路124和电源线驱动电路125。

定时生成电路121执行控制使得图像信号处理电路122、信号线驱动电路123、写入线驱动电路124和电源线驱动电路125以联锁方式操作。例如，定时生成电路121被配置为根据外部输入的同步信号20B(与之同步地)将控制信号121A输出给上述电路中的每一个电路。

图像信号处理电路122对外部输入的图像信号120A进行预定的校正，并且将校正后的图像信号122A输出至信号线驱动电路123。作为预定的校正，例如有伽马校正和过度驱动校正。

信号线驱动电路123根据控制信号121A的输入(与之同步地)向每个信号线DTL施加从图像信号处理电路122输入的图像信号122A(信号电压V_sig)，从而执行对所要选择的像素113的写入。顺便提及，写入是指对驱动晶体管Tr₁的栅极施加预定电压。

信号线驱动电路123被配置为例如包括移位寄存器(未示出)，并且针对一级包括一个缓冲器电路(未示出)，一级对应于每一列像素113。该信号线驱动电路123可以根据控制信号121A的输入(与之同步地)向每个信号线DTL输出两种电压(V_ofs，V_sig)。具体地，信号线驱动电路123经由连接到每个像素113的信号线DTL向通过写入线驱动电路124选择的像素113顺次供应这两种电压(V_ofs，V_sig)。

这里，偏置电压V_ofs是比有机EL元件111的阈值电压V_e1低的值。此外，信号电压V_sig是与信号线122A对应的电压值。信号线V_sig的最小电压是比偏置电压V_ofs低的电压值，并且信号电压V_sig的最大电压是比偏置电压V_ofs高的电压值。

写入线驱动电路124被配置为例如包括移位寄存器(未示出)，并且针对每一级包括一个缓冲器电路1，每一级对应于每一行像素113。写入线驱动电路124可以根据控制信号121A的输入(与之同步地)向每个写入线WSL输出两种电压(V_dd，V_ss)。具体地，写入线驱动电路124经由连接到每个像素113的写入线WSL向要被驱动的像素113供应这两种电压(V_dd，V_ss)，从而控制写入晶体管Tr₂。

这里，电压V_dd是等于或高于写入晶体管Tr₂的接通(ON)电压的值。V_dd是在消光时或在稍后描述的阈值校正时从写入线驱动电路124输出的电压的值。V_ss是比写入晶体管Tr₂的接通电压低并且也比V_dd低的值。

电源线驱动电路125被配置为例如包括移位寄存器(未示出)，并且例如针对每一级包括一个缓冲器电路(未示出)，每一级对应于每一行像素113。该电源线驱动电路125以根据控制信号121A的输入(与之同步地)输出两种电压(V_ccH，V_ccL)。具体地，电源线驱动电路125经由连接到每个像素113的电源线PSL来向要被驱动的像素113供应这两种电压(V_ccH，V_ccL)，从而控制有机EL元件111的发光和消光。

这里，电压V_ccL是比电压(V_e1+V_ca)低的值，电压(V_e1+V_ca)是有机EL元件111的阈值电压V_e1和有机EL元件111的阴极的电压V_ca的和。此外，电压V_ccH是等于或高于电压(V_e1+V_ca)的值。

接着，将描述根据本应用示例的显示设备100的操作(从消光到发光的操作)的示例。在本应用示例中，为了使得即使驱动晶体管Tr₁的阈值电压V_th和迁移率μ随时间变化，有机EL元件111的发光强度也可以保持不变而不受这些变化的影响，结合了用于改变阈值电压V_th和迁移率μ的校正操作。

图6图示出被施加于像素电路112的电压的波形的示例以及驱动晶体管的Tr₁的栅极电压V_g和源极电压V_s中每一个电压的变化的示例。在图6的部分(A)中，图示出信号电压V_sig和偏置电压V_ofs被施加于信号线DTL的状态。在图6的部分(B)中，图示出用于接通驱动晶体管Tr₁的电压V_dd和用于关断驱动晶体管Tr₁的电压V_ss被施加于写入线WSL的状态。在图6的部分(C)中，图示出高电压V_ccH和低电压V_ccL被施加于电源线PSL的状态。此外，在图6的部分(D)和部分(E)中，图示出驱动晶体管Tr₁的栅极电压V_g和源极电压V_s响应于这些电压对电源线PSL、信号线DTL和写入线WSL的施加而随时间变化的状态。

(V_th校正准备时段)

首先，进行V_th校正的准备。具体地，当写入线WSL的电压是V_off时，信号线DTL的电压是V_sig，并且电源线PSL的电压是V_ccH时(换而言之，当有机EL元件111是发光元件时)，电源线驱动电路125将电源线PSL的电压从V_ccH降低为V_ccL(T₁)。然后，源极电压V_s变成V_ccL，并且有机EL元件111停止发光。接着，信号线驱动电路123将信号线DTL的电压从V_sig转换为V_ofs，并且随后，在电源线PSL的电压为V_ccH时，写入线驱动电路124将写入线WSL的电压从V_off增大为V_on。然后，栅极电压V_g下降为V_ofs。此时，在电源线驱动电路125和信号线驱动电路123中，施加于电源线PSL和信号线DTL的电压(V_ccL，V_ofs)被设置为使得栅源电压V_gs(＝V_ofs-V_ccL)大于驱动晶体管Tr₁的阈值电压V_th。

(第一V_th校正时段)

接着，执行V_th的校正。具体地，在信号线DTL的电压是V_ofs时，电源线驱动电路125将电源线PSL的电压从V_ccL增大为V_ccH(T₂)。然后，电流I_ds在驱动晶体管Tr₁的漏极和源极之间流动，并且源极电压V_s上升。随后，在信号线驱动电路123将信号线DTL的电压从V_ofs转换为V_sig之前，写入线驱动电路124将写入线WSL的电压从V_on降低为V_off(T₃)。然后，驱动晶体管Tr₁的栅极进入浮动状态，并且V_th的校正停止。

(第一V_th校正停止时段)

在V_th校被停止的时段中，例如在与被执行了之前的V_th校正的行(像素)不同的另一行(像素)中，信号线DTL的电压被采样。顺便提及，此时，在被执行了之前的V_th校正的行(像素)中，源极电压V_s比V_ofs-V_th低。因此，在V_th校正停止时段期间，在被执行了之前的V_th校正的行(像素)中，电流I_ds在驱动晶体管Tr₁的漏极和源极之间流动，源极电压V_s上升，并且栅极电压V_g由于经由保持电容C_s耦合也上升。

(第二V_th校正时段)

接着，再次进行V_th校正。具体地，当信号线DTL的电压是V_ofs并且可以进行V_th校正时，写入线驱动电路124将写入线WSL的电压从V_off增大为V_on，从而使得驱动晶体管Tr₁的栅极为V_ofs(T₄)。此时，当源极电压V_s低于V_ofs-V_th时(当V_th校正还未被完成时)，电流I_ds在驱动晶体管Tr₁的漏极和源极之间流动，直到驱动晶体管Tr₁截止为止(直到栅源电压V_gs变成V_th为止)。随后，在信号线驱动电路123将信号线DTL的电压从切换V_ofs为V_sig之前，写入线驱动电路124将写入线WSL的电压从V_on降低为V_off(T₅)。然后，驱动晶体管Tr₁的栅极进入浮动状态，并且因此，可以保持栅源电压V_gs不变，而不论信号线DTL的电压大小如何。

顺便提及，在该V_th校正时段期间，当保持电容C_s被充电至V_th，并且栅源电压V_gs变成V_th时，驱动电路120完成V_th校正。然而，当栅源电压V_gs没有达到V_th时，驱动电路120重复V_th校正和V_th校正停止，直到栅源电压V_gs达到V_th。

(写入和μ校正时段)

在V_th校正停止时段结束之后，写入和μ校正时段被执行。具体地，在信号线DTL的电压是V_sig时，写入线驱动电路124将写入线WSL的电压从V_off增大为V_on(T₆)，并且将晶体管Tr₁的栅极连接到信号线DTL。然后，驱动晶体管Tr₁的电压V_g变为信号线DTL的电压V_sig。此时，有机EL元件111的阳极电压在这一阶段仍然小于有机EL元件111的阈值电压V_e1，并且有机EL元件111截止。因此，电流I_ds在有机EL元件111的元件电容(未示出)之间流动，因此元件电容被充电，并且因此，源极电压V_s上升ΔV_x，并且栅源电压V_gs很快变成V_sig+V_th-V_x。以这种方式，在写入的同时执行了μ校正。这里，驱动晶体管Tr₁的迁移率μ越大，则ΔV_x越大。因此，通过将栅源电压V_gs降低ΔV_x，可以去除每个像素113的迁移率μ的变化。

(发光时段)

最后，写入线驱动电路124将写入线WSL的电压从V_on降低为V_off(T₈)。然后，驱动晶体管Tr₁的栅极进入浮动状态，电流I_ds在驱动晶体管Tr₁的漏极和源极之间流动，并且源极电压V_s上升。结果，等于或高于阈值电压V_e1的电压被施加于有机EL元件111，并且有机EL元件111发出所希望强度的光。

在如上所述的本应用示例的显示设备100中，像素电路112经历每个像素113中的接通-关断控制，并且驱动电流被馈送到每个像素113的有机EL元件111中，使得电穴和电子重新结合并且因此发生光的发射，并且该光被提取到外部。结果，图像被显示在显示面板110的显示区域110A中。

顺便提及，在现有技术中，在有源矩阵系统的显示设备中，通常，如图8中所示，通过串联连接两个反相器电路210和220来构成扫描电路中的缓冲器电路。然而，在例如如图9中所示的缓冲器电路200中，当p沟道MOS晶体管的阈值电压V_th1变化ΔV_th1时，输出OUT的电压V_out的上升定时偏移Δt₁。此外，在例如如图10中所示的缓冲器电路200中，当n沟道MOS晶体管的阈值电压V_th2变化ΔV_th2时，输出OUT的电压V_out的下降定时偏移Δt₂。因此，例如，存在这样的问题，当输出OUT的电压V_out的上升定时和下降定时变化并且迁移率校正时段ΔT变化Δt₁+Δt₂时，发光时的电流I_ds例如如图11中所示变化ΔI_ds，并且该变化导致强度的变化。

另一方面，在本应用示例中，根据上述实施例的缓冲器电路1被用在写入线驱动电路124的输出级中。因此，迁移率校正时段可以利用缓冲器电路1的输出电压的脉冲宽度来定义。这使得可以减少迁移率校正阶段的变化，并且因此，可以减少发光时在有机EL元件111中流动的电流I_ds的变化，并且可以提高强度的均匀性。

关于这一点，已经使用实施例和应用示例描述了本发明，但是本发明不限于该实施例等并且可被不同地修改。

例如，在该应用示例中，根据上述实施例的缓冲器电路1被用在写入线驱动电路124的输出级中。然而，该缓冲器电路1可以用在电源线驱动电路125的输出级中而不是写入线驱动电路124的输出级中，或者可以用在电源线驱动电路125的输出级和写入线驱动电路124的输出级中。

此外，在上述实施例等中，V_th校正操作之前的晶体管Tr₂₂的栅极电压只要低于V_dd+V_th1，就都是可接受的，而V_th校正操作之前的晶体管Tr₂₁的栅极电压只要高于V_ss+V_th2，就都是可接受的。因此，当设置V_th校正操作之前的晶体管Tr₂₂的栅极电压时，可以使用除了高压线L_H1和L_H2以外的电压线。并且，当设置V_th校正操作之前的晶体管Tr₂₁的栅极电压时，可以使用除了低压线L_L以外的电压线。

本申请包含与2009年12月25日在日本专利局提交的日本在先专利申请JP 2009-295551有关的主题，该申请的全部内容通过引用结合于此。

本领域技术人员应当理解，根据设计要求和其它因素可以进行各种修改、组合、子组合和更改，只要它们在所附权利要求及其等同物的范围内即可。

Claims (2)

1.一种驱动电路，包括：

输入侧反相器电路和输出侧反相器电路，所述输入侧反相器电路和所述输出侧反相器电路相互串联连接并且被插在高压线和低压线之间，

其中，所述输出侧反相器电路包括

双栅第一导电型第一晶体管，所述双栅第一导电型第一晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，

双栅第二导电型第二晶体管，所述双栅第二导电型第二晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，以及

第三晶体管，所述第三晶体管的漏极连接到所述低压线侧并且其源极连接到所述输出侧反相器电路的输出侧。

2.一种显示设备，包括：

显示部件，所述显示部件包括按行布置的多个扫描线、按列布置的多个信号线和按行和列布置的多个像素；以及

驱动部件，所述驱动部件驱动所述像素中的每一个像素，

其中，所述驱动部件包括多个驱动电路，所述多个驱动电路中的每一个针对所述扫描线中的每一个扫描线而设置，

所述驱动电路中的每一个驱动电路包括输入侧反相器电路和输出侧反相器电路，所述输入侧反相器电路和所述输出侧反相器电路相互串联连接并且被插在高压线和低压线之间，并且

所述输出侧反相器电路包括

双栅第一导电型第一晶体管，所述双栅第一导电型第一晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，

双栅第二导电型第二晶体管，所述双栅第二导电型第二晶体管的漏极连接到所述高压线侧并且其源极连接到所述输出侧反相器电路的输出侧，以及

第三晶体管，所述第三晶体管的漏极连接到所述低压线侧并且其源极连接到所述输出侧反相器电路的输出侧。

Images