CN102110413B - 驱动电路和显示设备 - Google Patents

驱动电路和显示设备 Download PDF

Info

Publication number
CN102110413B
CN102110413B CN201010620588.2A CN201010620588A CN102110413B CN 102110413 B CN102110413 B CN 102110413B CN 201010620588 A CN201010620588 A CN 201010620588A CN 102110413 B CN102110413 B CN 102110413B
Authority
CN
China
Prior art keywords
transistor
voltage
circuit
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010620588.2A
Other languages
English (en)
Other versions
CN102110413A (zh
Inventor
尾本启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102110413A publication Critical patent/CN102110413A/zh
Application granted granted Critical
Publication of CN102110413B publication Critical patent/CN102110413B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了驱动电路和显示设备，其实现了在输出电压的下降定时和上升定时二者减少变化。该驱动电路包括彼此串联连接并被插入到高电压线和低电压线之间的输入侧反相电路和输出侧反相电路。该输出侧反相电路包括：第一晶体管，具有连接到高电压线侧的漏极和连接到输出侧反相电路的输出侧的源极；第二晶体管，具有连接到低电压线侧的漏极和连接到输出侧反相电路的输出侧的源极；校正电路，校正第一和第二晶体管的栅极电压。

Description

驱动电路和显示设备
技术领域
本发明涉及可恰当地应用于利用例如有机EL(电发光)元件的显示设备的驱动电路。更具体地，本发明涉及具有驱动电路的显示设备。
背景技术
现今，在用于显示图像的显示设备领域中，利用例如有机EL元件的发光亮度根据流动电流值而变化的电流驱动型光学元件作为像素发光元件的显示设备正被开发和商业化。有机EL元件是不同于液晶元件等的自发光元件。因此，在利用有机EL元件(有机EL显示设备)的显示设备中，通过控制在有机EL元件中流动的电流值，可获得不同色调的颜色。
像液晶显示器一样，有机EL显示设备具有驱动方法：简单的(无源)矩阵方法和有源矩阵方法。前一种方法虽然结构简单，但是具有如下劣势：其很难实现大尺寸和高分辨率的显示设备。因此，现今，有源矩阵方法被积极地开发。在该方法中，通过驱动晶体管来控制在针对每个像素布置的发光元件中的电流流动。
在驱动晶体管中，存在如下的情形：阈值电压Vth和迁移率(mobility)μ随时间变化，或者由于在制造过程中的差异而在像素间不同。在阈值电压Vth和迁移率μ在像素间不同的情形下，在驱动晶体管中流动的电流值在像素间不同。因此，即便当同样的电压被施加到驱动晶体管的栅极时，有机EL元件的发光亮度也不同，并且屏幕的均一性(uniformity)受到损害。因此，开发了具有校正在阈值电压Vth或迁移率μ中的波动的功能的显示设备(例如，参见第2008-083272号日本未审查的专利申请公开)。
对在阈值电压Vth或迁移率μ中的波动的校正由针对每个像素布置的像素电路执行。例如，如图16所示，像素电路包括用于控制在有机EL元件111中流动的电流的驱动晶体管Tr1、用于将信号线DTL的电压施加到驱动晶体管Tr1的写晶体管Tr2，以及保持电容Cs，并且具有2Tr1C的电路配置。例如，驱动晶体管Tr1和写晶体管Tr2是n型沟道MOS类型的薄膜晶体管(TFT)。
图15示出了被施加到像素电路的电压的波形的示例和驱动晶体管的栅极电压和源极电压中的变化的示例。图15中的(A)示出了信号电压Vsig和偏移电压Vofs被施加到信号线DTL的状态。图15中的(B)示出了用于开通驱动晶体管的电压Vdd和用于关断驱动晶体管的电压Vss被施加到写入线WSL的情形。图15中的(C)示出了高电压VccH和低电压VccL被施加到电力线PSL的情形。另外，图15中的(D)和(E)示出了栅极电压Vg和源极电压Vs根据对电力线PSL、信号线DTL和写入线WSL的电压施加而随时变化的情形。
从图15中可以理解，WS脉冲P1在1H内被两次施加到写入线WSL，通过第一次的WS脉冲P1执行阈值校正，并且通过第二次的WS脉冲P1执行迁移率校正和信号写入。即，在图15中，WS脉冲P1不仅用于信号写入，还用于在驱动晶体管Tr1中的阈值校正和迁移率校正。
在下文中，将描述在驱动晶体管Tr1中的阈值校正和迁移率校正。通过第二次WS脉冲P1的施加，信号电压Vsig被施加到驱动晶体管Tr1的栅极。相应地，驱动晶体管Tr1被导通，并且电流在驱动晶体管Tr1中流动。当假定相反的偏压被施加于有机EL元件111时，从驱动晶体管Tr1流出的电荷在保持电容Cs和有机EL元件111的器件电容器(未示出)中累积，并且源极电压Vs升高。在驱动晶体管Tr1的迁移率高的情形下，在驱动晶体管Tr1中流动的电流变得很大，因此，源极电压Vs的升高被加快了。相反地，在驱动晶体管Tr1的迁移率低的情形下，流动在驱动晶体管Tr1中的电流变得很小，因此，源极电压Vs的升高比驱动晶体管Tr1的迁移率高的情形要慢。因此，通过调整校正迁移率的时段，迁移率被校正。
发明内容
在针对有源矩阵方法的显示设备中，用于驱动信号线的水平驱动电路和用于顺序选择像素的写入扫描电路中的每一个基本上包括一个移位寄存器(未示出)，并且具有分阶段对应于像素的每一列或行的缓冲电路。例如，如图17所示，在扫描电路中的缓冲电路通过串联连接两个反相电路210和220来构成。在图17的缓冲电路200中，反相电路210和220的每一个具有如下一种电路配置：p沟道型的MOS晶体管和n沟道型的MOS晶体管并联连接。缓冲电路200被插入到被施加高电平电压的高电压线LH和被施加低电平电压的低电压线LL之间。
但是，在缓冲电路200中，例如，如图18所示，当p沟道型的MOS晶体管的阈值电压Vth1仅变化ΔVth1时，输出OUT的电压Vout的上升定时仅偏移Δt1。在缓冲电路200中，例如，如图18所示，当n沟道型的MOS晶体管的阈值电压Vth2仅变化ΔVth2时，输出OUT的电压Vout的下降定时仅偏移Δt2。因此，例如，在输出OUT的电压Vout的上升定时和下降定时变化并且迁移率校正时段ΔT仅变化Δt1+Δt2的情形下，例如，如图19所示，发光时的电流Ids仅变化ΔIds，并且存在如下缺陷：变化导致在亮度中的变化。图19示出了迁移率校正时段ΔT和发光亮度之间的关系的示例。
在阈值电压Vth中的变化不仅发生在显示设备的扫描电路中，还发生在其他设备中。
因此，希望提供一种实现在输出电压的上升定时和下降定时二者减少变化的驱动电路和具有驱动电路的显示设备。
一种根据本发明的实施例的驱动电路，包括彼此串联连接并被插入到高电压线和低电压线之间的输入侧反相电路和输出侧反相电路。该输出侧反相电路包括：第一晶体管，具有连接到高电压线侧的漏极和连接到输出侧反相电路的输出侧的源极；第二晶体管，具有连接到低电压线侧的漏极和连接到输出侧反相电路的输出侧的源极。输出侧反相电路还包括校正电路，用于校正第一和第二晶体管的栅极电压。
根据本发明的实施例的显示设备具有显示部件，该显示部件包括：多个布置成行的扫描线、多个布置成列的信号线，以及多个布置成矩阵的像素；以及驱动部件，用于驱动像素。该驱动部件具有多个以一一对应方式针对扫描线而设置的驱动电路，并且在驱动部件中的驱动电路的每一个包括与上述驱动电路相同的组件。
在本发明的实施例的驱动电路和显示设备中，在彼此串联连接的输出侧反相器和输出侧反相电路当中，用于校正第一和第二晶体管的栅极电压的校正电路被装配在输出侧反相电路中。通过这种配置，针对第一晶体管的栅极，第一晶体管的阈值电压或对应于第一晶体管的阈值电压的电压被设置为针对第一晶体管的偏移电压。针对第二晶体管的栅极，第二晶体管的阈值电压或对应于第二晶体管的阈值电压的电压被设置为针对第二晶体管的偏移电压。
根据本发明的实施例的驱动电路和显示设备，针对第一和第二晶体管中的每一个的栅极，阈值电压或对应于阈值电压的电压被设置为偏移电压。通过这种配置，在驱动电路的输出电压的下降定时和上升定时二者，变化被减小。因此，例如，在有机EL显示设备中，流动在有机EL元件中的电流的变化在发光时被减少，使得亮度的均一性被改善。
本发明的其他和进一步的主题、特征和优势将从下述描述中变得更完整。
附图说明
图1是示出了根据本发明的第一个实施例的缓冲电路的示例的电路图。
图2是示出了图1中的缓冲电路的操作的示例的波形图。
图3是示出了图1中的缓冲电路的操作的另一示例的波形图。
图4是示出了图1中的缓冲电路的另一示例的电路图。
图5是示出了图4中的缓冲电路的操作的示例的波形图。
图6是示出了图4中的缓冲电路的操作的另一示例的波形图。
图7是示出了根据本发明的第二个实施例的缓冲电路的示例的电路图。
图8是示出了图7中的缓冲电路的操作的示例的波形图。
图9是示出了图7中的缓冲电路的操作的另一示例的波形图。
图10是示出了图7中的缓冲电路的另一示例的电路图。
图11是示出了图10中的缓冲电路的操作的示例的波形图。
图12是示出了图10中的缓冲电路的操作的另一示例的波形图。
图13是作为任意实施例的缓冲电路的应用的示例的显示设备的示意性配置图。
图14是示出了图3中的写入线驱动电路和像素电路的示例的电路图。
图15是示出了图13的显示设备的操作的示例的波形图。
图16是示出了现有技术的显示设备中的像素电路的示例的电路图。
图17是示出了现有技术的传统缓冲电路的示例的电路图。
图18是示出了图17的缓冲电路的操作的示例的波形图。
图19是示出了迁移率校正时间和显示亮度的关系的示例的关系图。
具体实施方式
在下文中，将通过参照附图在下面详细描述本发明的实施方式。将以如下的次序给出描述。
1.第一实施例(图1到图6)
2.第二实施例(图7到图12)
3.应用示例(图13到图15)
4.对现有技术的描述(图16到图19)
第一实施例
配置
图1描述了根据本发明的第一个实施例的缓冲电路1(驱动电路)的总体配置的示例。缓冲电路1从输出端OUT输出脉冲信号，该脉冲信号具有与输入到输入端IN的脉冲信号几乎相同的相位。缓冲电路1具有反相电路10(输入端反相电路)和反相电路20(输出端反相电路)。
反相电路10和20输出由几乎将输入脉冲信号的波形反相所获得的脉冲信号。反相电路10和20串联连接并被插入到高电压线LH和低电压线LL之间。反相电路10被布置在相对于反相电路20的输入端IN侧，并且反相电路10的输入端对应于缓冲电路1的输入端IN。另一方面，反相电路20被布置在相对于反相电路10的输出端OUT侧，并且反相电路20的输出端对应于缓冲电路1的输出端OUT。反相电路10的输出端(对应于图中A的部分)被连接到反相电路20的输入端，并且缓冲电路1被建造，使得反相电路10的输出被输入到反相电路20。
反相电路10具有为第一导通类型的晶体管Tr11和为第二导通类型的晶体管Tr12。例如，晶体管Tr11是p型沟道的MOS(金属氧化物半导体)晶体管，而例如，晶体管Tr11是n型沟道的MOS晶体管。
晶体管Tr11和Tr12被彼此并联连接。具体地，晶体管Tr11的栅极和晶体管Tr12的栅极被彼此相连接。另外，晶体管Tr11的源极或漏极与晶体管Tr12的源极或漏极彼此相连接。晶体管Tr11的栅极和晶体管Tr12的栅极被连接到反相电路10的输入端(缓冲电路1的输入端IN)。在晶体管Tr11的源极或漏极与晶体管Tr12的源极或漏极之间的连接点A被连接到反相电路10的输出端。晶体管Tr11的源极或漏极(未连接到晶体管Tr12)被连接到高电压线LH。在另一方面，晶体管Tr12的源极或漏极(未连接到晶体管Tr11)被连接到低电压线LL。在反相电路10中，任意设备可设置在晶体管Tr11和Tr12之间、晶体管Tr11和高电压线LH之间，以及晶体管Tr12和低电压线LL之间。
反相电路20具有为第一导通类型的晶体管Tr21和为第二导通类型的晶体管Tr22。例如，晶体管Tr21是p型沟道的MOS(金属氧化物半导体)晶体管，而例如，晶体管Tr22是n型沟道的MOS晶体管。
晶体管Tr21和Tr22像晶体管Tr11和Tr12一样彼此并联连接。具体地，晶体管Tr21的栅极和晶体管Tr22的栅极经由阈值校正电路21(将稍后描述)的电容性元件C21和C22被彼此相连接。晶体管Tr21的栅极经由电容性元件C21被连接到反相电路20的输入端。晶体管Tr22的栅极经由电容性元件C22被连接到反相电路20的输入端。另外，晶体管Tr21的源极或漏极与晶体管Tr22的源极或漏极经由阈值校正电路21(将稍后描述)的晶体管Tr25和Tr28被彼此相连接。晶体管Tr21的源极或漏极经由晶体管Tr25被连接到反相电路20的输出端(缓冲电路1的输出端OUT)。在另一方面，晶体管Tr22的源极或漏极经由晶体管Tr28被连接到反相电路20的输出端(缓冲电路1的输出端OUT)。晶体管Tr21的源极或漏极(未连接到晶体管Tr25)被连接到高电压线LH。晶体管Tr22的源极或漏极(未连接到晶体管Tr28)被连接到低电压线LL。在反相电路20中，任意设备可设置在晶体管Tr21和Tr22之间、晶体管Tr21和高电压线LH之间，以及晶体管Tr22和低电压线LL之间。
反相电路20还包括用于校正晶体管Tr21和Tr22中的每一个的栅极电压Vg(未示出)的阈值校正电路21(校正电路)。具体地，阈值校正电路21针对晶体管Tr21的栅极，设置一与晶体管Tr21的阈值电压Vth1(未示出)相对应的电压或晶体管Tr21的阈值电压Vth1，以作为偏移电压。阈值校正电路21还针对晶体管Tr22的栅极，设置一与晶体管Tr22的阈值电压Vth2(未示出)相对应的电压或晶体管Tr22的阈值电压Vth2，以作为偏移电压。
阈值校正电路21具有第二导通类型的晶体管Tr23(第三晶体管)、第二导通类型的晶体管Tr24(第四晶体管)、第一导通类型的晶体管Tr25(第五晶体管)，以及电容性元件C21(第一电容性元件)。晶体管Tr23和Tr24例如是n型沟道的MOS晶体管，并且，晶体管Tr25例如是p型沟道的MOS晶体管。
晶体管Tr23的源极或漏极被连接到晶体管Tr24的源极或漏极以及电容性元件C21。位于晶体管Tr23的源极或漏极、晶体管Tr24的源极或漏极，以及电容性元件C21彼此相互连接处的连接点B被连接到晶体管Tr21的栅极。电容性元件C21被插入到晶体管Tr21的栅极(或连接点B)和反相电路20的输入端之间。晶体管Tr23的源极或漏极(未连接到连接点B)被连接到低电压线LL。晶体管Tr24的源极或漏极(未连接到连接点B)被连接到晶体管Tr25的源极或漏极。在晶体管Tr24的源极或漏极(未连接到连接点B)和晶体管Tr25的源极或漏极之间的连接点D被连接到晶体管Tr21的源极或漏极(未连接到高电压线LH)。晶体管Tr25的源极或漏极(未连接到连接点D)被连接到稍后将描述的晶体管Tr28的源极或漏极以及反相电路20的输出端(缓冲电路1的输出端OUT)。在阈值校正电路21中，任意设备可设置在晶体管Tr23和Tr24之间、晶体管Tr24和Tr25之间、晶体管Tr24和电容性元件C21之间、晶体管Tr25和反相电路20的输出端(缓冲电路1的输出端OUT)之间、晶体管Tr24和反相器20的输出端(缓冲电路1的输出端OUT)、晶体管Tr25和高电压线LH之间，以及晶体管Tr23和低电压线LL之间。
阈值校正电路21具有第一导通类型的晶体管Tr26(第六晶体管)、第二导通类型的晶体管Tr27(第七晶体管)、第二导通类型的晶体管Tr28(第八晶体管)，以及电容性元件C22(第二电容性元件)。晶体管Tr26例如是p型沟道的MOS晶体管，而晶体管Tr27和Tr28例如是n型沟道的MOS晶体管。
晶体管Tr26的源极或漏极被连接到晶体管Tr27的源极或漏极以及电容性元件C22。位于晶体管Tr26的源极或漏极、晶体管Tr27的源极或漏极，以及电容性元件C22被彼此相连接处的连接点C被连接到晶体管Tr22的栅极。电容性元件C22被插入到晶体管Tr22的栅极(或连接点C)和反相电路20的输入端之间。晶体管Tr26的源极或漏极(未连接到连接点C)被连接到高电压线LH。晶体管Tr27的源极或漏极(未连接到连接点C)被连接到晶体管Tr28的源极或漏极。位于晶体管Tr27的源极或漏极(未连接到连接点C)和晶体管Tr28的源极或漏极之间的连接点E被连接到晶体管Tr22的源极或漏极(未连接到低电压线LL)。晶体管Tr28的源极或漏极(未连接到连接点E)被连接到晶体管Tr25的源极或漏极以及反相电路20的输出端(缓冲电路1的输出端OUT)。在阈值校正电路21中，任意设备可设置在晶体管Tr26和Tr27之间、晶体管Tr27和Tr28之间、晶体管Tr27和电容性元件C22之间、晶体管Tr28和反相电路20的输出端(缓冲电路1的输出端OUT)之间、晶体管Tr27和反相器20的输出端(缓冲电路1的输出端OUT)之间、晶体管Tr26和高电压线LH之间，以及晶体管Tr28和低电压线LL之间。
在阈值校正电路21中的六个晶体管(晶体管Tr23到Tr28)的栅极中的每一个被连接到未示出的控制信号线，并且经由控制信号线，控制信号AZ1到AZ6输入到晶体管Tr23到Tr28的栅极。
操作
接下来，将描述在实施例中的缓冲电路1的操作。在下文中，将主要描述在缓冲电路1中的阈值校正(Vth消除)。
图2和图3描述了缓冲电路1的操作的示例。图2示出了包含在晶体管Tr21的栅极-源极电压Vgs中的阈值电压Vth1的消除操作的示例。图3出了包含在晶体管Tr22栅极-源极电压Vgs中的阈值电压Vth2消除操作的示例。
首先，将描述包含在晶体管Tr21的栅极-源极电压Vgs中的阈值电压Vth1的消除操作。如图2中的(A)所示，假定高电压线LH的电压是恒定值(Vdd)。
Vss输入到缓冲电路1的输入端IN(T1)。在接触点A(反相电路10的输出端)处的电压变成Vdd，并且晶体管Tr21被关断。所有的控制信号AZ1到AZ3是Vss，晶体管Tr23和Tr24被关断，并且晶体管Tr25被导通。接下来，控制信号AZ1和AZ3变成Vdd(T2)，晶体管Tr23被导通，而晶体管Tr25被关断。结果是，在接触点B处的电压变成Vss。然后，控制信号AZ1变成Vss(T3)，晶体管Tr23被关断，控制信号AZ2具有比Vdd稍大的电压值(T4)，并且，晶体管Tr24和Tr21被导通。电流在晶体管Tr24和Tr21中流动，并且，接触点B处的电压渐渐上升。当在接触点B处的电压变成Vdd+Vth1时，晶体管Tr21被关断。其使接触点B处电压的升高停止在Vdd+Vth1处，并且在接触点B的电压被保持在Vdd+Vth1。即，通过针对晶体管Tr21的栅极的一系列操作，晶体管Tr21的阈值电压Vth1或对应于晶体管Tr21的阈值电压Vth1的电压被设置为偏移电压。结果是，即便在晶体管Tr21的阈值电压Vth1变化的情形下，也根据缓冲电路1的输入端IN的Vss的输入脉冲，将Vss的输出脉冲准确地从缓冲电路1的输出端OUT输出，而没有在宽度上的变化。因此，使得在缓冲电路1的输出电压从Vdd到Vss的下降定时和从Vss到Vdd的上升定时二者处减少了变化。
接下来，将描述包括在晶体管Tr22的栅极-源极电压Vgs中的阈值电压Vth2的消除操作。在如图3中的(A)中所示的操作期间，假定高电压线LH的电压具有恒定值(Vdd)。
Vdd输入到缓冲电路1的输入端IN(T1)。在接触点A(反相电路10的输出端)处的电压变成Vss，并且晶体管Tr22被关断。此时，控制信号AZ4是Vdd，并且控制信号AZ5和AZ6二者是Vss。因此，晶体管Tr26、Tr27和Tr28被关断。接下来，控制信号AZ4变成Vss，另外，控制信号AZ6变成Vdd(T2)，并且，晶体管Tr26和Tr28被导通。结果是，在接触点C处的电压变成Vdd。然后，控制信号AZ4变成Vdd(T3)，晶体管Tr26被关断，控制信号AZ5具有比Vdd稍高的电压值(T4)，并且，晶体管Tr27和Tr22被导通。电流在晶体管Tr27和Tr22中流动，并且，在接触点C处的电压渐渐下降。当在接触点C处的电压变成Vss+Vth2时，晶体管Tr22被关断。其使接触点C电压的下降停止在Vss+Vth2处，并且在接触点C的电压被保持在Vss+Vth2。即，通过针对晶体管Tr22的栅极执行一系列操作，晶体管Tr22的阈值电压Vth2或对应于晶体管Tr22的阈值电压Vth2的电压被设置为偏移电压。结果是，即便在晶体管Tr22的阈值电压Vth2变化的情形下，也根据缓冲电路1的输入端IN的Vdd的输入脉冲，将Vdd的输出脉冲准确地从缓冲电路1的输出端OUT输出，而没有在宽度上的变化。因此，使得在缓冲电路1的输出电压从Vss到Vdd的上升定时和从Vdd到Vss的下降定时二者处减少了变化。
如上所述，在实施例的缓冲电路1中，晶体管Tr21的阈值电压Vth1或对应于晶体管Tr21的阈值电压Vth1的电压被设置为晶体管Tr21的栅极的偏移电压。另外，晶体管Tr22的阈值电压Vth2或对应于晶体管Tr22的阈值电压Vth2的电压被设置为晶体管Tr22的栅极的偏移电压。以此种方式，在缓冲电路1的输出电压的下降定时和缓冲电路1的输出电压的上升定时二者处减小了变化。
在将本实施例的缓冲电路1例如应用到有机EL显示设备的扫描器的输出级的情形下，迁移率校正时段可通过缓冲电路1的输出电压的脉冲宽度指定。由于以这种方式减小了迁移率校正时段中的变化，因此，减小了在发光时有机EL元件中流动的电流的变化，并且改善了亮度的均一性。
对第一实施例的修改
在上述实施例中，虽然晶体管Tr23、Tr24和Tr27是n型沟道的MOS晶体管并且晶体管Tr26是p型沟道的MOS晶体管，但是，晶体管的导通类型可以是相反的。具体地，如图4所示，晶体管Tr23、Tr24和Tr27可以是p型沟道的MOS晶体管，而晶体管Tr26可以是n型沟道的MOS晶体管。在这种情形下，例如，如图5和图6所示，控制信号AZ1、AZ2、AZ4和AZ5的信号波形是通过将图2和图3示出的控制信号AZ1、AZ2、AZ4和AZ5的信号波形反相所得到的。
第二实施例
接下来，将描述根据本发明的第二实施例的缓冲电路2(驱动电路)。图7描述了缓冲电路2的整体配置的示例。与缓冲电路1类似，缓冲电路2从输出端OUT输出具有与输入到输入端IN的脉冲信号几乎相同的相位的脉冲信号。缓冲电路2具有反相电路10(输出侧反相电路)和反相电路30(输出侧反相电路)。
反相电路30输出通过几乎将输入脉冲信号的波形反相所获得的脉冲信号。反相电路10和30被串联连接并被插入到高电压线LH和低电压线LL之间。反相电路30被置于关于反相电路10的输出端OUT侧，并且反相电路30的输出端对应于缓冲电路2的输出端OUT。反相电路10的输出端(对应于图中A的部分)被连接到反相电路30的输入端，并且缓冲电路2被建造，使得反相电路10的输出被输入到反相电路30。
在反相电路30所具有的电路配置中，阈值校正电路31被提供以替代在上述实施例中的反相电路20中的阈值校正电路21。阈值校正电路31具有通过消除上述实施例的阈值校正电路21中的晶体管Tr23和Tr26所获得的电路配置。在阈值校正电路31中，晶体管Tr24是第二导通类型的MOS晶体管，例如，p型沟道的MOS晶体管。
反相电路30具有替代高电压线LH的彼此独立的高电压线LH1和LH2，并且具有替代低电压线LL的彼此独立的低电压线LL1和LL2。高电压线LH1用于反相电路10，并且被连接到晶体管Tr11的源极或漏极(未连接到连接点A)。低电压线LL1用于反相电路10，并且被连接到晶体管Tr12的源极或漏极(未连接到连接点A)。高电压线LH2用于反相电路30，并且被连接到晶体管Tr21的源极或漏极(未连接到连接点D)。低电压线LL2用于反相电路30，并且被连接到晶体管Tr22的源极或漏极(未连接到连接点E)。
操作
接下来，将描述在实施例中的缓冲电路2的操作。在下文中，将主要描述在缓冲电路2中的阈值校(Vth消除)。
图8和图9描述了缓冲电路2的操作的示例。图8示出了将包括在晶体管Tr21中的栅极-源极电压Vgs中的阈值电压Vth1消除的操作的示例。图9将包括在晶体管Tr22中的栅极-源极电压Vgs中的阈值电压Vth2消除的操作的示例。
首先，将描述将包括在晶体管Tr21中的栅极-源极电压Vgs中的阈值电压Vth1消除的操作。如图8中的(A)所示，该实施例与第一个实施例非常不同，其在于在预定定时从Vdd下降到Vss的脉冲信号被施加到高电压线LH2。
Vss输入到缓冲电路2的输入端IN(T1)。在接触点A(反相电路10的输出端)处的电压变成Vdd，并且晶体管Tr21被关断。此时，控制信号AZ2等于Vdd，并且控制信号AZ3等于Vss。相应地，晶体管Tr24被关断，而晶体管Tr25被导通。接下来，高电压线LH2的电压从Vdd下降到Vss(T2)，在这之后，控制信号AZ2变成Vss(T3)，并且晶体管Tr24被导通。结果是，在接触点B处的电压变成Vss。然后，控制信号AZ3变成Vdd(T4)，晶体管Tr25被关断，并且在这之后，高电压线LH2的电压从Vss上升到Vdd(T5)。结果是，电流在晶体管Tr24和Tr21中流动。当在接触点B处的电压逐渐升高并变成Vdd+Vth1时，晶体管Tr21被关断。其使在接触点B处电压的升高停止在Vdd+Vth1处，并且在接触点B处的电压被保持在Vdd+Vth1。即，通过针对晶体管Tr21的栅极执行一系列的操作，晶体管Tr21的阈值电压Vth1或对应于晶体管Tr21的阈值电压Vth1的电压被设置为偏移电压。结果是，即便在晶体管Tr21的阈值电压Vth1变化的情形下，也根据缓冲电路2的输入端IN的Vss的输入脉冲，将Vss的输出脉冲准确地从缓冲器2的输出端OUT输出，而没有任何宽度变化。因此，使得变化在缓冲电路2的输出电压从Vdd到Vss的下降定时和从Vss到Vdd的上升定时二者均被减少。
接下来，将描述将包括在晶体管Tr22中的栅极-源极电压Vgs中的阈值电压Vth2消除的操作。如图9中的(A)所示，该实施例与第一个实施例非常不同，其在于在预定定时从Vss上升到Vdd的脉冲信号被施加到低电压线LL2。
Vdd输入到缓冲电路2的输入端IN(T1)。在接触点A(反相电路10的输出端)处的电压变成Vss，并且晶体管Tr22被关断。此时，控制信号AZ5等于Vss，并且控制信号AZ6等于Vdd。因此，晶体管Tr27被关断，而晶体管Tr28被导通。接下来，低电压线LL2的电压从Vss上升到Vdd(T2)，在这之后，控制信号AZ5变成Vdd(T3)，并且晶体管Tr27被导通。结果是，在接触点C处的电压变成Vdd。然后，控制信号AZ6变成Vss(T4)，晶体管Tr28被关断，并且在这之后，低电压线LL2的电压从Vdd下降到Vss(T5)。电流在晶体管Tr27和Tr22中流动，并且在接触点C处的电压逐渐下降。当在接触点C处的电压变成Vss+Vth2时，晶体管Tr22被关断。其使在接触点C处的电压下降停止在Vss+Vth2处，并且在接触点C处的电压被保持在Vss+Vth2。即，通过针对晶体管Tr22的栅极执行一系列的操作，晶体管Tr22的阈值电压Vth2或对应于晶体管Tr22的阈值电压Vth2的电压被设置为偏移电压。结果是，即便在晶体管Tr22的阈值电压Vth2变化的情形下，也根据Vdd到缓冲电路2的输入端IN的输入脉冲将Vdd的输出脉冲准确地从缓冲器2的输出端OUT输出，而没有任何宽度变化。因此，使得变化在缓冲电路2的输出电压从Vss到Vdd的上升定时和从Vdd到Vss的下降定时二者均被减少。
如上所述，在实施例的缓冲电路2中，晶体管Tr21的阈值电压Vth1或对应于晶体管Tr21的阈值电压Vth1的电压被设置为晶体管Tr21的栅极的偏移电压。另外，晶体管Tr22的阈值电压Vth2或对应于晶体管Tr22的阈值电压Vth2的电压被设置为晶体管Tr22的栅极的偏移电压。以这种方式，变化在缓冲电路2的输出电压的下降定时和缓冲电路2的输出电压的上升定时二者被减少。
在将实施例的缓冲电路2应用到例如有机EL显示设备的扫描器的输出级的情形下，迁移率校正时段可以通过缓冲电路2的输出电压的脉冲宽度来指定。由于迁移率校正时段中的变化以这种方式被减少，因此，在发光时在有机EL元件中流动的电流的变化被较少，并且发光的均一性被改善了。
对第二实施例的修改
虽然在第二实施例中晶体管Tr24是p型沟道的MOS晶体管，并且晶体管Tr27是n型沟道的MOS晶体管，但是晶体管的导通类型可以是相反的。具体地，如图10所示，晶体管Tr24可以是n型沟道的MOS晶体管，而Tr27可以是p型沟道的MOS晶体管，在这种情形下，例如，如图11和图12所示，控制信号AZ2和AZ5的信号波形通过将如图8和图9所示的控制信号AZ2和AZ5的信号波形反相所得。
应用示例
图13示出了作为根据实施例的缓冲电路1和2的应用的示例的显示设备100的生成配置的示例。显示设备100例如具有显示面板110(显示部件)和驱动电路120(驱动部件)。
显示面板110
显示面板110具有显示区域110A，其中，发光颜色不同的三种有机EL元件111R、111G和111B被二维布置。显示区域110A是用于利用从有机EL元件111R、111G和111B发出的光来显示视频图像的区域。有机EL元件111R是发射红色光的有机EL元件，有机EL元件111G是发射绿色光的有机EL元件，以及有机EL元件111B是发射蓝色光的有机EL元件。在下述中，作为有机EL元件111R、111G，和111B的总称，有机EL元件111将被恰当应用。
图14示出了在显示区域110A中的电路配置的示例和写入线驱动电路124(将稍后描述)的示例。在显示区域110A中，多个像素电路112成对二维地与有机EL元件111一起布置。在应用示例中，一对有机EL元件111和像素电路112形成像素113。更具体地，如图13所示，一对有机EL元件111R和像素电路112形成用于红色的一个像素113R，一对有机EL元件111G和像素电路112形成用于绿色的一个像素113G，并且，一对有机EL元件111B和像素电路112形成用于蓝色的一个像素113B。另外，彼此相互邻接的三个像素113R、113G，和113B形成一个显示像素114。
像素电路112中的每一个例如包括：驱动晶体管Tr1，用于控制在有机EL元件111中流动的电流；写入晶体管Tr2，用于将信号线DTL的电压施加到驱动晶体管Tr1；以及保持电容Cs，并且具有2Tr1C的电路配置。驱动晶体管Tr1和写入晶体管Tr2例如是n型沟道MOS型的薄膜晶体管(TFT)。驱动晶体管Tr1和写入晶体管Tr2可以例如是p型沟道MOS型的TFT。
在显示区域110A，多个写入线WSL(扫描线)布置成行，而多个信号线DTL布置成列。另外，在显示区域110A中，多个电源线PSL(被提供电源电压的构件)沿着写入线WSL一起布置成行。一个有机EL元件111设置在信号线DTL和写入线WSL的交叉点附近。信号线DTL中的每一个被连接到信号线驱动电路123(稍后描述)的输出端(未示出)和写入晶体管Tr2的漏极或源极。写入线WSL中的每一个被连接到写入线驱动电路123(稍后描述)的输出端(未示出)和写入晶体管Tr2的栅极(未示出)。电源线PSL中的每一个被连接到电源驱动电路125(稍后描述)的输出端(未示出)和驱动晶体管Tr1的漏极或源极(未示出)。写入晶体管Tr2的漏极或源极(未连接到信号线DTL)被连接到驱动晶体管Tr1的栅极(未示出)和保持电容Cs的一端。写入晶体管Tr1的漏极或源极(未连接到电源线PSL)和保持电容Cs的另一端被连接到有机EL元件111的阳极(未示出)。有机EL元件111的阴极(未示出)例如被连接到地线GND。
驱动电路120
现将参照图13和图14来描述在驱动电路120中的电路。驱动电路120具有定时生成电路121、视频信号处理电路122、信号线驱动电路123、写入线驱动电路124，和电源线驱动电路125。
定时生成电路121执行控制，使得视频信号处理电路122、信号线驱动电路123、写入线驱动电路124，和电源线驱动电路125互锁地操作。定时生成电路121根据从外部输入的同步信号120B(与之同步)来向上述电路例如输出控制信号121A。
视频信号处理电路122对从外部输入的视频信号120A执行预定校正，并将已校正的视频信号122A输出到信号线驱动电路123。预定校正的示例包括伽马校正和过驱动校正。
信号线驱动电路123将从视频信号处理电路122输入的视频信号122A(信号电压Vsig)施加到信号线DTL，从而将数据写入到将被选择的像素113中。写入指将预定电压施加到驱动晶体管Tr1的栅极。
信号线驱动电路123例如包括移位寄存器(未示出)，并且具有与像素113的每一列逐级对应的缓冲电路(未示出)。根据控制信号121A的输入(与之同步)，信号线驱动电路123向信号线DTL输出两类电压(Vofs和Vsig)。具体地，信号线驱动电路123经由连接到像素113的信号线DTL顺序地向由写入线驱动电路124选择的像素113提供两种电压(Vofs和Vsig)。
偏移电压Vofs具有低于有机EL元件111的阈值电压Ve1的电压值。信号电压Vsig具有对应于视频信号122A的电压值。信号电压Vsig的最小电压具有低于偏移电压Vofs的电压值，而信号电压Vsig的最大电压具有高于偏移电压Vofs的电压值。
写入线驱动电路124例如包括移位寄存器(未示出)，并且具有与像素113的每一行逐级对应的缓冲电路1或2(未示出)。根据控制信号121A的输入(与之同步)，信号线驱动电路124向写入线WSL输出两类电压(Vdd和Vss)。具体地，写入线驱动电路124经由连接到像素113的写入线WSL向将被驱动的像素113提供两种电压(Vdd和Vss)，以控制写入晶体管Tr2。
电压Vdd具有等于或大于写入晶体管Tr2的导通状态电压的值。Vdd是在关闭(light-off)或阈值校正(稍后描述)时从写入线驱动电路124输出的电压值。Vss的值比写入晶体管Tr2的导通状态电压低并比Vdd低。
电源线驱动电路125例如包括移位寄存器(未示出)，并具有与像素113的每一行逐级对应的缓冲电路(未示出)。根据控制信号121A的输入(与之同步)，电源线驱动电路125输出两种类型的电压(VccH和VccL)。具体地，写入线驱动电路125经由连接到像素113的电源线PSL来向将被驱动的像素113提供两种电压(VccH和VccL)，以控制有机EL元件111的发光和关闭。
电压VccL的值低于通过将有机EL元件111的阈值电压Ve1和有机EL元件111的阴极电压Vca相加所获得的电压(Ve1+Vca)。VccH是等于或者大于电压(Ve1+Vca)的值。
接下来，将描述应用示例的显示设备100的操作(关闭到发光的操作)的示例。在应用示例中，阈值电压Vth和迁移率μ的波动的校正操作是为了即便当驱动晶体管Tr1的阈值电压Vth或迁移率μ随时间变化时，也保持有机EL元件的发光亮度为恒定的，而不受到波动的影响。
图15描述了被施加到像素电路112的电压的波形的示例和在驱动晶体管Tr1中的栅极电压Vg和源极电压Vs中的变化的示例。在图15中的(A)描述了一种状态，其中，信号电压Vsig和偏移电压Vofs被施加到信号线DTL。在图15中的(B)描述了一种状态，其中，用于导通驱动晶体管Tr1的电压Vdd和用于关断驱动晶体管Tr1的电压Vss被施加到写入线WSL。在图15中的(C)描述了一种状态，其中，高电压VccH和低电压VccL被施加到电源线PSL。另外在图15中的(D)和(E)描述了一种状态，其中，驱动晶体管Tr1的栅极电压Vg和源极电压Vs根据施加到电源线PSL、信号线DTL，和写入线WSL的电压而改变。
Vth校正准备时段
首先，Vth校正被准备。具体地，当写入线WSL的电压是Voff时，信号线DTL的电压是Vsig，并且电源线PSL的电压是VccH(即，当有机EL元件111发光时)，电源线驱动电路125将电源线DSL中的电压由VccH降到VccL(T1)。相应地，源极电压Vs变成VccL，并且有机EL元件111被关断。接下来，信号线驱动电路123将信号线DTL的电压从Vsig切换到Vofs，并且，当电源线DSL的电压等于VccH时，写入线驱动电路124将写入线WSL的电压由Voff提升到Von。结果是，栅极电压从Vg下降到Vofs。在电源线驱动电路125和信号线驱动电路123中，施加到电源线PSL和信号线DTL的电压(VccL和Vofs)被设置，使得栅极-源极电压Vgs(＝Vofs-VccL)变得比驱动晶体管Tr1的阈值电压Vth大。
第一Vth校正时段
接下来，Vth校正被执行。具体地，在信号线DTL的电压等于Vofs的时段期间，电源线驱动电路125将电源线PSL的电压由VccL提升到VccH(T2)。电流Ids在驱动晶体管Tr1的漏极和源极间流动，并且源极电压Vs上升。在这之后，在信号线驱动电路123将信号线DTL的电压由Vofs切换到Vsig之前，写入线驱动电路124将写入线WSL的电压由Von降到Voff(T3)。这使得驱动晶体管Tr1的栅极浮动(float)，并且Vth校正停止。
第一Vth校正暂停时段
在Vth校正暂停的时段期间，例如，在不同于受到Vth校正的行(像素)的行(像素)中，信号线DTL的电压被采样。此时，由于在受到Vth校正的行(像素)中，源极电压Vs比Vofs-Vth低，因此同样在Vth校正暂停时段，电流Ids在受到Vth校正的行(像素)中的驱动晶体管Tr1的漏极和源极之间流动，源极电压Vs升高，并且由于经由保持电容Cs的耦合，栅极电压Vg也升高。
第二Vth校正时段
接下来，Vth校正被再次执行。具体地，在信号线DTL的电压等于Vofs并且可以进行Vth校正的时段期间，写入线驱动电路124将写入线WSL的电压从Voff升高到Von，并且驱动晶体管Tr1的栅极被设置到Vofs(T4)。在源极电压Vs比Vofs-Vth低的情形下(Vth校正还未完成的情形)，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，直到驱动晶体管Tr1被切断为止(直到栅极-源极电压Vgs变成Vth)。在这之后，在信号线驱动电路123将信号线DTL的电压从Vofs切换到Vsig之前，写入线驱动电路124将写入线WSL的电压从Von降到Voff(T5)。由于驱动晶体管Tr1的栅极浮动，因此无论信号线DTL的电压的大小如何变化，栅极-源极电压Vgs都保持恒定。
在Vth校正时段，在保持电容Cs被充电到Vth并且栅极-源极电压Vgs变成Vth的情形下，驱动电路120完成Vth校正。但是，在栅极-源极电压Vgs未达到Vth的情形下，驱动电路120重复执行Vth校正，并且直到栅极-源极电压Vgs达到Vth时，Vth校正才暂停。
写入/μ校正时段
在完成Vth校正暂停时段之后，写入和μ校正被执行。具体地，在信号线DTL的电压等于Vsig的时段期间，写入线驱动电路124将写入线WSL的电压从Voff升高到Von(T6)并且将驱动晶体管Tr1的栅极连接到信号线DTL。驱动晶体管Tr1的栅极电压Vg变得等于信号线DTL的电压Vsig。在此阶段，有机EL元件111的阳极电压依旧小于有机EL元件111的阈值电压Ve1，并且有机EL元件111被切断。因此，电流Ids在有机EL元件111的设备电容(未示出)中流动，并且该设备电容被充电。源极电压Vs仅升高了ΔVx，并且最终，栅极-源极电压Vgs变成Vsig+Vth-ΔVx。以这种方式，μ校正被与写入同时执行。驱动晶体管Tr1的迁移率μ越高，ΔVx变得越大。因此，通过在发光前将栅极-源极电压Vgs设置为仅少ΔVx，在迁移率μ中的变化被逐像素113地消除。
发光时段
最后，写入线驱动电路124将写入线WSL的电压从Von降到Voff(T8)。驱动晶体管Tr1的栅极变成浮动，电流Ids在驱动晶体管Tr1的漏极和源极之间流动，并且源极电压Vs升高。结果是，等于或高于阈值电压Ve1的电压被施加到有机EL元件111，并且有机EL元件111以所希望的亮度发光。
在应用示例的显示设备100中，如上所述，在每个像素113中的像素电路112被如上所述地开/关控制着，驱动电流被注入到每个像素113中的有机EL元件111，空穴和电子被再次组合，并且发生光发射。所生成的光被带到外部。结果是，图像被显示在显示面板110的显示区域110A上。
在过去，在有源矩阵类型的显示设备中，在扫描电路中的缓冲电路通常通过如图17所示的串联连接两个反相电路210和220而被建造。但是，在缓冲电路200中，例如，如图18所示，当p型沟道的MOS晶体管的阈值电压Vth1仅改变ΔVth1时，输出OUT的电压Vout的升高定时仅移动Δt1。在缓冲电路200中，例如，如图18所示，当n型沟道的MOS晶体管的阈值电压Vth2仅改变ΔVth2时，输出OUT的电压Vout的下降定时仅移动Δt2。因此，例如，在输出OUT的上升定时和下降定时变化并且迁移率校正时段ΔT仅变化Δt1+Δt2的情形下，例如，如图19所示，在发光时的电流Ids仅变化ΔIds，并且该变化变成亮度中的变化。
在另一方面，在应用示例中，根据前述实施例的缓冲电路1或2被用在写入线驱动电路124的输出级。结果是，迁移率校正时段被缓冲电路1或2的输出电压的脉冲宽度指定，使得在发光时流动在有机EL元件111中的电流Ids中的变化减小了，并且发光的均一性被改善了。
虽然本发明已经通过实施例和应用示例被说明，但是，本发明并不限于前述实施例，而是可以被以多种方式修改。
例如，在应用示例中，根据实施例的缓冲电路1或2被用于写入线驱动电路124的输出级。缓冲电路1或2可以被用于电源线驱动电路125的输出级，从而替代写入线驱动电路124的输出级，或者应用于写入线驱动电路124的输出级和电源线驱动电路125的输出级二者。
在前述实施例等中，在阈值校正操作之前，晶体管Tr22的栅极电压低于Vdd+Vth1，并且在阈值校正操作之前，晶体管Tr21的栅极电压高于Vss+Vth1是足够的。因此，在阈值校正操作之前设置晶体管Tr22的栅极电压时，可使用除了高电压线LH和LH2之外的电压线。在阈值校正操作之前设置晶体管Tr21的栅极电压时，可使用除了低电压线LL和LL2之外的电压线。
由于晶体管Tr21和Tr22的栅极电压由电容性元件C21和C22所保持，因此，在应用示例中，在缓冲电路1和2上的阈值校正操作可以每个场或每几个场执行一次。在每几个场一次地对缓冲电路1或2执行阈值校正操作的情形下，阈值校正操作的数量可被减少，并且可降低功率消耗。
在前述等实施例中，阈值校正操作直到晶体管Tr21和Tr22的栅极电压变得稳定时才执行，阈值校正操作可在晶体管Tr21和Tr22变得稳定之前被停止。例如，在对晶体管Tr21的阈值校正操作期间，晶体管Tr21的迁移率μ越高，晶体管Tr21的栅极电压的下降速度越快。因此，在阈值校正操作中的某个时刻，晶体管Tr21的迁移率μ越高，晶体管Tr21的栅极电压变得越低，并且，晶体管Tr21的迁移率μ越低，则晶体管Tr21的栅极电压变得越高。当阈值校正操作在此刻完成时，晶体管Tr21的迁移率μ越高，晶体管Tr21的栅极-源极电压Vgs变得越窄，并且晶体管Tr21的迁移率μ越低，晶体管Tr21的栅极-源极电压Vgs变得越宽。即，通过在中途完成阈值校正操作，晶体管Tr21的迁移率μ被校正。晶体管Tr22类似于晶体管Tr21。因此，阈值校正操作可在中途被完成，并且晶体管Tr21和Tr22的迁移率μ可被校正。
本申请包括涉及2009年12月25日向日本专利局递交的第JP 2009-295550号日本优先权专利申请所公开的主题，其全部内容通过引用被结合于此。
本领域的技术人员应当理解，在所附权利要求及其等同物的范围内，取决于设计要求和其他因素，可进行多种修改、组合、子组合和变更。

Claims (6)

1.一种驱动电路，所述驱动电路包括彼此串联连接并被插入到高电压线和低电压线之间的输入侧反相电路和输出侧反相电路， 
其中，所述输出侧反相电路包括： 
第一晶体管，该第一晶体管的漏极连接到所述高电压线侧，源极连接到所述输出侧反相电路的输出侧； 
第二晶体管，该第二晶体管的漏极连接到所述低电压线侧，源极连接到所述输出侧反相电路的输出侧；以及 
校正电路，该校正电路校正所述第一和第二晶体管的栅极电压，
其中，所述校正电路针对所述第一晶体管的栅极，将所述第一晶体管的阈值电压或对应于所述第一晶体管的阈值电压的电压设置为针对所述第一晶体管的偏移电压，并且针对所述第二晶体管的栅极，将所述第二晶体管的阈值电压或对应于所述第二晶体管的阈值电压的电压设置为针对所述第二晶体管的偏移电压。 
2.如权利要求1所述的驱动电路，其中，所述校正电路包括： 
第三晶体管，该第三晶体管的源极或漏极被连接到所述第一晶体管的栅极侧，并且该第三晶体管未连接到所述第一晶体管的栅极侧的源极或漏极被连接到所述第一晶体管的源极侧； 
第四晶体管，该第四晶体管的源极或漏极被连接到所述第一晶体管的源极侧，并且该第四晶体管未连接到所述第一晶体管的源极侧的源极或漏极被连接到所述输出侧反相器的输出侧；以及 
第一电容性元件，该第一电容性元件的一端被连接到所述第一晶体管的栅极侧，并且该第一电容性元件的另一端被连接到所述输出侧反相器的输入侧。 
3.如权利要求2所述的驱动电路，其中，所述校正电路还包括第五晶体管，该第五晶体管的源极或漏极被连接到所述第一晶体管的栅极侧，并且该第五晶体管的未连接到所述第一晶体管的栅极侧的源极或漏极被连接到所述第二晶体管的漏极侧。 
4.如权利要求1所述的驱动电路，其中，所述校正电路还包括： 
第六晶体管，该第六晶体管的源极或漏极被连接到所述第二晶体管的栅极侧，并且该第六晶体管的未连接到所述第二晶体管的栅极侧的源极或漏极被连接到所述第二晶体管的源极侧； 
第七晶体管，该第七晶体管的源极或漏极被连接到所述第二晶体管的源极侧，并且该第七晶体管的未连接到所述第二晶体管的源极侧的源极或漏极被连接到所述输出侧反相器的输出侧；以及 
第二电容性元件，该第二电容性元件的一端被连接到所述第二晶体管的栅极侧，并且该第二电容性元件的另一端被连接到所述输出侧反相器的输入侧。 
5.如权利要求4所述的驱动电路，其中，所述校正电路还包括第八晶体管，该第八晶体管的源极或漏极被连接到所述第二晶体管的栅极侧，并且该第八晶体管的未连接到所述第二晶体管的栅极侧的源极或漏极被连接到所述第一晶体管的漏极侧。 
6.一种显示设备，包括： 
显示部件，该显示部件包括多个布置成行的扫描线、多个布置成列的信号线，以及多个布置成矩阵的像素；以及 
驱动部件，用于驱动所述像素， 
其中，所述驱动部件具有多个以一一对应方式针对所述扫描线而设置的驱动电路， 
所述驱动电路具有彼此串联连接并被插入到高电压线和低电压线之间的输入侧反相电路和输出侧反相电路，以及 
所述输出侧反相电路包括： 
第一晶体管，该第一晶体管的漏极被连接到所述高电压线侧，并且该第一晶体管的源极被连接到所述输出侧反相电路的输出侧； 
第二晶体管，该第二晶体管的漏极被连接到所述低电压线侧，并且该第二晶体管的源极被连接到所述输出侧反相电路的输出侧；以及 
校正电路，用于校正所述第一和第二晶体管的栅极电压， 
其中，所述校正电路针对所述第一晶体管的栅极，将所述第一晶体管 的阈值电压或对应于所述第一晶体管的阈值电压的电压设置为针对所述第一晶体管的偏移电压，并且针对所述第二晶体管的栅极，将所述第二晶体管的阈值电压或对应于所述第二晶体管的阈值电压的电压设置为针对所述第二晶体管的偏移电压。 
CN201010620588.2A 2009-12-25 2010-12-20 驱动电路和显示设备 Expired - Fee Related CN102110413B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009295550 2009-12-25
JP2009-295550 2009-12-25

Publications (2)

Publication Number Publication Date
CN102110413A CN102110413A (zh) 2011-06-29
CN102110413B true CN102110413B (zh) 2014-05-28

Family

ID=44174550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010620588.2A Expired - Fee Related CN102110413B (zh) 2009-12-25 2010-12-20 驱动电路和显示设备

Country Status (3)

Country Link
US (2) US8866718B2 (zh)
JP (1) JP2011150270A (zh)
CN (1) CN102110413B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011150270A (ja) * 2009-12-25 2011-08-04 Sony Corp 駆動回路および表示装置
JP2011135523A (ja) * 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置
JP5532301B2 (ja) * 2009-12-25 2014-06-25 ソニー株式会社 駆動回路および表示装置
CN102201197A (zh) * 2010-03-23 2011-09-28 索尼公司 驱动电路和显示装置
CN104269137B (zh) * 2014-10-13 2016-08-24 上海天马有机发光显示技术有限公司 一种反相器、驱动电路和显示面板
CN104517571B (zh) * 2014-12-16 2017-06-16 上海天马有机发光显示技术有限公司 反相器及驱动电路、显示面板、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101192370A (zh) * 2006-12-01 2008-06-04 索尼株式会社 显示装置
CN101266752A (zh) * 2007-03-16 2008-09-17 索尼株式会社 显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
JP3552500B2 (ja) * 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP4357936B2 (ja) * 2002-11-20 2009-11-04 株式会社半導体エネルギー研究所 半導体装置
JP4830504B2 (ja) * 2006-01-18 2011-12-07 ソニー株式会社 レベル変換回路および表示装置
JP4915195B2 (ja) 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP4425264B2 (ja) * 2006-12-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 走査線駆動回路
JP2008310127A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2011150270A (ja) * 2009-12-25 2011-08-04 Sony Corp 駆動回路および表示装置
JP5532301B2 (ja) * 2009-12-25 2014-06-25 ソニー株式会社 駆動回路および表示装置
JP2011135523A (ja) * 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101192370A (zh) * 2006-12-01 2008-06-04 索尼株式会社 显示装置
CN101266752A (zh) * 2007-03-16 2008-09-17 索尼株式会社 显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-151892A 2008.07.03

Also Published As

Publication number Publication date
US8866718B2 (en) 2014-10-21
CN102110413A (zh) 2011-06-29
US20110157119A1 (en) 2011-06-30
JP2011150270A (ja) 2011-08-04
US20110234567A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
US9959801B2 (en) Display device and method for driving same with light-emission enable signal switching unit
US7868880B2 (en) Display apparatus and drive control method thereof
EP2309478B1 (en) Display apparatus and method of driving the same
TWI602169B (zh) 掃描驅動器及使用其之有機發光二極體顯示器
CN102110413B (zh) 驱动电路和显示设备
CN102592539A (zh) 发射控制线驱动器以及使用该驱动器的有机发光显示器
JP2008039799A (ja) 表示装置及びその駆動制御方法
CN102110415A (zh) 驱动电路和显示设备
CN102074187A (zh) 显示器件、驱动显示器件的方法以及电子设备
CN105609051B (zh) 一种像素电路、显示面板及显示装置
WO2021082970A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
US11217179B2 (en) Scan driver and display device including the same
CN102208169B (zh) 倒相电路及显示器
US8284182B2 (en) Inverter circuit and display device
CN102214436B (zh) 反相器电路和显示装置
US20090195530A1 (en) Display drive apparatus, and display apparatus and display drive method thereof
JP2015222327A (ja) 表示装置の駆動方法および表示装置
CN102110414B (zh) 驱动电路和显示设备
CN114550655B (zh) 显示装置
JP2011229136A (ja) インバータ回路および表示装置
CN102063862B (zh) 显示器件、驱动显示器件的方法和电子单元
JP2021504757A (ja) 液晶表示パネル及びそのｅｏａモジュール
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
JP4780121B2 (ja) 表示駆動装置、表示装置及びその表示駆動方法
CN102201197A (zh) 驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150812

Address after: Tokyo, Japan

Patentee after: JOLED Inc.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140528