JP2011150270A - 駆動回路および表示装置 - Google Patents
駆動回路および表示装置 Download PDFInfo
- Publication number
- JP2011150270A JP2011150270A JP2010066383A JP2010066383A JP2011150270A JP 2011150270 A JP2011150270 A JP 2011150270A JP 2010066383 A JP2010066383 A JP 2010066383A JP 2010066383 A JP2010066383 A JP 2010066383A JP 2011150270 A JP2011150270 A JP 2011150270A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- source
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 abstract description 4
- 238000005401 electroluminescence Methods 0.000 description 54
- 238000010586 diagram Methods 0.000 description 24
- 230000004044 response Effects 0.000 description 10
- 238000003860 storage Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008033 biological extinction Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】バッファ回路1は、互いに直列に接続されたインバータ回路10およびインバータ回路20を備えている。インバータ回路20は、並列関係にあるトランジスタTr21およびトランジスタTr22と、これらのトランジスタTr21,Tr22のゲート電圧Vgの補正を行う閾値補正回路21を有する。閾値補正回路21は、トランジスタTr21のゲートに対して、トランジスタTr21の閾値電圧Vth1またはトランジスタTr21の閾値電圧Vth1に対応する電圧をオフセットとして設定する。閾値補正回路21は、さらに、トランジスタTr22のゲートに対して、トランジスタTr22の閾値電圧Vth2(図示せず)またはトランジスタTr22の閾値電圧Vth2に対応する電圧をオフセットとして設定する。
【選択図】図1
Description
1.第1の実施の形態(図1〜図6)
2.第2の実施の形態(図7〜図12)
3.第3の実施の形態(図13〜図18)
4.適用例(図19〜図21)
5.従来技術の説明(図21〜図25)
[構成]
図1は、本発明の第1の実施の形態に係るバッファ回路1(駆動回路)の全体構成の一例を表したものである。バッファ回路1は、入力端INに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端OUTから出力するものである。バッファ回路1は、インバータ回路10(入力側インバータ回路)およびインバータ回路20(出力側インバータ回路)を備えている。
次に、本実施の形態のバッファ回路1の動作について説明する。以下では、主として、バッファ回路1における閾値補正(Vthキャンセル)について説明する。
上記実施の形態では、トランジスタTr23,Tr24,Tr27がnチャネル型のMOSトランジスタとなっており、かつトランジスタTr26がpチャネル型のMOSトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図4に示したように、トランジスタTr23,Tr24,Tr27がpチャネル型のMOSトランジスタとなっており、かつトランジスタTr26がnチャネル型のMOSトランジスタとなっていてもよい。ただし、その場合には、例えば、図5、図6に示したように、制御信号AZ1,AZ2,AZ4,AZ5の信号波形を、図2、図3に示した制御信号AZ1,AZ2,AZ4,AZ5の信号波形を反転させた波形とすることが必要である。
次に、本発明の第2の実施の形態に係るバッファ回路2(駆動回路)について説明する。図7は、バッファ回路2の全体構成の一例を表したものである。バッファ回路2は、上記のバッファ回路1と同様、入力端INに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端OUTから出力するものである。バッファ回路2は、インバータ回路10(入力側インバータ回路)およびインバータ回路30(出力側インバータ回路)を備えている。
次に、本実施の形態のバッファ回路2の動作について説明する。以下では、主として、バッファ回路2における閾値補正(Vthキャンセル)について説明する。
上記第2の実施の形態では、トランジスタTr24がpチャネル型のMOSトランジスタとなっており、かつトランジスタTr27がnチャネル型のMOSトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図10に示したように、トランジスタTr24がnチャネル型のMOSトランジスタとなっており、かつトランジスタTr27がpチャネル型のMOSトランジスタとなっていてもよい。ただし、その場合には、例えば、図11、図12に示したように、制御信号AZ2,AZ5の信号波形を、図8、図9に示した制御信号AZ2,AZ5の信号波形を反転させた波形とすることが必要である。
次に、本発明の第3の実施の形態に係るバッファ回路3(駆動回路)について説明する。図13は、バッファ回路3の全体構成の一例を表したものである。バッファ回路3は、上記のバッファ回路1と同様、入力端INに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端OUTから出力するものである。バッファ回路3は、インバータ回路10(入力側インバータ回路)およびインバータ回路40(出力側インバータ回路)を備えている。
次に、本実施の形態のバッファ回路3の動作について説明する。以下では、主として、バッファ回路3における閾値補正(Vthキャンセル)について説明する。
上記第3の実施の形態では、トランジスタTr24がnチャネル型のMOSトランジスタとなっており、かつトランジスタTr27がpチャネル型のMOSトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図16に示したように、トランジスタTr24がpチャネル型のMOSトランジスタとなっており、かつトランジスタTr27がnチャネル型のMOSトランジスタとなっていてもよい。ただし、その場合には、例えば、図17、図18に示したように、制御信号AZ2,AZ5の信号波形を、図14、図15に示した制御信号AZ2,AZ5の信号波形を反転させた波形とすることが必要である。
図19は、上記各実施の形態に係るバッファ回路1〜3の適用例の一例である表示装置100の全体構成の一例を表したものである。この表示装置100は、例えば、表示パネル110(表示部)と、駆動回路120(駆動部)とを備えている。
表示パネル110は、発光色の互いに異なる3種類の有機EL素子111R,111G,111Bが2次元配置された表示領域110Aを有している。表示領域110Aとは、有機EL素子111R,111G,111Bから発せられる光を利用して映像を表示する領域である。有機EL素子111Rは赤色光を発する有機EL素子であり、有機EL素子111Gは緑色光を発する有機EL素子であり、有機EL素子111Bは青色光を発する有機EL素子である。なお、以下では、有機EL素子111R,111G,111Bの総称として有機EL素子111を適宜、用いるものとする。
図20は、表示領域10A内の回路構成の一例を、後述の書込線駆動回路124の一例と共に表したものである。表示領域110A内には、複数の画素回路112が個々の有機EL素子111と対となって2次元配置されている。なお、本適用例では、一対の有機EL素子111および画素回路112が1つの画素113を構成している。より詳細には、図19に示したように、一対の有機EL素子111Rおよび画素回路112が1つの赤色用の画素113Rを構成し、一対の有機EL素子111Gおよび画素回路112が1つの緑色用の画素113Gを構成し、一対の有機EL素子111Bおよび画素回路112が1つの青色用の画素113Bを構成している。さらに、互いに隣り合う3つの画素113R,113G,113Bが1つの表示画素114を構成している。
次に、駆動回路120内の各回路について、図19、図20を参照して説明する。駆動回路120は、タイミング生成回路121、映像信号処理回路122、信号線駆動回路123、書込線駆動回路124、および電源線駆動回路125を有している。
まず、Vth補正の準備を行う。具体的には、書込線WSLの電圧がVoffとなっており、信号線DTLの電圧がVsigとなっており、電源線DSLの電圧がVccHとなっている時(つまり有機EL素子111が発光している時)に、電源線駆動回路125が電源線DSLの電圧をVccHからVccLに下げる(T1)。すると、ソース電圧VsがVccLとなり、有機EL素子111が消光する。次に、信号線駆動回路123が信号線DTLの電圧をVsigからVofsに切り替えたのち、電源線DSLの電圧がVccHとなっている間に、書込線駆動回路124が書込線WSLの電圧をVoffからVonに上げる。すると、ゲート電圧VgがVofsに下がる。このとき、ゲート−ソース間電圧Vgs(=Vofs−VccL)が駆動トランジスタTr1の閾値電圧Vthよりも大きくなるように、電源線駆動回路125および信号線駆動回路123では、電源線DSLおよび信号線DTLへの印加電圧(VccL、Vofs)が設定されている。
次に、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源線駆動回路125が電源線DSLの電圧をVccLからVccHに上げる(T2)。すると、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、信号線駆動回路123が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路124が書込線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTr1のゲートがフローティングとなり、Vthの補正が停止する。
Vth補正が休止している期間中は、例えば、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、このとき、先のVth補正を行った行(画素)において、ソース電圧VsがVofs−Vthよりも低いので、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
次に、Vth補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書込線駆動回路124が書込線WSLの電圧をVoffからVonに上げ、駆動トランジスタTr1のゲートをVofsにする(T4)。このとき、ソース電圧VsがVofs−Vthよりも低い場合(Vth補正がまだ完了していない場合)には、駆動トランジスタTr1がカットオフするまで(ゲート−ソース間電圧VgsがVthになるまで)、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れる。その後、信号線駆動回路123が信号線DTLの電圧をVofsからVsigに切り替える前に、書込線駆動回路124が書込線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTr1のゲートがフローティングとなるので、ゲート−ソース間電圧Vgsを信号線DTLの電圧の大きさに拘わらず一定に維持することができる。
Vth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書込線駆動回路124が書込線WSLの電圧をVoffからVonに上げ(T6)、駆動トランジスタTr1のゲートを信号線DTLに接続する。すると、駆動トランジスタTr1のゲート電圧Vgが信号線DTLの電圧Vsigとなる。このとき、有機EL素子111のアノード電圧はこの段階ではまだ有機EL素子111の閾値電圧Velよりも小さく、有機EL素子111はカットオフしている。そのため、電流Idsは有機EL素子111の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVxだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVxとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタTr1の移動度μが大きい程、ΔVxも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVxだけ小さくすることにより、画素113ごとの移動度μのばらつきを取り除くことができる。
最後に、書込線駆動回路124が書込線WSLの電圧をVonからVoffに下げる(T8)。すると、駆動トランジスタTr1のゲートがフローティングとなり、駆動トランジスタTr1のドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子111に閾値電圧Vel以上の電圧が印加され、有機EL素子111が所望の輝度で発光する。
Claims (9)
- 互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を備え、
前記出力側インバータ回路は、
ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第1トランジスタと、
ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第2トランジスタと、
前記第1トランジスタおよび前記第2トランジスタのゲート電圧の補正を行う補正回路と
を有する
駆動回路。 - 前記補正回路は、前記第1トランジスタのゲートに対して、前記第1トランジスタの閾値電圧または前記第1トランジスタの閾値電圧に対応する電圧をオフセットとして設定すると共に、前記第2トランジスタのゲートに対して、前記第2トランジスタの閾値電圧または前記第2トランジスタの閾値電圧に対応する電圧をオフセットとして設定する
請求項1に記載の駆動回路。 - 前記補正回路は、
ソースまたはドレインが前記第1トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第1トランジスタのゲート側に未接続の方が前記第1トランジスタのソース側に接続された第3トランジスタと、
一方が前記第1トランジスタのゲート側に接続され、かつ他方が前記出力側インバータの入力側に接続された第1容量素子と
を有する
請求項2に記載の駆動回路。 - 前記補正回路は、ソースまたはドレインが前記第1トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第1トランジスタのソース側に未接続の方が前記出力側インバータの出力側に接続された第4トランジスタをさらに有する
請求項3に記載の駆動回路。 - 前記補正回路は、ソースまたはドレインが前記第1トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第1トランジスタのゲート側に未接続の方が前記第2トランジスタのドレイン側に接続された第5トランジスタをさらに有する
請求項4に記載の駆動回路。 - 前記補正回路は、
ソースまたはドレインが前記第2トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第2トランジスタのゲート側に未接続の方が前記第2トランジスタのソース側に接続された第6トランジスタと、
一方が前記第2トランジスタのゲート側に接続され、かつ他方が前記出力側インバータの入力側に接続された第2容量素子と
を有する
請求項2または請求項3に記載の駆動回路。 - 前記補正回路は、ソースまたはドレインが前記第2トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第2トランジスタのソース側に未接続の方が前記出力側インバータの出力側に接続された第7トランジスタをさらに有する
請求項6に記載の駆動回路。 - 前記補正回路は、ソースまたはドレインが前記第2トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第2トランジスタのゲート側に未接続の方が前記第1トランジスタのドレイン側に接続された第8トランジスタをさらに有する
請求項7に記載の駆動回路。 - 行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
前記駆動部は、前記走査線ごとに1つずつ設けられた複数の駆動回路を有し、
前記駆動回路は、互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を有し、
前記出力側インバータ回路は、
ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第1トランジスタと、
ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第2トランジスタと、
前記第1トランジスタおよび前記第2トランジスタのゲート電圧の補正を行う補正回路と
を有する
表示装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010066383A JP2011150270A (ja) | 2009-12-25 | 2010-03-23 | 駆動回路および表示装置 |
US13/047,953 US20110234567A1 (en) | 2009-12-25 | 2011-03-15 | Drive circuit and display device |
CN2011100657293A CN102201197A (zh) | 2010-03-23 | 2011-03-16 | 驱动电路和显示装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009295550 | 2009-12-25 | ||
JP2009295550 | 2009-12-25 | ||
JP2010066383A JP2011150270A (ja) | 2009-12-25 | 2010-03-23 | 駆動回路および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011150270A true JP2011150270A (ja) | 2011-08-04 |
JP2011150270A5 JP2011150270A5 (ja) | 2013-05-02 |
Family
ID=44174550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010066383A Pending JP2011150270A (ja) | 2009-12-25 | 2010-03-23 | 駆動回路および表示装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8866718B2 (ja) |
JP (1) | JP2011150270A (ja) |
CN (1) | CN102110413B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011150270A (ja) * | 2009-12-25 | 2011-08-04 | Sony Corp | 駆動回路および表示装置 |
JP2011135523A (ja) * | 2009-12-25 | 2011-07-07 | Sony Corp | 駆動回路および表示装置 |
JP5532301B2 (ja) * | 2009-12-25 | 2014-06-25 | ソニー株式会社 | 駆動回路および表示装置 |
CN102201197A (zh) * | 2010-03-23 | 2011-09-28 | 索尼公司 | 驱动电路和显示装置 |
CN104269137B (zh) * | 2014-10-13 | 2016-08-24 | 上海天马有机发光显示技术有限公司 | 一种反相器、驱动电路和显示面板 |
CN104517571B (zh) * | 2014-12-16 | 2017-06-16 | 上海天马有机发光显示技术有限公司 | 反相器及驱动电路、显示面板、显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004187285A (ja) * | 2002-11-20 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
JP2007194771A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | レベル変換回路および表示装置 |
JP2008139520A (ja) * | 2006-12-01 | 2008-06-19 | Sony Corp | 表示装置 |
JP2008310127A (ja) * | 2007-06-15 | 2008-12-25 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55136726A (en) * | 1979-04-11 | 1980-10-24 | Nec Corp | High voltage mos inverter and its drive method |
JP3552500B2 (ja) * | 1997-11-12 | 2004-08-11 | セイコーエプソン株式会社 | 論理振幅レベル変換回路,液晶装置及び電子機器 |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP4982014B2 (ja) * | 2001-06-21 | 2012-07-25 | 株式会社日立製作所 | 画像表示装置 |
JP2008046377A (ja) * | 2006-08-17 | 2008-02-28 | Sony Corp | 表示装置 |
JP4915195B2 (ja) | 2006-09-27 | 2012-04-11 | ソニー株式会社 | 表示装置 |
JP4425264B2 (ja) * | 2006-12-15 | 2010-03-03 | Okiセミコンダクタ株式会社 | 走査線駆動回路 |
JP2008233123A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置 |
JP5532301B2 (ja) * | 2009-12-25 | 2014-06-25 | ソニー株式会社 | 駆動回路および表示装置 |
JP2011135523A (ja) * | 2009-12-25 | 2011-07-07 | Sony Corp | 駆動回路および表示装置 |
JP2011150270A (ja) * | 2009-12-25 | 2011-08-04 | Sony Corp | 駆動回路および表示装置 |
-
2010
- 2010-03-23 JP JP2010066383A patent/JP2011150270A/ja active Pending
- 2010-12-20 US US12/972,743 patent/US8866718B2/en not_active Expired - Fee Related
- 2010-12-20 CN CN201010620588.2A patent/CN102110413B/zh not_active Expired - Fee Related
-
2011
- 2011-03-15 US US13/047,953 patent/US20110234567A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004187285A (ja) * | 2002-11-20 | 2004-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の駆動方法 |
JP2007194771A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | レベル変換回路および表示装置 |
JP2008139520A (ja) * | 2006-12-01 | 2008-06-19 | Sony Corp | 表示装置 |
JP2008310127A (ja) * | 2007-06-15 | 2008-12-25 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN102110413A (zh) | 2011-06-29 |
US20110234567A1 (en) | 2011-09-29 |
CN102110413B (zh) | 2014-05-28 |
US20110157119A1 (en) | 2011-06-30 |
US8866718B2 (en) | 2014-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220157246A1 (en) | Pixel Driving Circuit and Electroluminescent Display Device Including the Same | |
JP4915195B2 (ja) | 表示装置 | |
WO2017115713A1 (ja) | 画素回路ならびに表示装置およびその駆動方法 | |
US11380246B2 (en) | Electroluminescent display device having pixel driving | |
US9542890B2 (en) | Display device including function of reducing luminance gradient | |
JP2011135523A (ja) | 駆動回路および表示装置 | |
JP2007316454A (ja) | 画像表示装置 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
JP2011150270A (ja) | 駆動回路および表示装置 | |
US8284182B2 (en) | Inverter circuit and display device | |
US8610647B2 (en) | Image display apparatus and method of driving the image display apparatus | |
JP5488817B2 (ja) | インバータ回路および表示装置 | |
JP5532301B2 (ja) | 駆動回路および表示装置 | |
WO2014112278A1 (ja) | 表示装置、表示駆動装置、駆動方法、および電子機器 | |
JP5678730B2 (ja) | インバータ回路および表示装置 | |
JP2011217175A (ja) | インバータ回路および表示装置 | |
JP2009080199A (ja) | 表示装置およびその駆動方法 | |
JP5659906B2 (ja) | インバータ回路および表示装置 | |
JP6789796B2 (ja) | 表示装置および駆動方法 | |
JP4687044B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP5447102B2 (ja) | インバータ回路および表示装置 | |
JP5637046B2 (ja) | インバータ回路および表示装置 | |
JP5454919B2 (ja) | 論理回路および表示装置 | |
CN118038814A (zh) | 发光显示装置 | |
JP2006078920A (ja) | 表示装置および表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140331 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |