JP2011150270A - 駆動回路および表示装置 - Google Patents

駆動回路および表示装置 Download PDF

Info

Publication number
JP2011150270A
JP2011150270A JP2010066383A JP2010066383A JP2011150270A JP 2011150270 A JP2011150270 A JP 2011150270A JP 2010066383 A JP2010066383 A JP 2010066383A JP 2010066383 A JP2010066383 A JP 2010066383A JP 2011150270 A JP2011150270 A JP 2011150270A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
source
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010066383A
Other languages
English (en)
Other versions
JP2011150270A5 (ja
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010066383A priority Critical patent/JP2011150270A/ja
Priority to US13/047,953 priority patent/US20110234567A1/en
Priority to CN2011100657293A priority patent/CN102201197A/zh
Publication of JP2011150270A publication Critical patent/JP2011150270A/ja
Publication of JP2011150270A5 publication Critical patent/JP2011150270A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】出力電圧の立ち下がるタイミングおよび立ち上がるタイミングの双方のばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供する。
【解決手段】バッファ回路１は、互いに直列に接続されたインバータ回路１０およびインバータ回路２０を備えている。インバータ回路２０は、並列関係にあるトランジスタＴｒ21およびトランジスタＴｒ22と、これらのトランジスタＴｒ21，Ｔｒ22のゲート電圧Ｖgの補正を行う閾値補正回路２１を有する。閾値補正回路２１は、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧をオフセットとして設定する。閾値補正回路２１は、さらに、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2（図示せず）またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定する。
【選択図】図１

Description

本発明は、例えば有機ＥＬ(Electro Luminescence)素子を用いた表示装置に好適に適用可能な駆動回路に関する。また、本発明は、上記駆動回路を備えた表示装置に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、有機ＥＬ素子に流れる電流値を制御することで、発色の階調が得られる。
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を駆動トランジスタによって制御するものである。
上記の駆動トランジスタでは、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖthや移動度μが画素ごとに異なったりする場合がある。閾値電圧Ｖthや移動度μが画素ごとに異なる場合には、駆動トランジスタに流れる電流値が画素ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。そこで、閾値電圧Ｖthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。
閾値電圧Ｖthや移動度μの変動に対する補正は、画素ごとに配した画素回路によって行われる。この画素回路は、例えば、図２２に示したように、有機ＥＬ素子１１１に流れる電流を制御する駆動トランジスタＴｒ1と、信号線ＤＴＬの電圧を駆動トランジスタＴｒ1に書き込む書き込みトランジスタＴｒ2と、保持容量Ｃsとによって構成されており、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
図２１は、画素回路に印加される電圧波形の一例と、駆動トランジスタのゲート電圧およびソース電圧の変化の一例とを表したものである。図２１（Ａ）には信号線ＤＴＬに、信号電圧Ｖsigと、オフセット電圧Ｖofsが印加されている様子が示されている。図２１（Ｂ）には書込線ＷＳＬに、駆動トランジスタをオンする電圧Ｖddと、駆動トランジスタをオフする電圧Ｖssが印加されている様子が示されている。図２１（Ｃ）には電源線ＰＳＬに、ハイ電圧ＶccHと、ロー電圧ＶccLが印加されている様子が示されている。さらに、図２１（Ｄ），（Ｅ）には、電源線ＰＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
図２１から、１Ｈ内に２回、ＷＳパルスＰ１が書込線ＷＳＬに印加されており、１回目のＷＳパルスＰ１によって閾値補正が行われ、２回目のＷＳパルスＰ１によって移動度補正と信号書き込みが行われていることがわかる。つまり、図２１において、ＷＳパルスＰ１は、信号書込みだけでなく、駆動トランジスタＴｒ1の閾値補正や移動度補正にも用いられている。
以下、駆動トランジスタＴｒ1の閾値補正および移動度補正について説明する。２回目のＷＳパルスＰ１の印加により、信号電圧Ｖsigが駆動トランジスタＴｒ1のゲートに書き込まれる。これにより、駆動トランジスタＴｒ1がオンし、駆動トランジスタＴｒ1に電流が流れる。このとき、有機ＥＬ素子１１１に逆バイアスが印加されているとすると、駆動トランジスタＴｒ1から流れ出た電荷は、保持容量Ｃsおよび有機ＥＬ素子１１１の素子容量（図示せず）に充電され、ソース電圧Ｖsが上昇する。駆動トランジスタＴｒ1の移動度が高い場合には、駆動トランジスタＴｒ1に流れる電流が大きくなるので、ソース電圧Ｖsの上昇が早くなる。逆に、駆動トランジスタＴｒ1の移動度が低い場合には、駆動トランジスタＴｒ1に流れる電流が小さくなるので、駆動トランジスタＴｒ1の移動度が高い場合と比べて、ソース電圧Ｖsの上昇が遅くなる。従って、移動度を補正する期間を調整することにより、移動度を補正することができる。
特開２００８−０８３２７２号公報
ところで、アクティブマトリクス方式の表示装置では、信号線を駆動する水平駆動回路や、各画素を順次選択する書き込み走査回路は、いずれも基本的にシフトレジスタ（図示せず）を含んで構成されており、画素の各列または各行に対応して、１段ごとにバッファ回路を備えている。例えば、走査回路内のバッファ回路は、典型的には、図２３に示したように、２つのインバータ回路２１０，２２０を直列に接続して構成されている。図２３のバッファ回路２００において、インバータ回路２１０，２２０は、ｐチャネル型のＭＯＳトランジスタおよびｎチャネル型のＭＯＳトランジスタが並列接続された回路構成となっている。バッファ回路２００は、ハイレベルの電圧が印加される高電圧配線ＬHと、ローレベルの電圧が印加される低電圧配線ＬLとの間に挿入されている。
しかし、バッファ回路２００では、例えば、図２４に示したように、ｐチャネル型のＭＯＳトランジスタの閾値電圧Ｖth1がΔＶth1だけばらつくと、出力ＯＵＴの電圧Ｖoutの立ち上がるタイミングがΔｔ1だけずれる。また、バッファ回路２００では、例えば、図２４に示したように、ｎチャネル型のＭＯＳトランジスタの閾値電圧Ｖth2がΔＶth2だけばらつくと、出力ＯＵＴの電圧Ｖoutの立ち下がるタイミングがΔｔ2だけずれる。従って、例えば、出力ＯＵＴの電圧Ｖoutの立ち上がるタイミングおよび立ち下がるタイミングがばらつき、移動度補正期間ΔＴがΔｔ1＋Δｔ2だけばらついた場合には、例えば、図２５に示したように、発光時の電流ＩdsがΔＩdsだけばらつき、そのばらつきが輝度のばらつきとなってしまうという問題があった。なお、図２５は、移動度補正期間ΔＴと、発光輝度との関係の一例を表したものである。
なお、閾値電圧Ｖthのばらつきの問題は、表示装置の走査回路に限って生じるものではなく、他のデバイスにおいても同様に生じ得るものである。
本発明はかかる問題点に鑑みてなされたものであり、その目的は、出力電圧の立ち下がるタイミングおよび立ち上がるタイミングの双方のばらつきを低減することの可能な駆動回路、およびこの駆動回路を備えた表示装置を提供することにある。
本発明の駆動回路は、互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を備えている。出力側インバータ回路は、ドレインが高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第１トランジスタを有すると共に、ドレインが低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第２トランジスタを有している。この出力側インバータ回路は、さらに、第１トランジスタおよび第２トランジスタのそれぞれのゲート電圧の補正を行う補正回路を有している。
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えており、さらに、各画素を駆動する駆動部を備えている。駆動部は、走査線ごとに１つずつ設けられた複数の駆動回路を有しており、駆動部内の各駆動回路は、上記の駆動回路と同一の構成要素を含んでいる。
本発明の駆動回路および表示装置では、互いに直列に接続された入力側インバータ回路および出力側インバータ回路のうち出力側インバータ回路に、第１トランジスタおよび第２トランジスタのそれぞれのゲート電圧の補正を行う補正回路が組み込まれている。これにより、第１トランジスタのゲートに対して、第１トランジスタの閾値電圧または第１トランジスタの閾値電圧に対応する電圧をオフセットとして設定すると共に、第２トランジスタのゲートに対して、第２トランジスタの閾値電圧または第２トランジスタの閾値電圧に対応する電圧をオフセットとして設定することができる。
本発明の駆動回路および表示装置によれば、第１トランジスタおよび第２トランジスタのゲートに対して、閾値電圧またはそれに対応する電圧をオフセットとして設定することができるようにした。これにより、駆動回路の出力電圧が立ち下がるタイミングおよび駆動回路の出力電圧が立ち上がるタイミングの双方において、ばらつきを低減することができる。従って、例えば、有機ＥＬ表示装置においては、発光時に有機ＥＬ素子に流れる電流のばらつきを低減することができるので、輝度の均一性を向上させることができる。
本発明の第１の実施の形態に係るバッファ回路の一例を表す回路図である。 図１のバッファ回路の動作の一例を表す波形図である。 図１のバッファ回路の動作の他の例を表す波形図である。 図１のバッファ回路の他の例を表す回路図である。 図４のバッファ回路の動作の一例を表す波形図である。 図４のバッファ回路の動作の他の例を表す波形図である。 本発明の第２の実施の形態に係るバッファ回路の一例を表す回路図である。 図７のバッファ回路の動作の一例を表す波形図である。 図７のバッファ回路の動作の他の例を表す波形図である。 図７のバッファ回路の他の例を表す回路図である。 図１０のバッファ回路の動作の一例を表す波形図である。 図１０のバッファ回路の動作の他の例を表す波形図である。 本発明の第３の実施の形態に係るバッファ回路の一例を表す回路図である。 図１３のバッファ回路の動作の一例を表す波形図である。 図１３のバッファ回路の動作の他の例を表す波形図である。 図１３のバッファ回路の他の例を表す回路図である。 図１６のバッファ回路の動作の一例を表す波形図である。 図１６のバッファ回路の動作の他の例を表す波形図である。 上記各実施の形態のバッファ回路の適用例の一例である表示装置の概略構成図である。 図１９の書込線駆動回路および画素回路の一例を表す回路図である。 図１９の表示装置の動作の一例を表す波形図である。 従来の表示装置の画素回路の一例を表す回路図である。 従来のバッファ回路の一例を表す回路図である。 図２３のバッファ回路の動作の一例を表す波形図である。 移動度補正時間と表示輝度との関係の一例を表す関係図である。
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態（図１〜図６）
２．第２の実施の形態（図７〜図１２）
３．第３の実施の形態（図１３〜図１８）
４．適用例（図１９〜図２１）
５．従来技術の説明（図２１〜図２５）
＜第１の実施の形態＞
[構成]
図１は、本発明の第１の実施の形態に係るバッファ回路１（駆動回路）の全体構成の一例を表したものである。バッファ回路１は、入力端ＩＮに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端ＯＵＴから出力するものである。バッファ回路１は、インバータ回路１０（入力側インバータ回路）およびインバータ回路２０（出力側インバータ回路）を備えている。
インバータ回路１０，２０は、入力されたパルス信号の信号波形をほぼ反転させたパルス信号を出力するものである。インバータ回路１０，２０は、互いに直列に接続されると共に、高電圧線ＬHおよび低電圧線ＬLの間に挿入されている。インバータ回路１０は、インバータ回路２０との関係で入力端ＩＮ側に配置されており、インバータ回路１０の入力端がバッファ回路１の入力端ＩＮに相当している。一方、インバータ回路２０は、インバータ回路１０との関係で出力端ＯＵＴ側に配置されており、インバータ回路２０の出力端がバッファ回路１の出力端ＯＵＴに相当している。インバータ回路１０の出力端（図中のＡに対応する箇所）は、インバータ回路２０の入力端に接続されており、バッファ回路１は、インバータ回路１０の出力がインバータ回路２０に入力されるように構成されている。
インバータ回路１０は、第１導電型のトランジスタＴｒ11と、第２導電型のトランジスタＴｒ12とを有している。トランジスタＴｒ11は、例えば、ｐチャネル型のＭＯＳ(金属酸化膜半導体: Metal Oxide Semiconductor)トランジスタであり、トランジスタＴｒ12は、例えば、ｎチャネル型のＭＯＳトランジスタである。
トランジスタＴｒ11およびトランジスタＴｒ12は、互いに並列接続されている。具体的には、トランジスタＴｒ11およびトランジスタＴｒ12のそれぞれのゲートが互いに接続されている。さらに、トランジスタＴｒ11のソースまたはドレインと、トランジスタＴｒ12のソースまたはドレインとが互いに接続されている。また、トランジスタＴｒ11およびトランジスタＴｒ12のそれぞれのゲートは、インバータ回路１０の入力端（バッファ回路１の入力端ＩＮ）に接続されている。トランジスタＴｒ11のソースまたはドレインと、トランジスタＴｒ12のソースまたはドレインとの接続点Ａは、インバータ回路１０の出力端に接続されている。トランジスタＴｒ11のソースおよびドレインのうちトランジスタＴｒ12に未接続の方は高電圧線ＬHに接続されている。一方、トランジスタＴｒ12のソースおよびドレインのうちトランジスタＴｒ11に未接続の方は低電圧線ＬLに接続されている。なお、インバータ回路１０において、何らかの素子が、トランジスタＴｒ11とトランジスタＴｒ12との間や、トランジスタＴｒ11と高電圧線ＬHとの間、トランジスタＴｒ12と低電圧線ＬLとの間に設けられていてもよい。
インバータ回路２０は、第１導電型のトランジスタＴｒ21（第１トランジスタ）と、第２導電型のトランジスタＴｒ22（第２トランジスタ）とを有している。トランジスタＴｒ21は、例えば、ｐチャネル型のＭＯＳトランジスタであり、トランジスタＴｒ22は、例えば、ｎチャネル型のＭＯＳトランジスタである。
トランジスタＴｒ21およびトランジスタＴｒ22は、上述のトランジスタＴｒ11およびトランジスタＴｒ12と同様、並列関係にある。トランジスタＴｒ21およびトランジスタＴｒ22のそれぞれのゲートが後述の閾値補正回路２１の容量素子Ｃ21，Ｃ22を介して互いに接続されている。トランジスタＴｒ21のゲートは、容量素子Ｃ21を介してインバータ回路２０の入力端に接続されており、トランジスタＴｒ22のゲートは、容量素子Ｃ22を介してインバータ回路２０の入力端に接続されている。さらに、トランジスタＴｒ21のソースまたはドレインと、トランジスタＴｒ22のソースまたはドレインとが後述の閾値補正回路２１のトランジスタＴｒ25，Ｔｒ28を介して互いに接続されている。トランジスタＴｒ21のソースまたはドレインは、トランジスタＴｒ25を介してインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）に接続されている。一方、トランジスタＴｒ22のソースまたはドレインは、トランジスタＴｒ28を介してインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）に接続されている。トランジスタＴｒ21のソースおよびドレインのちトランジスタＴｒ25に未接続の方は高電圧線ＬHに接続されており、トランジスタＴｒ22のソースおよびドレインのちトランジスタＴｒ28に未接続の方は低電圧線ＬLに接続されている。なお、インバータ回路２０において、何らかの素子が、トランジスタＴｒ21とトランジスタＴｒ22との間や、トランジスタＴｒ21と高電圧線ＬHとの間、トランジスタＴｒ22と低電圧線ＬLとの間に設けられていてもよい。
インバータ回路２０は、さらに、トランジスタＴｒ21およびトランジスタＴｒ22のそれぞれのゲート電圧Ｖg（図示せず）の補正を行う閾値補正回路２１（補正回路）を有している。具体的には、閾値補正回路２１は、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1（図示せず）またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧をオフセットとして設定するようになっている。閾値補正回路２１は、さらに、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2（図示せず）またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定するようになっている。
閾値補正回路２１は、第２導電型のトランジスタＴｒ23（第３トランジスタ）と、第２導電型のトランジスタＴｒ24（第４トランジスタ）と、第１導電型のトランジスタＴｒ25（第５トランジスタ）と、容量素子Ｃ21（第１容量素子）とを有している。トランジスタＴｒ23，Ｔｒ24は、例えば、ｎチャネル型のＭＯＳトランジスタであり、トランジスタＴｒ25は、例えば、ｐチャネル型のＭＯＳトランジスタである。
トランジスタＴｒ23のソースまたはドレインが、トランジスタＴｒ24のソースまたはドレインと、容量素子Ｃ21に接続されている。トランジスタＴｒ23のソースまたはドレインと、トランジスタＴｒ24のソースまたはドレインと、容量素子Ｃ21とが互いに接続されている接続点Ｂは、トランジスタＴｒ21のゲートに接続されている。容量素子Ｃ21は、トランジスタＴｒ21のゲート（または接続点Ｂ）と、インバータ回路２０の入力端との間に挿入されている。トランジスタＴｒ23のソースおよびドレインのうち接続点Ｂに未接続の方は、低電圧線ＬLに接続されている。トランジスタＴｒ24のソースおよびドレインのうち接続点Ｂに未接続の方は、トランジスタＴｒ25のソースまたはドレインに接続されている。トランジスタＴｒ24のソースおよびドレインのうち接続点Ｂに未接続の方と、トランジスタＴｒ25のソースまたはドレインとの接続点Ｄは、トランジスタＴｒ21のソースおよびドレインのうち高電圧線ＬHに未接続の方に接続されている。トランジスタＴｒ25のソースおよびドレインのうち接続点Ｄに未接続の方は、後述のトランジスタＴｒ28のソースまたはドレインと、インバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）とに接続されている。なお、閾値補正回路２１において、何らかの素子が、トランジスタＴｒ23とトランジスタＴｒ24との間や、トランジスタＴｒ24とトランジスタＴｒ25との間、トランジスタＴｒ24と容量素子Ｃ21との間、トランジスタＴｒ25とインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）との間、トランジスタＴｒ24とインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）との間、トランジスタＴｒ25と高電圧線ＬHとの間、トランジスタＴｒ23と低電圧線ＬLとの間に設けられていてもよい。
閾値補正回路２１は、さらに、第１導電型のトランジスタＴｒ26（第６トランジスタ）と、第２導電型のトランジスタＴｒ27（第７トランジスタ）と、第２導電型のトランジスタＴｒ28（第８トランジスタ）と、容量素子Ｃ22（第２容量素子）とを有している。トランジスタＴｒ26は、例えば、ｐチャネル型のＭＯＳトランジスタであり、トランジスタＴｒ27，Ｔｒ28は、例えば、ｎチャネル型のＭＯＳトランジスタである。
トランジスタＴｒ26のソースまたはドレインが、トランジスタＴｒ27のソースまたはドレインと、容量素子Ｃ22に接続されている。トランジスタＴｒ26のソースまたはドレインと、トランジスタＴｒ27のソースまたはドレインと、容量素子Ｃ22とが互いに接続されている接続点Ｃは、トランジスタＴｒ22のゲートに接続されている。容量素子Ｃ22は、トランジスタＴｒ22のゲート（または接続点Ｃ）と、インバータ回路２０の入力端との間に挿入されている。トランジスタＴｒ26のソースおよびドレインのうち接続点Ｃに未接続の方は、高電圧線ＬHに接続されている。トランジスタＴｒ27のソースおよびドレインのうち接続点Ｃに未接続の方は、トランジスタＴｒ28のソースまたはドレインに接続されている。トランジスタＴｒ27のソースおよびドレインのうち接続点Ｃに未接続の方と、トランジスタＴｒ28のソースまたはドレインとの接続点Ｅは、トランジスタＴｒ22のソースおよびドレインのうち低電圧線ＬLに未接続の方に接続されている。トランジスタＴｒ28のソースおよびドレインのうち接続点Ｅに未接続の方は、トランジスタＴｒ25のソースまたはドレインと、インバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）とに接続されている。なお、閾値補正回路２１において、何らかの素子が、トランジスタＴｒ26とトランジスタＴｒ27との間や、トランジスタＴｒ27とトランジスタＴｒ28との間、トランジスタＴｒ27と容量素子Ｃ22との間、トランジスタＴｒ28とインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）との間、トランジスタＴｒ27とインバータ回路２０の出力端（バッファ回路１の出力端ＯＵＴ）との間、トランジスタＴｒ26と高電圧線ＬHとの間、トランジスタＴｒ28と低電圧線ＬLとの間に設けられていてもよい。
閾値補正回路２１内の６つのトランジスタ（トランジスタＴｒ23〜Ｔｒ28）のゲートは、それぞれ、図示しない制御信号線に接続されており、トランジスタＴｒ23〜Ｔｒ28のゲートには、その制御信号線を介して制御信号ＡＺ１〜ＡＺ６が入力されるようになっている。
[動作]
次に、本実施の形態のバッファ回路１の動作について説明する。以下では、主として、バッファ回路１における閾値補正（Ｖthキャンセル）について説明する。
図２、図３は、バッファ回路１の動作の一例を表したものである。図２には、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作の一例が示されている。図３には、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作の一例が示されている。
まずは、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作について説明する。なお、高電圧線ＬHの電圧は、図２（Ａ）に示したように、この動作の間、常に一定値（Ｖdd）となっているものとする。
バッファ回路１の入力端ＩＮにＶssが入力される（Ｔ1）。すると、接続点Ａ（インバータ回路１０の出力端）の電圧がＶddとなり、トランジスタＴｒ21がオフする。このとき、制御信号ＡＺ１〜ＡＺ３はともにＶssとなっており、トランジスタＴｒ23，Ｔｒ24がオフし、トランジスタＴｒ25がオンしている。次に、制御信号ＡＺ１，ＡＺ３がＶddとなり（Ｔ2）、トランジスタＴｒ23がオンすると共にトランジスタＴｒ25がオフする。すると、接続点Ｂの電圧がＶssとなる。次に、制御信号ＡＺ１がＶssとなり（Ｔ3）、トランジスタＴｒ23がオフしたのち、制御信号ＡＺ２がＶddよりも少し大きな電圧値となり（Ｔ4）、トランジスタＴｒ24，Ｔｒ21がオンする。すると、トランジスタＴｒ24，Ｔｒ21に電流が流れ、接続点Ｂの電圧が徐々に上昇し、やがてＶdd＋Ｖth1となったところで、トランジスタＴｒ21がオフする。これにより、接続点Ｂの電圧の上昇がＶdd＋Ｖth1で停止し、接続点Ｂの電圧がＶdd＋Ｖth1に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ21の閾値電圧Ｖth1にばらつきがあった場合であっても、バッファ回路１の入力端ＩＮへのＶssの入力パルスに応じて、バッファ回路１の出力端ＯＵＴからＶssの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路１の出力電圧がＶddからＶssに立ち下がるタイミング、およびＶssからＶddに立ち上がるタイミングの双方において、ばらつきを低減することができる。
次に、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作について説明する。なお、高電圧線ＬHの電圧は、図３（Ａ）に示したように、この動作の間、常に一定値（Ｖdd）となっているものとする。
バッファ回路１の入力端ＩＮにＶddが入力される（Ｔ1）。すると、接続点Ａ（インバータ回路１０の出力端）の電圧がＶssとなり、トランジスタＴｒ22がオフする。このとき、制御信号ＡＺ４はＶddとなっており、制御信号ＡＺ５，ＡＺ６はともにＶssとなっている。従って、トランジスタＴｒ26，Ｔｒ27，Ｔｒ28がオフしている。次に、制御信号ＡＺ４がＶssとなり、さらに制御信号ＡＺ６がＶddとなり（Ｔ2）、トランジスタＴｒ26，Ｔｒ28がオンする。すると、接続点Ｃの電圧がＶddとなる。次に、制御信号ＡＺ４がＶddとなり（Ｔ3）、トランジスタＴｒ26がオフしたのち、制御信号ＡＺ５がＶddよりも少し大きな電圧値となり（Ｔ4）、トランジスタＴｒ27，Ｔｒ22がオンする。すると、トランジスタＴｒ27，Ｔｒ22に電流が流れ、接続点Ｃの電圧が徐々に下降し、やがてＶss＋Ｖth2となったところで、トランジスタＴｒ22がオフする。これにより、接続点Ｃの電圧の下降がＶss＋Ｖth2で停止し、接続点Ｃの電圧がＶss＋Ｖth2に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ22の閾値電圧Ｖth2にばらつきがあった場合であっても、バッファ回路１の入力端ＩＮへのＶddの入力パルスに応じて、バッファ回路１の出力端ＯＵＴからＶddの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路１の出力電圧がＶssからＶddに立ち上がるタイミング、およびＶddからＶssに立ち下がるタイミングの双方において、ばらつきを低減することができる。
このように、本実施の形態のバッファ回路１では、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧がオフセットとして設定される。さらに、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧がオフセットとして設定される。これにより、バッファ回路１の出力電圧が立ち下がるタイミングおよびバッファ回路１の出力電圧が立ち上がるタイミングの双方において、ばらつきを低減することができる。
ところで、本実施の形態のバッファ回路１を、例えば、有機ＥＬ表示装置のスキャナの出力段に適用した場合には、移動度補正期間をバッファ回路１の出力電圧のパルス幅で規定することができる。これにより、移動度補正期間のばらつきを低減することができるので、発光時に有機ＥＬ素子に流れる電流のばらつきを低減することができ、輝度の均一性を向上させることができる。
＜第１の実施の形態の変形例＞
上記実施の形態では、トランジスタＴｒ23，Ｔｒ24，Ｔｒ27がｎチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ26がｐチャネル型のＭＯＳトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図４に示したように、トランジスタＴｒ23，Ｔｒ24，Ｔｒ27がｐチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ26がｎチャネル型のＭＯＳトランジスタとなっていてもよい。ただし、その場合には、例えば、図５、図６に示したように、制御信号ＡＺ１，ＡＺ２，ＡＺ４，ＡＺ５の信号波形を、図２、図３に示した制御信号ＡＺ１，ＡＺ２，ＡＺ４，ＡＺ５の信号波形を反転させた波形とすることが必要である。
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係るバッファ回路２（駆動回路）について説明する。図７は、バッファ回路２の全体構成の一例を表したものである。バッファ回路２は、上記のバッファ回路１と同様、入力端ＩＮに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端ＯＵＴから出力するものである。バッファ回路２は、インバータ回路１０（入力側インバータ回路）およびインバータ回路３０（出力側インバータ回路）を備えている。
インバータ回路３０は、入力されたパルス信号の信号波形をほぼ反転させたパルス信号を出力するものである。インバータ回路１０，３０は、互いに直列に接続されると共に、高電圧線ＬHおよび低電圧線ＬLの間に挿入されている。インバータ回路３０は、インバータ回路１０との関係で出力端ＯＵＴ側に配置されており、インバータ回路３０の出力端がバッファ回路２の出力端ＯＵＴに相当している。インバータ回路１０の出力端（図中のＡに対応する箇所）は、インバータ回路３０の入力端に接続されており、バッファ回路２は、インバータ回路１０の出力がインバータ回路３０に入力されるように構成されている。
インバータ回路３０は、上記実施の形態のインバータ回路２０において、閾値補正回路２１の代わりに、閾値補正回路３１を設けた回路構成となっている。ここで、閾値補正回路３１は、上記実施の形態の閾値補正回路２１において、トランジスタＴｒ23，Ｔｒ26をなくした回路構成となっている。また、閾値補正回路３１において、トランジスタＴｒ24が、第２導電型のＭＯＳトランジスタ、例えば、ｐチャネル型のＭＯＳトランジスタとなっている。
インバータ回路３０は、また、高電圧線ＬHの代わりに、互いに分離独立した高電圧線ＬH1，ＬH2を備えており、かつ、低電圧線ＬLの代わりに、互いに分離独立した低電圧線ＬL1，ＬL2を備えている。高電圧線ＬH1は、インバータ回路１０用のもので、トランジスタＴｒ11のソースおよびドレインのうち接続点Ａに未接続の方に接続されている。低電圧線ＬL1も、インバータ回路１０用のもので、トランジスタＴｒ12のソースおよびドレインのうち接続点Ａに未接続の方に接続されている。高電圧線ＬH2は、インバータ回路３０用のもので、トランジスタＴｒ21のソースおよびドレインのうち接続点Ｄに未接続の方に接続されている。低電圧線ＬL2も、インバータ回路３０用のもので、トランジスタＴｒ22のソースおよびドレインのうち接続点Ｅに未接続の方に接続されている。
[動作]
次に、本実施の形態のバッファ回路２の動作について説明する。以下では、主として、バッファ回路２における閾値補正（Ｖthキャンセル）について説明する。
図８、図９は、バッファ回路２の動作の一例を表したものである。図８には、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作の一例が示されている。図９には、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作の一例が示されている。
まずは、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作について説明する。なお、本実施の形態では、高電圧線ＬH2には、図８（Ａ）に示したように、所定のタイミングでＶddからＶssに立ち下がるパルス信号が印加される点が、上記第１の実施の形態と大きく異なっている。
バッファ回路２の入力端ＩＮにＶssが入力される（Ｔ1）。すると、接続点Ａ（インバータ回路１０の出力端）の電圧がＶddとなり、トランジスタＴｒ21がオフする。このとき、制御信号ＡＺ２はＶddとなっており、さらに制御信号ＡＺ３はＶssとなっている。これにより、トランジスタＴｒ24がオフし、トランジスタＴｒ25がオンしている。次に、高電圧線ＬH2の電圧がＶddからＶssに立ち下がり（Ｔ2）、その後、制御信号ＡＺ２がＶssとなり（Ｔ3）、トランジスタＴｒ24がオンする。すると、接続点Ｂの電圧がＶssとなる。次に、制御信号ＡＺ３がＶddとなり（Ｔ4）、トランジスタＴｒ25がオフしたのち、高電圧線ＬH2の電圧がＶssからＶddに立ち上る（Ｔ5）。すると、トランジスタＴｒ24，Ｔｒ21に電流が流れ、接続点Ｂの電圧が徐々に上昇し、やがてＶdd＋Ｖth1となったところで、トランジスタＴｒ21がオフする。これにより、接続点Ｂの電圧の上昇がＶdd＋Ｖth1で停止し、接続点Ｂの電圧がＶdd＋Ｖth1に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ21の閾値電圧Ｖth1にばらつきがあった場合であっても、バッファ回路２の入力端ＩＮへのＶssの入力パルスに応じて、バッファ回路２の出力端ＯＵＴからＶssの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路２の出力電圧がＶddからＶssに立ち下がるタイミング、およびＶssからＶddに立ち上がるタイミングの双方において、ばらつきを低減することができる。
次に、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作について説明する。なお、本実施の形態では、低電圧線ＬL2には、図９（Ａ）に示したように、所定のタイミングでＶssからＶddに立ち上るパルス信号が印加される点が、上記第１の実施の形態と大きく異なっている。
バッファ回路２の入力端ＩＮにＶddが入力される（Ｔ1）。すると、接続点Ａ（インバータ回路１０の出力端）の電圧がＶssとなり、トランジスタＴｒ22がオフする。このとき、制御信号ＡＺ５はＶssとなっており、さらに制御信号ＡＺ６はＶddとなっている。これにより、トランジスタＴｒ27がオフし、トランジスタＴｒ28がオンしている。次に、低電圧線ＬL2の電圧がＶssからＶddに立ち上がり（Ｔ2）、その後、制御信号ＡＺ５がＶddとなり（Ｔ3）、トランジスタＴｒ27がオンする。すると、接続点Ｃの電圧がＶddとなる。次に、制御信号ＡＺ６がＶssとなり（Ｔ4）、トランジスタＴｒ28がオフしたのち、低電圧線ＬL2の電圧がＶddからＶssに立ち下がる（Ｔ5）。すると、トランジスタＴｒ27，Ｔｒ22に電流が流れ、接続点Ｃの電圧が徐々に下降し、やがてＶss＋Ｖth2となったところで、トランジスタＴｒ22がオフする。これにより、接続点Ｃの電圧の下降がＶss＋Ｖth2で停止し、接続点Ｃの電圧がＶss＋Ｖth2に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ22の閾値電圧Ｖth2にばらつきがあった場合であっても、バッファ回路２の入力端ＩＮへのＶddの入力パルスに応じて、バッファ回路２の出力端ＯＵＴからＶddの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路２の出力電圧がＶssからＶddに立ち上るタイミング、およびＶddからＶssに立ち下がるタイミングの双方において、ばらつきを低減することができる。
このように、本実施の形態のバッファ回路２では、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧がオフセットとして設定される。さらに、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧がオフセットとして設定される。これにより、バッファ回路２の出力電圧が立ち下がるタイミングおよびバッファ回路２の出力電圧が立ち上がるタイミングの双方において、ばらつきを低減することができる。
ところで、本実施の形態のバッファ回路２を、例えば、有機ＥＬ表示装置のスキャナの出力段に適用した場合には、移動度補正期間をバッファ回路２の出力電圧のパルス幅で規定することができる。これにより、移動度補正期間のばらつきを低減することができるので、発光時に有機ＥＬ素子に流れる電流のばらつきを低減することができ、輝度の均一性を向上させることができる。
＜第２の実施の形態の変形例＞
上記第２の実施の形態では、トランジスタＴｒ24がｐチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ27がｎチャネル型のＭＯＳトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図１０に示したように、トランジスタＴｒ24がｎチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ27がｐチャネル型のＭＯＳトランジスタとなっていてもよい。ただし、その場合には、例えば、図１１、図１２に示したように、制御信号ＡＺ２，ＡＺ５の信号波形を、図８、図９に示した制御信号ＡＺ２，ＡＺ５の信号波形を反転させた波形とすることが必要である。
＜第３の実施の形態＞
次に、本発明の第３の実施の形態に係るバッファ回路３（駆動回路）について説明する。図１３は、バッファ回路３の全体構成の一例を表したものである。バッファ回路３は、上記のバッファ回路１と同様、入力端ＩＮに入力されたパルス信号の位相とほぼ同一位相のパルス信号を出力端ＯＵＴから出力するものである。バッファ回路３は、インバータ回路１０（入力側インバータ回路）およびインバータ回路４０（出力側インバータ回路）を備えている。
インバータ回路４０は、入力されたパルス信号の信号波形をほぼ反転させたパルス信号を出力するものである。インバータ回路１０，４０は、互いに直列に接続されると共に、高電圧線ＬHおよび低電圧線ＬLの間に挿入されている。インバータ回路４０は、インバータ回路１０との関係で出力端ＯＵＴ側に配置されており、インバータ回路４０の出力端がバッファ回路３の出力端ＯＵＴに相当している。インバータ回路１０の出力端（図中のＡに対応する箇所）は、インバータ回路４０の入力端に接続されており、バッファ回路３は、インバータ回路１０の出力がインバータ回路４０に入力されるように構成されている。
インバータ回路４０は、上記第２の実施の形態のインバータ回路３０において、閾値補正回路３１の代わりに、閾値補正回路４１を設けた回路構成となっている。ここで、閾値補正回路４１は、上記第２の実施の形態の閾値補正回路３１において、トランジスタＴｒ25Ｔｒ28をなくした回路構成となっている。
[動作]
次に、本実施の形態のバッファ回路３の動作について説明する。以下では、主として、バッファ回路３における閾値補正（Ｖthキャンセル）について説明する。
図１４、図１５は、バッファ回路３の動作の一例を表したものである。図１４には、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作の一例が示されている。図１５には、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作の一例が示されている。
まずは、トランジスタＴｒ21のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth1をキャンセルする動作について説明する。なお、本実施の形態では、上記第２の実施の形態と同様、高電圧線ＬH2には、図１４（Ａ）に示したように、所定のタイミングでＶddからＶssに立ち下がるパルス信号が印加される。
バッファ回路３の入力端ＩＮにＶssが入力される（Ｔ1）。すると、接続点Ａ（インバータ回路１０の出力端）の電圧がＶddとなり、トランジスタＴｒ21がオフする。このとき、制御信号ＡＺ２はＶssとなっている。これにより、トランジスタＴｒ24がオフしている。次に、高電圧線ＬH2の電圧がＶddからＶssに立ち下がり（Ｔ2）、その後、制御信号ＡＺ２がＶddとなり（Ｔ3）、トランジスタＴｒ24がオンする。すると、接続点Ｂの電圧がＶssとなる。次に、制御信号ＡＺ２がＶssとなり（Ｔ4）、トランジスタＴｒ24がオフしたのち、入力端ＩＮにＶddが入力される（Ｔ5）。すると、接続点Ａの電圧がＶssとなり、トランジスタＴｒ21がオンする。このとき、接続点Ｂの電圧は、容量素子Ｃ21によるカップリングにより、２Ｖss−Ｖddまで下がる。続いて、再び、制御信号ＡＺ２がＶddとなり（Ｔ6）、トランジスタＴｒ24がオンする。すると、トランジスタＴｒ24，Ｔｒ21に電流が流れ、接続点Ｂの電圧が徐々に上昇し、やがてＶss＋Ｖth1となったところで、トランジスタＴｒ21がオフする。これにより、接続点Ｂの電圧の上昇がＶss＋Ｖth1で停止し、接続点Ｂの電圧がＶss＋Ｖth1に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ21の閾値電圧Ｖth1にばらつきがあった場合であっても、バッファ回路３の入力端ＩＮへのＶssの入力パルスに応じて、バッファ回路３の出力端ＯＵＴからＶssの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路３の出力電圧がＶssからＶddに立ち上がるタイミングにおいて、ばらつきを低減することができる。
次に、トランジスタＴｒ22のゲート−ソース間電圧Ｖgsに含まれる閾値電圧Ｖth2をキャンセルする動作について説明する。なお、本実施の形態では、上記第１の実施の形態と同様、低電圧線ＬL2には、図１５（Ａ）に示したように、所定のタイミングでＶssからＶddに立ち上るパルス信号が印加される。
バッファ回路３の入力端ＩＮにＶddが入力される（Ｔ1）。すると、接続点Ａの電圧がＶssとなり、トランジスタＴｒ22がオフする。このとき、制御信号ＡＺ５はＶddとなっている。これにより、トランジスタＴｒ27がオフしている。次に、低電圧線ＬL2の電圧がＶssからＶddに立ち上がり（Ｔ2）、その後、制御信号ＡＺ５がＶssとなり（Ｔ3）、トランジスタＴｒ27がオンする。すると、接続点Ｃの電圧がＶddとなる。次に、制御信号ＡＺ５がＶddとなり（Ｔ4）、トランジスタＴｒ27がオフしたのち、入力端ＩＮにＶssが入力される（Ｔ5）。すると、接続点Ａの電圧がＶddとなり、トランジスタＴｒ22がオンする。このとき、接続点Ｃの電圧は、容量素子Ｃ22によるカップリングにより、２Ｖdd−Ｖssまで上がる。続いて、再び、制御信号ＡＺ５がＶssとなり（Ｔ6）、トランジスタＴｒ27がオンする。すると、トランジスタＴｒ27，Ｔｒ22に電流が流れ、接続点Ｃの電圧が徐々に低下し、やがてＶdd＋Ｖth2となったところで、トランジスタＴｒ22がオフする。これにより、接続点Ｃの電圧の低下がＶdd＋Ｖth2で停止し、接続点Ｃの電圧がＶdd＋Ｖth2に保持される。つまり、上記の一連の動作を行うことにより、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧をオフセットとして設定する。その結果、トランジスタＴｒ22の閾値電圧Ｖth2にばらつきがあった場合であっても、バッファ回路２の入力端ＩＮへのＶddの入力パルスに応じて、バッファ回路３の出力端ＯＵＴからＶddの出力パルスを、幅のばらつきなく正確に出力することができる。従って、バッファ回路３の出力電圧がＶddからＶssに立ち下がるタイミングにおいて、ばらつきを低減することができる。
このように、本実施の形態のバッファ回路３では、トランジスタＴｒ21のゲートに対して、トランジスタＴｒ21の閾値電圧Ｖth1またはトランジスタＴｒ21の閾値電圧Ｖth1に対応する電圧がオフセットとして設定される。さらに、トランジスタＴｒ22のゲートに対して、トランジスタＴｒ22の閾値電圧Ｖth2またはトランジスタＴｒ22の閾値電圧Ｖth2に対応する電圧がオフセットとして設定される。これにより、バッファ回路３の出力電圧が立ち下がるタイミングおよびバッファ回路３の出力電圧が立ち上がるタイミングの双方において、ばらつきを低減することができる。
ところで、本実施の形態のバッファ回路３を、例えば、有機ＥＬ表示装置のスキャナの出力段に適用した場合には、移動度補正期間をバッファ回路３の出力電圧のパルス幅で規定することができる。これにより、移動度補正期間のばらつきを低減することができるので、発光時に有機ＥＬ素子に流れる電流のばらつきを低減することができ、輝度の均一性を向上させることができる。
＜第３の実施の形態の変形例＞
上記第３の実施の形態では、トランジスタＴｒ24がｎチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ27がｐチャネル型のＭＯＳトランジスタとなっていたが、これらのトランジスタの導電型が全て、逆になっていてもよい。具体的には、図１６に示したように、トランジスタＴｒ24がｐチャネル型のＭＯＳトランジスタとなっており、かつトランジスタＴｒ27がｎチャネル型のＭＯＳトランジスタとなっていてもよい。ただし、その場合には、例えば、図１７、図１８に示したように、制御信号ＡＺ２，ＡＺ５の信号波形を、図１４、図１５に示した制御信号ＡＺ２，ＡＺ５の信号波形を反転させた波形とすることが必要である。
＜適用例＞
図１９は、上記各実施の形態に係るバッファ回路１〜３の適用例の一例である表示装置１００の全体構成の一例を表したものである。この表示装置１００は、例えば、表示パネル１１０（表示部）と、駆動回路１２０（駆動部）とを備えている。
（表示パネル１１０）
表示パネル１１０は、発光色の互いに異なる３種類の有機ＥＬ素子１１１Ｒ，１１１Ｇ，１１１Ｂが２次元配置された表示領域１１０Ａを有している。表示領域１１０Ａとは、有機ＥＬ素子１１１Ｒ，１１１Ｇ，１１１Ｂから発せられる光を利用して映像を表示する領域である。有機ＥＬ素子１１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１１Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１１１Ｒ，１１１Ｇ，１１１Ｂの総称として有機ＥＬ素子１１１を適宜、用いるものとする。
（表示領域１１０Ａ）
図２０は、表示領域１０Ａ内の回路構成の一例を、後述の書込線駆動回路１２４の一例と共に表したものである。表示領域１１０Ａ内には、複数の画素回路１１２が個々の有機ＥＬ素子１１１と対となって２次元配置されている。なお、本適用例では、一対の有機ＥＬ素子１１１および画素回路１１２が１つの画素１１３を構成している。より詳細には、図１９に示したように、一対の有機ＥＬ素子１１１Ｒおよび画素回路１１２が１つの赤色用の画素１１３Ｒを構成し、一対の有機ＥＬ素子１１１Ｇおよび画素回路１１２が１つの緑色用の画素１１３Ｇを構成し、一対の有機ＥＬ素子１１１Ｂおよび画素回路１１２が１つの青色用の画素１１３Ｂを構成している。さらに、互いに隣り合う３つの画素１１３Ｒ，１１３Ｇ，１１３Ｂが１つの表示画素１１４を構成している。
各画素回路１１２は、例えば、有機ＥＬ素子１１１に流れる電流を制御する駆動トランジスタＴｒ1と、信号線ＤＴＬの電圧を駆動トランジスタＴｒ1に書き込む書き込みトランジスタＴｒ2と、保持容量Ｃsとによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ）により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
表示領域１１０Ａにおいて、複数の書込線ＷＳＬ（走査線）が行状に配置され、複数の信号線ＤＴＬが列状に配置されている。表示領域１１０Ａには、さらに、複数の電源線ＰＳＬ（電源電圧の供給される部材）が書込線ＷＳＬに沿って行状に配置されている。各信号線ＤＴＬと各書込線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１１が１つずつ設けられている。各信号線ＤＴＬは、後述の信号線駆動回路１２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各書込線ＷＳＬは、後述の書込線駆動回路１２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、後述の電源線駆動回路１２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ2のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
（駆動回路１２０）
次に、駆動回路１２０内の各回路について、図１９、図２０を参照して説明する。駆動回路１２０は、タイミング生成回路１２１、映像信号処理回路１２２、信号線駆動回路１２３、書込線駆動回路１２４、および電源線駆動回路１２５を有している。
タイミング生成回路１２１は、映像信号処理回路１２２、信号線駆動回路１２３、書込線駆動回路１２４、および電源線駆動回路１２５が連動して動作するように制御するものである。タイミング生成回路１２１は、例えば、外部から入力された同期信号１２０Ｂに応じて（同期して）、上述した各回路に対して制御信号１２１Ａを出力するようになっている。
映像信号処理回路１２２は、外部から入力された映像信号１２０Ａに対して所定の補正を行うと共に、補正した後の映像信号１２２Ａを信号線駆動回路１２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
信号線駆動回路１２３は、制御信号１２１Ａの入力に応じて（同期して）、映像信号処理回路１２２から入力された映像信号１２２Ａ（信号電圧Ｖsig）を各信号線ＤＴＬに印加して、選択対象の画素１１３に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ1のゲートに所定の電圧を印加することを指している。
信号線駆動回路１２３は、例えばシフトレジスタ（図示せず）を含んで構成されており、画素１１３の各列に対応して、１段ごとにバッファ回路（図示せず）を備えている。この信号線駆動回路１２３は、制御信号１２１Ａの入力に応じて（同期して）、各信号線ＤＴＬに対して、２種類の電圧（Ｖofs、Ｖsig）を出力可能となっている。具体的には、信号線駆動回路１２３は、各画素１１３に接続された信号線ＤＴＬを介して、書込線駆動回路１２４により選択された画素１１３へ２種類の電圧（Ｖofs、Ｖsig）を順番に供給するようになっている。
ここで、オフセット電圧Ｖofsは、有機ＥＬ素子１１１の閾値電圧Ｖelよりも低い電圧値となっている。また、信号電圧Ｖsigは、映像信号１２２Ａに対応する電圧値となっている。信号電圧Ｖsigの最小電圧はオフセット電圧Ｖofsよりも低い電圧値となっており、信号電圧Ｖsigの最大電圧はオフセット電圧Ｖofsよりも高い電圧値となっている。
書込線駆動回路１２４は、例えばシフトレジスタ（図示せず）を含んで構成されており、画素１１３の各行に対応して、１段ごとにバッファ回路１、バッファ回路２または、バッファ回路３を備えている。この書込線駆動回路１２４は、制御信号１２１Ａの入力に応じて（同期して）、各書込線ＷＳＬに対して、２種類の電圧（Ｖdd、Ｖss）を出力可能となっている。具体的には、書込線駆動回路１２４は、各画素１１３に接続された書込線ＷＳＬを介して、駆動対象の画素１１３へ２種類の電圧（Ｖdd、Ｖss）を供給し、書き込みトランジスタＴｒ2を制御するようになっている。
ここで、電圧Ｖddは、書き込みトランジスタＴｒ2のオン電圧以上の値となっている。Ｖddは、後述の消光時や閾値補正時に、書込線駆動回路１２４から出力される電圧値である。Ｖssは、書き込みトランジスタＴｒ2のオン電圧よりも低い値となっており、かつ、Ｖddよりも低い値となっている。
電源線駆動回路１２５は、例えばシフトレジスタ（図示せず）を含んで構成されており、例えば、画素１１３の各行に対応して、１段ごとにバッファ回路（図示せず）を備えている。この電源線駆動回路１２５は、制御信号１２１Ａの入力に応じて（同期して）、２種類の電圧（ＶccH、ＶccL）を出力可能となっている。具体的には、電源線駆動回路１２５は、各画素１１３に接続された電源線ＰＳＬを介して、駆動対象の画素１１３へ２種類の電圧（ＶccH、ＶccL）を供給し、有機ＥＬ素子１１１の発光および消光を制御するようになっている。
ここで、電圧ＶccLは、有機ＥＬ素子１１１の閾値電圧Ｖelと、有機ＥＬ素子１１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値である。また、電圧ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値である。
次に、本適用例の表示装置１００の動作（消光から発光までの動作）の一例について説明する。本適用例では、駆動トランジスタＴｒ1の閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１１の発光輝度を一定に保つようにするために、閾値電圧Ｖthや移動度μの変動に対する補正動作が組み込まれている。
図２１は、画素回路１１２に印加される電圧波形の一例と、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsの変化の一例とを表したものである。図２１（Ａ）には信号線ＤＴＬに、信号電圧Ｖsigと、オフセット電圧Ｖofsが印加されている様子が示されている。図２１（Ｂ）には書込線ＷＳＬに、駆動トランジスタＴｒ1をオンする電圧Ｖddと、駆動トランジスタＴｒ1をオフする電圧Ｖssが印加されている様子が示されている。図２１（Ｃ）には電源線ＰＳＬに、電圧ＶccHと、電圧ＶccLが印加されている様子が示されている。さらに、図２１（Ｄ），（Ｅ）には、電源線ＰＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
（Ｖth補正準備期間）
まず、Ｖth補正の準備を行う。具体的には、書込線ＷＳＬの電圧がＶoffとなっており、信号線ＤＴＬの電圧がＶsigとなっており、電源線ＤＳＬの電圧がＶccHとなっている時（つまり有機ＥＬ素子１１１が発光している時）に、電源線駆動回路１２５が電源線ＤＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１１が消光する。次に、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶsigからＶofsに切り替えたのち、電源線ＤＳＬの電圧がＶccHとなっている間に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶoffからＶonに上げる。すると、ゲート電圧ＶgがＶofsに下がる。このとき、ゲート−ソース間電圧Ｖgs（＝Ｖofs−ＶccL）が駆動トランジスタＴr1の閾値電圧Ｖthよりも大きくなるように、電源線駆動回路１２５および信号線駆動回路１２３では、電源線ＤＳＬおよび信号線ＤＴＬへの印加電圧（ＶccL、Ｖofs）が設定されている。
（最初のＶth補正期間）
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路１２５が電源線ＤＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴr1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴr1のゲートがフローティングとなり、Ｖthの補正が停止する。
（最初のＶth補正休止期間）
Ｖth補正が休止している期間中は、例えば、先のＶth補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先のＶth補正を行った行（画素）において、ソース電圧ＶsがＶofs−Ｖthよりも低いので、Ｖth補正休止期間中にも、先のＶth補正を行った行（画素）において、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇し、保持容量Ｃsを介したカップリングによりゲート電圧Ｖgも上昇する。
（２回目のＶth補正期間）
次に、Ｖth補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっており、Ｖth補正が可能となっている時に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶoffからＶonに上げ、駆動トランジスタＴｒ1のゲートをＶofsにする（Ｔ4）。このとき、ソース電圧ＶsがＶofs−Ｖthよりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（ゲート−ソース間電圧ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れる。その後、信号線駆動回路１２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ5）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、ゲート−ソース間電圧Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
なお、このＶth補正期間において、保持容量ＣsがＶthに充電され、ゲート−ソース間電圧ＶgsがＶthとなった場合には、駆動回路１２０は、Ｖth補正を終了する。しかし、ゲート−ソース間電圧ＶgsがＶthにまで到達しない場合には、駆動回路１２０は、ゲート−ソース間電圧ＶgsがＶthに到達するまで、Ｖth補正と、Ｖth補正休止とを繰り返し実行する。
（書き込み・μ補正期間）
Ｖth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsigとなっている間に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶoffからＶonに上げ（Ｔ6）、駆動トランジスタＴr1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴr1のゲート電圧Ｖgが信号線ＤＴＬの電圧Ｖsigとなる。このとき、有機ＥＬ素子１１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１１はカットオフしている。そのため、電流Ｉdsは有機ＥＬ素子１１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶxだけ上昇し、やがてゲート−ソース間電圧ＶgsがＶsig＋Ｖth−ΔＶxとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴr1の移動度μが大きい程、ΔＶxも大きくなるので、ゲート−ソース間電圧Ｖgsを発光前にΔＶxだけ小さくすることにより、画素１１３ごとの移動度μのばらつきを取り除くことができる。
（発光期間）
最後に、書込線駆動回路１２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ8）。すると、駆動トランジスタＴr1のゲートがフローティングとなり、駆動トランジスタＴr1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。その結果、有機ＥＬ素子１１１に閾値電圧Ｖel以上の電圧が印加され、有機ＥＬ素子１１１が所望の輝度で発光する。
本適用例の表示装置１００では、上記のようにして、各画素１１３において画素回路１１２がオンオフ制御され、各画素１１３の有機ＥＬ素子１１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１１０の表示領域１１０Ａにおいて画像が表示される。
ところで、従来では、アクティブマトリクス方式の表示装置において、走査回路内のバッファ回路は、典型的には、図２３に示したように、２つのインバータ回路２１０，２２０を直列に接続して構成されている。しかし、バッファ回路２００では、例えば、図２４に示したように、ｐチャネル型のＭＯＳトランジスタの閾値電圧Ｖth1がΔＶth1だけばらつくと、出力ＯＵＴの電圧Ｖoutの立ち上がるタイミングがΔｔ1だけずれる。また、バッファ回路２００では、例えば、図２４に示したように、ｎチャネル型のＭＯＳトランジスタの閾値電圧Ｖth2がΔＶth2だけばらつくと、出力ＯＵＴの電圧Ｖoutの立ち下がるタイミングがΔｔ2だけずれる。従って、例えば、出力ＯＵＴの電圧Ｖoutの立ち上がるタイミングおよび立ち下がるタイミングがばらつき、移動度補正期間ΔＴがΔｔ1＋Δｔ2だけばらついた場合には、例えば、図２５に示したように、発光時の電流ＩdsがΔＩdsだけばらつき、そのばらつきが輝度のばらつきとなってしまう。
一方、本適用例では、上記各実施の形態に係るバッファ回路１〜３が書込線駆動回路１２４の出力段に用いられている。これにより、移動度補正期間をバッファ回路１〜３の出力電圧のパルス幅で規定することができる。これにより、移動度補正期間のばらつきを低減することができるので、発光時に有機ＥＬ素子１１１に流れる電流Ｉdsのばらつきを低減することができ、輝度の均一性を向上させることができる。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記適用例では、上記実施の形態に係るバッファ回路１〜３が書込線駆動回路１２４の出力段に用いられていたが、書込線駆動回路１２４の出力段の代わりに、電源線駆動回路１２５の出力段に用いられていてもよいし、書込線駆動回路１２４の出力段と共に、電源線駆動回路１２５の出力段に用いられていてもよい。
また、上記実施の形態等において、閾値補正動作前のトランジスタＴｒ22のゲート電圧はＶdd＋Ｖth1よりも低くなっていればよく、閾値補正動作前のトランジスタＴｒ21のゲート電圧はＶss＋Ｖth2よりも高くなっていればよい。従って、閾値補正動作前のトランジスタＴｒ22のゲート電圧を設定する際に、高電圧線ＬH，ＬH2以外の電圧線を使用してもよい。また、閾値補正動作前のトランジスタＴｒ21のゲート電圧を設定する際に、低電圧線ＬL，ＬL2以外の電圧線を使用してもよい。
また、トランジスタＴｒ21，Ｔｒ22のゲート電圧は、容量素子Ｃ21，Ｃ22によって保持されるので、上記適用例において、バッファ回路１〜３の閾値補正動作を、フィールドごとに１回ずつ行ってもよいし、数フィールドごとに１回ずつ行ってもよい。バッファ回路１〜３の閾値補正動作を数フィールドごとに１回ずつ行った場合には、閾値補正動作の回数を削減することができ、低消費電力化を図ることも可能である。
また、上記実施の形態等では、トランジスタＴｒ21，Ｔｒ22のゲート電圧が安定化するまで、閾値補正動作を実行していたが、トランジスタＴｒ21，Ｔｒ22のゲート電圧が安定化する前に、閾値補正動作を中止してもよい。例えば、トランジスタＴｒ21の閾値補正動作中において、トランジスタＴｒ21のゲート電圧の下降速度は、トランジスタＴｒ21の移動度μが高いほど速い。したがって、閾値補正動作中のある時点において、トランジスタＴｒ21の移動度μが高いほどトランジスタＴｒ21のゲート電圧が低く、トランジスタＴｒ21の移動度μが低いほどトランジスタＴｒ21のゲート電圧が高くなる。この時点で閾値補正動作を終了させると、トランジスタＴｒ21の移動度μが高いほどトランジスタＴｒ21のゲート−ソース間電圧Ｖgsが狭くなり、トランジスタＴｒ21の移動度μが低いほどトランジスタＴｒ21のゲート−ソース間電圧Ｖgsが広くなる。つまり、中途で閾値補正動作を終了させることにより、トランジスタＴｒ21の移動度μを補正することができる。これは、トランジスタＴｒ22についても同様である。従って、中途で閾値補正動作を終了させ、トランジスタＴｒ21，Ｔｒ22の移動度μを補正するようにしてもよい。
１，２，３，２００…バッファ回路、１０，２０，３０，４０，２１０，２２０…インバータ回路、２１，３１，４１…閾値補正回路、１００…表示装置、１１０…表示パネル、１１０Ａ…表示領域、１１１，１１１Ｒ，１１１Ｇ，１１１Ｂ…有機ＥＬ素子、１１２…画素回路、１１３，１１３Ｒ，１１３Ｇ，１１３Ｂ…画素、１１４…表示画素、１２０…駆動回路、１２０Ａ，１２２Ａ…映像信号、１２０Ｂ…同期信号、１２１…タイミング生成回路、１２１Ａ…制御信号、１２２…映像信号処理回路、１２３…信号線駆動回路、１２４…書込線駆動回路、１２５…電源線駆動回路、Ａ，Ｂ，Ｃ，Ｄ…接続点、ＡＺ１，ＡＺ２，ＡＺ３，ＡＺ４，ＡＺ５，ＡＺ６…制御信号、Ｃ21，Ｃ22…容量素子、Ｃs…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、ＩＮ…入力端、Ｉds…電流、ＬH，ＬH1，ＬH2…高電圧線、ＬL，ＬL1，ＬL2…低電圧線、ＯＵＴ…出力端、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｔｒ11，Ｔｒ12，Ｔｒ21，Ｔｒ22，Ｔｒ23，Ｔｒ24，Ｔｒ25，Ｔｒ26，Ｔｒ27，Ｔｒ28…トランジスタ、ＶCCH，ＶCCL，Ｖdd，Ｖss，ΔＶx…電圧、Ｖd…ドレイン電圧、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖofs…オフセット電圧、Ｖs…ソース電圧、Ｖsig…信号電圧、Ｖth，Ｖth1，Ｖth2，Ｖel…閾値電圧、ＷＳＬ…書込線、μ…移動度、ΔＴ…移動度補正期間、Δｔ1，Δｔ2…移動度補正期間。

Claims (9)

  1. 互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を備え、
    前記出力側インバータ回路は、
    ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第１トランジスタと、
    ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第２トランジスタと、
    前記第１トランジスタおよび前記第２トランジスタのゲート電圧の補正を行う補正回路と
    を有する
    駆動回路。
  2. 前記補正回路は、前記第１トランジスタのゲートに対して、前記第１トランジスタの閾値電圧または前記第１トランジスタの閾値電圧に対応する電圧をオフセットとして設定すると共に、前記第２トランジスタのゲートに対して、前記第２トランジスタの閾値電圧または前記第２トランジスタの閾値電圧に対応する電圧をオフセットとして設定する
    請求項１に記載の駆動回路。
  3. 前記補正回路は、
    ソースまたはドレインが前記第１トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第１トランジスタのゲート側に未接続の方が前記第１トランジスタのソース側に接続された第３トランジスタと、
    一方が前記第１トランジスタのゲート側に接続され、かつ他方が前記出力側インバータの入力側に接続された第１容量素子と
    を有する
    請求項２に記載の駆動回路。
  4. 前記補正回路は、ソースまたはドレインが前記第１トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第１トランジスタのソース側に未接続の方が前記出力側インバータの出力側に接続された第４トランジスタをさらに有する
    請求項３に記載の駆動回路。
  5. 前記補正回路は、ソースまたはドレインが前記第１トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第１トランジスタのゲート側に未接続の方が前記第２トランジスタのドレイン側に接続された第５トランジスタをさらに有する
    請求項４に記載の駆動回路。
  6. 前記補正回路は、
    ソースまたはドレインが前記第２トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第２トランジスタのゲート側に未接続の方が前記第２トランジスタのソース側に接続された第６トランジスタと、
    一方が前記第２トランジスタのゲート側に接続され、かつ他方が前記出力側インバータの入力側に接続された第２容量素子と
    を有する
    請求項２または請求項３に記載の駆動回路。
  7. 前記補正回路は、ソースまたはドレインが前記第２トランジスタのソース側に接続され、かつソースおよびドレインのうち前記第２トランジスタのソース側に未接続の方が前記出力側インバータの出力側に接続された第７トランジスタをさらに有する
    請求項６に記載の駆動回路。
  8. 前記補正回路は、ソースまたはドレインが前記第２トランジスタのゲート側に接続され、かつソースおよびドレインのうち前記第２トランジスタのゲート側に未接続の方が前記第１トランジスタのドレイン側に接続された第８トランジスタをさらに有する
    請求項７に記載の駆動回路。
  9. 行状に配置された複数の走査線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
    各画素を駆動する駆動部と
    を備え、
    前記駆動部は、前記走査線ごとに１つずつ設けられた複数の駆動回路を有し、
    前記駆動回路は、互いに直列に接続されると共に高電圧線および低電圧線の間に挿入された入力側インバータ回路および出力側インバータ回路を有し、
    前記出力側インバータ回路は、
    ドレインが前記高電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第１トランジスタと、
    ドレインが前記低電圧線側に接続され、ソースが当該出力側インバータ回路の出力側に接続された第２トランジスタと、
    前記第１トランジスタおよび前記第２トランジスタのゲート電圧の補正を行う補正回路と
    を有する
    表示装置。
JP2010066383A 2009-12-25 2010-03-23 駆動回路および表示装置 Pending JP2011150270A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010066383A JP2011150270A (ja) 2009-12-25 2010-03-23 駆動回路および表示装置
US13/047,953 US20110234567A1 (en) 2009-12-25 2011-03-15 Drive circuit and display device
CN2011100657293A CN102201197A (zh) 2010-03-23 2011-03-16 驱动电路和显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009295550 2009-12-25
JP2009295550 2009-12-25
JP2010066383A JP2011150270A (ja) 2009-12-25 2010-03-23 駆動回路および表示装置

Publications (2)

Publication Number Publication Date
JP2011150270A true JP2011150270A (ja) 2011-08-04
JP2011150270A5 JP2011150270A5 (ja) 2013-05-02

Family

ID=44174550

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066383A Pending JP2011150270A (ja) 2009-12-25 2010-03-23 駆動回路および表示装置

Country Status (3)

Country Link
US (2) US8866718B2 (ja)
JP (1) JP2011150270A (ja)
CN (1) CN102110413B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011150270A (ja) * 2009-12-25 2011-08-04 Sony Corp 駆動回路および表示装置
JP2011135523A (ja) * 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置
JP5532301B2 (ja) * 2009-12-25 2014-06-25 ソニー株式会社 駆動回路および表示装置
CN102201197A (zh) * 2010-03-23 2011-09-28 索尼公司 驱动电路和显示装置
CN104269137B (zh) * 2014-10-13 2016-08-24 上海天马有机发光显示技术有限公司 一种反相器、驱动电路和显示面板
CN104517571B (zh) * 2014-12-16 2017-06-16 上海天马有机发光显示技术有限公司 反相器及驱动电路、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004187285A (ja) * 2002-11-20 2004-07-02 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2007194771A (ja) * 2006-01-18 2007-08-02 Sony Corp レベル変換回路および表示装置
JP2008139520A (ja) * 2006-12-01 2008-06-19 Sony Corp 表示装置
JP2008310127A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136726A (en) * 1979-04-11 1980-10-24 Nec Corp High voltage mos inverter and its drive method
JP3552500B2 (ja) * 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
JP4915195B2 (ja) 2006-09-27 2012-04-11 ソニー株式会社 表示装置
JP4425264B2 (ja) * 2006-12-15 2010-03-03 Ｏｋｉセミコンダクタ株式会社 走査線駆動回路
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
JP5532301B2 (ja) * 2009-12-25 2014-06-25 ソニー株式会社 駆動回路および表示装置
JP2011135523A (ja) * 2009-12-25 2011-07-07 Sony Corp 駆動回路および表示装置
JP2011150270A (ja) * 2009-12-25 2011-08-04 Sony Corp 駆動回路および表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004187285A (ja) * 2002-11-20 2004-07-02 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
JP2007194771A (ja) * 2006-01-18 2007-08-02 Sony Corp レベル変換回路および表示装置
JP2008139520A (ja) * 2006-12-01 2008-06-19 Sony Corp 表示装置
JP2008310127A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Also Published As

Publication number Publication date
CN102110413A (zh) 2011-06-29
US20110234567A1 (en) 2011-09-29
CN102110413B (zh) 2014-05-28
US20110157119A1 (en) 2011-06-30
US8866718B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
US20220157246A1 (en) Pixel Driving Circuit and Electroluminescent Display Device Including the Same
JP4915195B2 (ja) 表示装置
WO2017115713A1 (ja) 画素回路ならびに表示装置およびその駆動方法
US11380246B2 (en) Electroluminescent display device having pixel driving
US9542890B2 (en) Display device including function of reducing luminance gradient
JP2011135523A (ja) 駆動回路および表示装置
JP2007316454A (ja) 画像表示装置
JP2018105917A (ja) 表示パネルおよび表示装置
JP2011150270A (ja) 駆動回路および表示装置
US8284182B2 (en) Inverter circuit and display device
US8610647B2 (en) Image display apparatus and method of driving the image display apparatus
JP5488817B2 (ja) インバータ回路および表示装置
JP5532301B2 (ja) 駆動回路および表示装置
WO2014112278A1 (ja) 表示装置、表示駆動装置、駆動方法、および電子機器
JP5678730B2 (ja) インバータ回路および表示装置
JP2011217175A (ja) インバータ回路および表示装置
JP2009080199A (ja) 表示装置およびその駆動方法
JP5659906B2 (ja) インバータ回路および表示装置
JP6789796B2 (ja) 表示装置および駆動方法
JP4687044B2 (ja) 表示装置および表示装置の駆動方法
JP5447102B2 (ja) インバータ回路および表示装置
JP5637046B2 (ja) インバータ回路および表示装置
JP5454919B2 (ja) 論理回路および表示装置
CN118038814A (zh) 发光显示装置
JP2006078920A (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130315

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520